# Pré-Projeto Calculadora Digital: ULA

Danilo Santos de Sales, 14/0135910 Juliana Mayumi Hosoume, 18/0048864 Lucas Almeida, 17/0108961

<sup>1</sup>Dep. Ciência da Computação – Universidade de Brasília (UnB) CiC 116351 - Circuitos Digitais - Turma A

dandesenvolvimento@gmail.com, ju.hosoume@gmail.com, lucaspazalmeida@hotmail.com

Resumo. As calculadoras são ferramentas úbiquas nas mais diversas profissões. Um de seus componentes fundamentais é a Unidade Lógico Aritmética. Essa unidade permite obter o resultado para diferentes operações. Foi então projetada uma ULA que calcula soma, subtração e multiplicação de duas palavras de 4 bits. Para a síntese desse circuito no Quartus, foram necessários diversos circuitos acessórios, com somadores totais e multiplexadores. Foi então descritos os seguintes passos para a construção completa de uma calculadora digital no kit de desenvolvimento.

# 1. Introdução

Calculadoras são ferramentas fundamentais para diversas profissões. Para ajudar com cálculos e contas, foram utilizados desde ábacos até os atuais supercomputadores. Contudo, em sistemas digitais, para obter o resultado matemático desejado, é necessário uma unidade de processamento chamada de Unidade Lógica Aritmética (ULA). Diferentes ULAs podem ser projetadas e construídas por engenheiros para o cálculo de operações ([Zandbergen 2018]). Algumas operações de rotina executadas pela ULA são:

- 1. Operações Lógicas, como AND, OR, NOT, XOR, NOR, NAND e outras;
- 2. Operações de Deslocamento de Bits;
- 3. Operações Aritméticas, como adição, multiplicação e divisão.

## 2. Objetivos

Projetar e construir uma calculadora na placa FPGA DE2, composto de uma ULA capaz de realizar adição, subtração e multiplicação de números inteiros de um dígito decimal (0 a 9). A entrada deve ser feita por um mini-teclado matricial 4x4 de membrana e a saída em *display* de 7 segmentos.

#### 3. Materiais

Neste experimento foram utilizados os seguintes materiais e equipamentos:

- Kit de Desenvolvimento DE2;
- Programa Quartus-II v.13.0;
- Mini-teclado matricial 4x4.

#### 4. Atividades Previstas

Para a construção da calculadora, em síntese, são previstos os seguintes passos que o circuito deve realizar:

- 1. Circuito de definição do estado do sistema;
- 2. Sinalização de disponibilidade para o cálculo;
- 3. Leitura da entrada fornecida por meio do teclado;
- 4. Conversão do valor de entrada para código binário;
- 5. Apresentação do valor de entrada no display de 7 segmentos;
- 6. Apresentação da operação escolhida em LEDs;
- 7. Armazenamento dos valores de entrada;
- 8. Execução das operações com os valores na ULA;
- 9. Apresentação do valor de saída no display de 7 segmentos;

Para cada passo, diversos circuitos devem sem construídos. Para o armazenamento quer-se construir um registrador de 8 bits, de forma que seja possível o armazenamento das duas entradas. Em seguida, construção de um codificador de entrada em decimal para BCD, além de codificadores e decodificadores BCD/binário. A leitura do teclado ainda será estudada.

#### 5. Atividades Realizadas

O recebimento de valores em binário já foi feio, assim como os circuitos que executam a operação de soma, subtração e multiplicação, os resultados podem ser encontrados em 7.

#### 6. Cronograma

De acordo com as atividades a serem realizadas (Seção 5), foi feito um cronograma com prazos e responsáveis para cada atividade.

Tabela 1. Cronograma de atividades, com a inclusão de responsáveis e data prevista de finalização.

Atividade	Responsáveis	$Data de T\'ermino$
1	Juliana, Danilo e Lucas	18/06
2	Lucas	18/06 (Dependente do item anterior)
3	Juliana, Danilo e Lucas	18/06
4	Juliana	01/06
5	Juliana, Danilo e Lucas	01/05
6	Danilo	27/05
7	Juliana e Danilo	08/06
8	Juliana, Danilo e Lucas	Feito

## 7. Resultados da implementação da ULA

O projeto de ULA desenvolvido inclui somente as operações de soma, subtração e multiplicação. Para isso, são recebidos 4 *bits* para a primeira entrada, 4 *bits* para a segunda entrada e 2 *bits* de escolha da operação. Assim, são necessários, além dos circuitos que efetuam as operações, circuitos de extensão de sinal e demultiplexadores e multiplexadores.

#### 7.1. Full-Adder

Para o cálculo tanto de soma e subtração, como de multiplicação, foi projetado e sintétizado um *Full-Adder* (FA) (Figura 1). Esse circuito realiza a soma de um *bit*, considerando o *Carry-in* e o *Carry-out*. A tabela verade de um somador completo é como a Tabela 2. Para a soma de mais bits, vários FAs podem ser associados em série. Para efetuar a subtração, os números devem ser convertidos em complemento dois, em seguida podem ser somados pelo somador completo da mesma forma como ocorre na subtração. A múltiplicação também pode ser operada por um FA em conjunto com a utilização de portas lógicas AND.

Tabela 2. Tabela verdade	para o somador completo.
--------------------------	--------------------------

A	B	C	$\mid T \mid$	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




Figura 1. Sıntese de circuito digital no software Quartus. Nesse diagrama lógico é representado um somador total.

## 7.2. Soma/Subtração

Para a soma e subtração, quer-se que o circuito seja acionado quando o seletor tenha valores 0\*, sendo o primeiro digito mais significativo a escolha se será multiplicação e o segundo bit é a escolha se será soma ou subtração e para esses dois casos esse circuito deve efetuar a operação, por isso um *don't care*. Caso a operação escolhida seja uma subtração, os multiplexadores dispostos na segunda entrada (circuitos seletores, Figura 3) farão a complementação de um (operação lógica de inversão), enquanto que a passagem de nível lógico verdadeiro para o primeiro somador total completa a complementação de dois da segunda entrada. A soma/subtração é realizada por meio de FAs (Seção 7.1) ligados em série (Figura 2). O resultado é apresentado em uma palavra de 6 bits, de tal forma que o bit mais significativo corresponde ao sinal do resultado.




Figura 2. Sıntese de circuito digital no software Quartus. Nesse diagrama lógico é representado um somador/subtrator de dois nibbles.




Figura 3. Sintese de circuito digital no software Quartus. Nesse diagrama lógico é representado um multiplexador de entrada de acordo com um bit seletor de operação.

# 7.3. Multiplicação

A multiplicação de dois bits pode ser realizada pela utilização de uma porta lógica AND. Sabendo disso, a multiplicação de palavras maiores pode ser feita bit a bit, em seguida realizada uma soma dos resultados de maneira semelhante ao que ocorre na multiplicação de números decimais. Por isso, no projeto do circuito de multiplicação (Figura ??) foram utilizados FAs em diferentes níveis para a soma das multiplicações de bits. A palavra de saída possui 8 *bits*.




Figura 4. Sıntese de circuito digital no software Quartus. Nesse diagrama lógico é representado um circuito de multiplicação.

## 7.4. ULA: Unidade Lógico Aritmética

Para completar o circuito da ULA, foi necessária a extensão de sinal da soma/subtração para 8 *bit*s (Figura 5), de tal forma que correspondesse ao tamanho da saída de multiplicação. Em seguida, de acordo com o seletor de operação, foi utilizado um multiplexador (Figura 3), para que apenas o resultado da operação desejada fosse propagado em uma palavra de tamanho 8 bits sendo 1 bit correspondente ao sinal. Para o projeto dessa ULA (Figura 7), foi considerado que para a primeira entrada (A) o valor variasse de 0 a 9, enquanto a segunda entrada (B) poderia variar de -9 a 9, quando escolhida a subtração. Para a faixa de resultados de acordo com a operação, a soma possui um intervalo de saída de 0 a 18, a subtração de -9 a 9, por fim a multiplicação possui um intervalo de 0 a 81. O funcionamento desse circuito pode ser visto nesse vídeo




Figura 5. Sıntese de circuito digital no software Quartus. Nesse diagrama lógico é representado um circuito de extensão de sinal.




Figura 6. Sıntese de circuito digital no software Quartus. Nesse diagrama lógico é representado um circuito de multiplexação.




Figura 7. Sıntese de circuito digital no software Quartus. Nesse diagrama lógico é representado uma ULA.

#### 8. Análise dos Resultados

Para verificar o funcionamento correto da ULA, após projeto e síntese, foi então feita uma simulação do circuito total (Figuras 8, 9, 10, 11, 12 e 13). É verificado, portanto, que a ULA fornece resultados acurados, de modo que resultados corretos de soma, subtração e multiplicação são encontrados como esperado matematicamente. Além disso, foram feitas simulações temporais (Figuras 14, 15 e 16). Nas simulações temporais foi verificados atrasos na propagação de sinal, ainda que na faixa de 10ns. Esse fator pode ser preocupante na montagem do circuito completo da calculadora, já que mais portas lógicas serão incluídas, assim podendo aumentar o tempo total de atraso. Uma das soluções discutitas é a adição de um circuito de *Carry Look Ahead*.

320.		n		_				
		15					16	
us		14					15	
300.0 ns		13					14	
							~	ļ 
280,0 ns							~	
2		11					12	
SU (		10					11	
260,0 ns		6					10 X	
us		8					6	
240,0 ns		7		-			8	
		9					× ×	
220,0 ns		N					<u></u>	
		2					9	
200,0 ns		4					2	
200		ю					4	
us		2					e	
180,0 ns		Ä					2	
							_	
160.0 ns				~			<u></u>	
		15					15	
140.0 ns		14					14	
140		13					13	
su		12					12	
120.0 ns		11					11	
s		10					10	
100,0 ns		6					6	
		ע ה					_	
80.0 ns		8		0			8	
		7					^	
90.0 ns		9					9	
.09		2					2	
Ş		4					4	
40.0 ns		<u>_</u>					e	
							2	 
20.0 ns		Ž					_	
.4		۲					-	
sd 0	sd o	0					0	
			Ī			Ī		

Figura 8. Simulação funcional de uma ULA feita no software Quartus. Nessa simulação, as portas lógicas que compõe o circuito são consideradas ideais.

640.	15		18	
620,0 ns	14		17	
620.	13		16	
e00'0 us	12		15	
900	F		14	
580,0 ns	10		13	
580	6		12	
560,0 ns	8		=	
260	7		10	
540,0 ns	9		6	
54(	2		8	
520,0 ns	4		7	
52	8		9	
200,002	2		2	
20	-		4	
480,0 ns	•	ļ	e	
48	15		17	
460,0 ns	14		 16	
46	13		 15	
440,0 ns	12		14	
4	12		 13	
420,0 ns	10		12	
4	6		=	
400,0 ns	8	2	1	
4			6	
380,0 ns	9		8	
	2		-	
360,0 ns	4		ا <sup>و</sup>	
	[E		2	
340.0 ns	2		4	
Su 0		Ц		

Figura 9. Simulação funcional de uma ULA feita no *software Quartus*. Nessa simulação, as portas lógicas que compõe o circuito são consideradas ideais.

2.		
	15	15
2.7 us	14	14
2.7	13	13
	21	7
2.6g us		<b> </b>
	7	<del> </del>
2.66 us	10	10
2.6	6	o
S	8	8
2.64 us	× 0	<u></u>
2.62 us	9	×
	u v	رم د
2.6 us	4	4
2.6	m	m
	2	~
2.58 us		<u> </u>
	7	
2.56 us		0
2.	15	30
sn	14	59
2.54 us	13	28
	71	× × ×
2.52 us		
	\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	26
2.5 us	10	52
2	6	24
sn	80	23
2.48 us	7	22 X
	٥	
2.46 us	$\ \cdot\ $	
	\$	20
2.44 us	4	19
2.	m	18
sn	2	17
2.42 us		16
		51
Sn .	UUI	IÜ

Figura 10. Simulação funcional de uma ULA feita no software Quartus. Nessa simulação, as portas lógicas que compõe o circuito são consideradas ideais.

I WHI	-		 	- 20	
3.66	15			6	
3.66 us	14			8	
3.66	E			_	
3.64 us	12			9	
3.64	11			2	
3.62 us	10			4	
3.62	6			E	
3.6 us	8			2	
3.6	-	9		ī	
3.5g us	9			0	
3.56	2			ŗ	
3.56 us	4			-2	
3.56	6			F	
3.54 us	2			4	
3.54				ş	
3.52 us	ê			٩	
3.52	15			10	
3.5 us	14			6	
3.5	<b>a</b>			8	
3.48 us	12			7	
3.48	F			9	
3.46 us	10			2	
3.4	6			4	
3.44 us	8	100	-	m	
3.4	[-]			2	
3.42 us	9			ļ	
3.4	2			0	
3.4 us	4			7	
ei .	m			-2	
3.38 us	2			Į,	
3.	-			4	
				S.	

Figura 11. Simulação funcional de uma ULA feita no *software Quartus*. Nessa simulação, as portas lógicas que compõe o circuito são consideradas ideais.

2	$\sim$	-	$\sim$	_	П	_	
5.2	12						
	><				-		
s ns	14						
5.26 us	13 14						
5.24 us	11 12						
5.2							
5.22 us	10						
5.2	6						
5.2 us	7 8 8		0			0	
,	7						
Sn	9						
5.18 us	2 2						
5.16 us	4						
5.1	m						
ns	1 \ 2 \						
5.14 us	~						
	><				-		
5.12 us	15 0		_	×			
	14 × 1					×	
5.1 us	13					2 ×	
	12 ×					ج ب	
5.08 us	711					· 4	
S	⋈					× 5-	
2.06 us	9 10					× 9-	
	8					×	
5.04 us	~		15			× 8-	
	9					× 6-	
5.02 us	2					-10 )	
	4					-11 )	
5.0 us	e					-12 X	
S	2					-13	
4.98 u	1					-14	
ns	0					-15	
10	L.		L.	1		٠,	ı

Figura 12. Simulação funcional de uma ULA feita no software Quartus. Nessa simulação, as portas lógicas que compõe o circuito são consideradas ideais.

10					_		
9		15				120	
sn 1		14				717	
6.54 us		13				104	
sn		12 X				96	
6.52 us		11				88	
6.5 us		10 ×				80	
6.5		6				72	
6.48 us		8				64	
6.4		^				26	
6.46 us		9				48	
6.46		2				40	
sn		4				32	
6.44 us		× e				24 ×	
6.42 us		2 ×				16	
6.42		_				8	
6.4 us		•		0		•	
6.4		15		10		105	
6.38 us		14				86	
6.3		13				91	
6.36 us		12				84	
6.3		11				_ 77	
6.34 us		10				0/	
6.3		6				63	
6.32 us		8	7			99 ×	
6.3	ļ	7				49	
6.3 us		9				42	
.9		2				32	
6.28 us		×				X 28	
6		e ×				X 21	
6.26 us		2				7 14	
9		, ×				7	
4 us		0				0	

Figura 13. Simulação funcional de uma ULA feita no software Quartus. Nessa simulação, as portas lógicas que compõe o circuito são consideradas ideais.




Figura 14. Simulação temporal de uma ULA feita no *software quartus*. Nessa simulação, as portas lógicas que compõe o circuito não são consideradas ideais.

master tittle bat: 0 ps							sn 96:7 Louinet: [2:96 ns	d: 2.96 US					merva	interval: 2.96 us					state: lo bs						eriu: o ps				
Value at 0 ps		6.5	2.9 us	2.92 us	sn	2.94 us		2.96 us	2	2.98 us	3.0 us	S	3.02 us		3.04 us		3.06 us	3.0	3.08 us	3.1 us		3.12 us		3.14 us	3.16	3.16 us	3.18 us		3.2 us
0.0	П	Ĭ	2	Š	4	2	6 7	8	6	e l	F	12	13	14 15	0		2		4	2	9	7 8	6	10		21	13	14 15	١
°s	Ш	П						2														m							V
B 00	ш	П			H																								
os os	\$2	7	7	· **	<b>菱</b>	2	) E	4 \ 5 \ \ 134	13() 6	-	8	6	10	11	(111 ※ 12 × 13 × 5) (4 − 2 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 ×	3	-2	7	•	-	2	3 000 4	1200	9	~ 菱	8	6	10 ((()	11

Figura 15. Simulação temporal de uma ULA feita no *software quartus*. Nessa simulação, as portas lógicas que compõe o circuito não são consideradas ideais.

J	4					
	6.08	15 X	Ĭ		70	
		ĸ			\$	
	6.06 us	14				
	9	13			09	
		12 X			SS	
	6.04 us	M			0	
		, n			<u>"</u>	
	sn	10			45	
	6.02 us	6			40	
		-54			32 \$2	
	6.0 us	8	S		<b>*</b>	
		7			30	
	10	9			25	
	5.98 us	> >			20	
		X			<b>#</b>	
	5.96 us	4			35	
	5.9	e			10	
		2			5	
	5.94 us	2			Ņ.	
		1			) (#3	
	sn	0			9	
	5.92 us	15	Ĭ		98	
		X			2	
	5.9 us	7			4	
		13			48	
	s	12			44	
	5.88 us	~			40	
	5.86 us	10			38	
	5.8	6			32	
		8			28 (8)	
	5.84 us	X	4		24	
		,			<sup>2</sup>	
	SI	9			20	
	5.82 us	2			16	
					12	
	5.8 us	X			<u> </u>	
		m			8	
	SI	2			4	
	5.78 us	1			•	
		K			¥	
	S	0			45	
	Value at 0 ps	0 0	0.0	B 00	0 8	
	Name	¥.	<b>8</b>	C	<b>cc</b> ⊕	
		4	4	4	3D	

Figura 16. Simulação temporal de uma ULA feita no *software quartus*. Nessa simulação, as portas lógicas que compõe o circuito não são consideradas ideais.

#### 9. Conclusão

A partir da modularização de circuitos que resolvem pequenos problemas, foi possível construir a parte central de uma calculadora, a ULA. Para esse projeto, foi necessário o uso de somadores totais, multiplexadores e demultiplexadores. Foi possível perceber o aumento de complexidade de acordo com o número de *bit*s necessários nas entradas e saídas. Outrossim, Contudo, ainda que a ULA seja um componente fundamental, por efetuar as operações de soma, subtração e multiplicação que serão realizados por esse projeto de calculadora, ainda há outras partes essenciais, de forma que com a conclusão do projeto, a entrada e a saída sejam de mais fácil visualização e manipulação.

## Referências

[Zandbergen 2018] Zandbergen, P. (2018). Arithmetic logic unit (alu): Definition, design function. https://study.com/academy/lesson/arithmetic-logic-unit-alu-definition-design-function. html. [Online; accessed 14-May-2018].