REPORT

IEEE Code of Ethics

(출처: http://www.ieee.org)

We, the members of the IEEE, in recognition of the importance of our technologies in affecting the quality of life throughout the world, and in accepting a personal obligation to our profession, its members and the communities we serve, do hereby commit ourselves to the highest ethical and professional conduct and agree:

- 1. to accept responsibility in making decisions consistent with the safety, health and welfare of the public, and to disclose promptly factors that might endanger the public or the environment;
- 2. to avoid real or perceived conflicts of interest whenever possible, and to disclose them to affected parties when they do exist;
- 3. to be honest and realistic in stating claims or estimates based on available data;
- 4. to reject bribery in all its forms;
- 5. to improve the understanding of technology, its appropriate application, and potential consequences;
- 6. to maintain and improve our technical competence and to undertake technological tasks for others only if qualified by training or experience, or after full disclosure of pertinent limitations;
- 7. to seek, accept, and offer honest criticism of technical work, to acknowledge and correct errors, and to credit properly the contributions of others;
- 8. to treat fairly all persons regardless of such factors as race, religion, gender, disability, age, or national origin;
- 9. to avoid injuring others, their property, reputation, or employment by false or malicious action;
- 10. to assist colleagues and co-workers in their professional development and to support them in following this code of ethics.

위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.

학 부: 전자공학과

제출일: 2024.12

과목명: Computer Organization and Architecture

교수명: 이효근 교수님

분 반: C014-1

학 번: 202020963

성 명: 안재형

<제목 차례>

1	. Lab1	····· 3
	1.1. register_file.v	
2	. Lab2 ·····	···· 7
	2.1. cla16.v	···· 7
	2.2. alu.v	··· 10
	2.3. shifter.v	
	2.4. psr.v	··· 17
<u>3</u>	. Lab3 ·····	··· 19
	3.1. pc.v	··· 19
	3.2. instruction_reg.v	··· 22
	3.3. decoder.v	··· 24
<u>4</u>	. lab4 ·····	··· 26
	4.1. top_processor.v	··· 26
	4.2 Translate binary in imem imginto human-readable assembly	31

1. Lab1

1.1. register_file.v


1.1.1. code implementation

```
module register file
   input
                   rst_i,
   input
                   clk_i,
   input
                   wr_i,
   input[15:0] data_i,
   input[3:0]
                 addr_a_i,
   input[3:0]
                 addr_b_i,
   output reg[15:0] data_a_o,
   output reg[15:0] data_b_o
reg[15:0] reg0_r;
reg[15:0] reg1_r;
reg[15:0] reg2_r;
reg[15:0] reg3_r;
reg[15:0] reg4_r;
reg[15:0] reg5_r;
reg[15:0] reg6_r;
reg[15:0] reg7 r;
입출력 포트 정의
16bit 크기를 갖는 8개의 register를 정의
always@(posedge rst_i or posedge clk_i) begin
   if(rst_i ==1'b1) begin
       reg0 r <=16'h0;
       reg1 r <=16'h0;
       reg2_r <=16'h0;
       reg3 r <=16'h0;
       reg4_r <=16'h0;
       reg5_r <=16'h0;
       reg6_r <=16'h0;
       reg7_r <=16'h0;
   else begin
       /* TODO: write down your reg update code */
       if(wr_i) begin
           /* wr_i가 asset되었을 때 synchronus하게 register값 업데이트
            * demultiplexer로 합성되었으면 좋겠음
           case(addr_b_i)
              0: reg0_r = data_i;
```

```
1: reg1_r = data_i;
2: reg2_r = data_i;
3: reg3_r = data_i;
4: reg4_r = data_i;
5: reg5_r = data_i;
6: reg6_r = data_i;
7: reg7_r = data_i;
default:;
endcase
end
end
end
```

reset 입력이 1로 assert 될 때 레지스터들을 비동기 초기화 한다.

reset 입력이 deassert되고 wr_i 입력이 assert되었을 경우 clock positive edge에서 해당 주소의 레지스터 값을 업데이트 한다. 8x1 demux 합성을 의도하였지만, 위 case문을 통해서는 의도대로 합성되지 않았다. 아래와 같이 wr_i 조건을 확인하기 위한 2x1 MUX 앞에 주소값을 입력으로 갖는 ROM이 합성되었다.




RTL_ROM에 연결된 레지스터를 가리키는 주소가 입력되었을 때 1을 출력한다. 이는 wr_i 조건을 확인하는 MUX를 지나고 rst_i 조건을 확인하는 MUX를 지나 D flip flop의 Clock enable 입력으로 연결된다.


```
/* TODO: write down your reg reads (data_*_o) code */
/* 출력 레지스터 비동기 업데이트
* address가 업데이트 되었을 때 output register에 비동기 업데이트
always@(addr a i oraddr b i) begin
   //multiplexer로 합성되면 좋겠음
   case(addr_a_i[2:0])
       0: data_a_o =reg0_r;
       1: data_a_o =reg1_r;
       2: data_a_o =reg2_r;
       3: data_a_o =reg3_r;
       4: data_a_o =reg4_r;
       5: data_a_o =reg5_r;
       6: data_a_o =reg6_r;
       7: data_a_o =reg7_r;
       default:;
   endcase
       case(addr_b_i[2:0])
       0: data_b_o =reg0_r;
```

```
1: data_b_o =reg1_r;
      2: data_b_o =reg2_r;
      3: data_b_o =reg3_r;
      4: data_b_o =reg4_r;
      5: data_b_o =reg5_r;
      6: data_b_o =reg6_r;
      7: data_b_o =reg7_r;
      default:;
   endcase
end
endmodule
두 개의 비동기 출력 포트를 가지고 있으며, 입력되는 주소값에 대응되는 값을 내보낸다. 주소를 select 입력
으로, 8x1 multiplexer로 합성되기를 의도하고 구성하였다.
                                 data_b_o_i
                          10[15:0]
                S=3'b000
                          11[15:0]
                S=3'b001
                          12[15:0]
                S=3'b010
                          13[15:0]
                S=3'b011
                                            O[15:0]
                                                         data_b_o[15:0]
                          14[15:0]
                S=3'b100
                          15[15:0]
                S=3'b101
                          16[15:0]
                S=3'b110
                          17[15:0]
                S=3'b111
                                         RTL_MUX
                                S[2:0]
의도한 바와 같이 합성되었음을 확인하였다.
```

1.1.2. Schematic



1.1.3. Waveform



2 Lab2

2.1. cla16.v

2.1.1. code implementaion

```
You, 14 minutes ago | 1 author (You)
     * CLA does not know A & B are treated as signed or not
     * So, it passes both F and C flags
      * If opcode is signed (e.g., signed overflow, signed compare),
      * F will be used
     module cla16
        input [15:0]
                       Ai,
        input [15:0]
                       Вi,
        input
                       CARRYIN_i,
                       CARRYOUT no,
        output
        output [1:0]
                      flag_overflow_o,
        output [15:0]
                      sum o
     );
    wire [15:0]
                  A_used_w; //B-A를 위해 A*(singed)
                             //피연산자1, 2 half sum
    wire [15:0]
                   prop w;
                             //피연산자1, 2 half carry out
    wire [15:0]
                   gen_w;
    wire [15:0]
                  carry_w;
    wire [3:0]
                   gprop_w; // group-propagate
    wire [3:0]
                   ggen w; // group-generate
   wire [3:0]
                 gcarry_w; // group-carry
cla16 모듈은 3개의 input port, 3개의 output port를 가진다. 각각의 포트의 입출력은 다음과 같다.
A i: 16 bit 피연산자
B i: 16 bit 피연산자
CARRYIN_i: 캐리인, 빼기 연산 시 B의 2의 보수를 취해주기 위한 flag로 활용
CARRYOUT_no: flag를 구하는 데 이용될 수 있으나, 이용하지 못했다.
flag_overflow_o: 각 인덱스는 signed, unsigned 연산에 대한 overflow유무를 반환한다.
sum_o: ADD 결과를 출력한다.
     //carry in에 1이 들어왔을 시 B-A연산 실행, 반전 후 cla4_0 모듈의 carry_i포트 1 전달
27
     assign A_used_w = (CARRYIN_i == 1'b0) ? A_i : ~A_i;
    assign prop_w = A_used_w ^ B_i;
    assign gen_w = A_used_w & B_i;
뺄셈을 구현하기 위해 CARRYIN i이 1인 경우 A의 보수를 취한다.
cla4 모듈에 전달할 propagate과 generate를 계산한다.
```

```
      33
      cla4

      34
      cla4_0(...

      41
      );

      42
      cla4

      43
      cla4_1(...

      51
      );

      52
      cla4

      54
      cla4_2(...

      61
      );

      62
      cla4

      64
      cla4_3(...

      71
      );

      72
      lcu4_0(...

      73
      lcu4_0(...

      79
      );
```

각 모듈에 나누어 propagate, generate을 전달한다. 이때 Icu는 group propagate과 generate를 이용하여 각 cla 모듈의 carry out을 예측한다. 그리고 이 값은 다시 cla의 carry in으로 feedback되어 계산된다. 여기서 흥미로운 점은, 한 개의 cla 모듈 단위로 carry in, group propagate, group generate을 정의함으로써 일반적으로 carry out을 구하는 과정과 동일한 방법으로 group carry out을 구할 수 있다는 점이었다. cla에서 propagate과 generate을 이용해 carry out을 구하는 방법은 아래와 같다.

• generate: carry in과 무관하게 carry out을 발생 시키는 경우 G(A, B) = A&B

A, B 모두 1인 경우 항상 carry out이 발생된다. 이 경우 생성된다고 한다.

propagate: carry in에 종속적으로 carry out을 발생시키는 경우
 P(A, B) = A^B

그러나 우리는 P(A, B) = AIB 식을 이용할 수 있다. 이는 Carry out을 예측하는 과정에서 설명된다.

• carry out의 예측

 $C_{i+1} = G_i + P_i C_i$ 의 진리표

Α	В	Cin	G = A&B	AJB	A^B	Cout
0	0	0	0	0	0	0
0	0	1	0	0	0	0
0	1	0	0	1	1	0
0	1	1	0	1	1	1
1	0	0	0	1	1	0
1	0	1	0	1	1	1
1	1	0	1	1	0	1
1	1	1	1	1	0	1

P(A, B)를 결정하기 위하여 carry out을 결정하는 진리표를 볼 때 A|B와 A^B의 값이 다른 $\{A, B\} == 'b11$ 인 경우 G항이 1이므로 같은 결과가 나타나게 된다. 따라서 더 구현이 간편한 A|B를 이용하기로 한다.

```
81 assign sum_o[0] = CARRYIN_i ^ prop_w[0];
82 assign sum_o[15:1] = carry_w[14:0] ^ prop_w[15:1];
```

첫 번째 결과 비트를 계산하기 위해 A&B의 결과인 propagate와 carry in을 XNOR 한다. 이는 전가산기에서 sum을 구하는 것과 동일한 과정인다.

overflow를 감지하기 위한 로직이다.


signed operation인 경우
 MSB의 carry in과 carry out 같지 않으면 overflow가 발생되게 된다.

unsigned operation인 경우
 CARRYIN_i == 0일 때(ADD operation), MSB에서 carry out이 발생한 경우 overflow가 발생한 것이다.
 CARRYIN_i == 1일 때(SUB operation), MSB가 1일 때 carry out이 발생하지 않은 경우 overflow가 발생한 것이다.


unsigned]	В	CLA16b.ADD	CLA16b.SUB	Uns	igned	Sig	ned	I	=	(2
[signed]	[unsigned] [signed]	(carryout, 16b)	(carryout, 16b)	True.ADD	True.SUB	True.ADD	True.SUB	ADD	SUB	ADD	SUB
0xDEAD [57005] [-8531]	0xCAFE [51966] [-13570]	1, 0xA9AB	0, 0xEC51	0x1_A9AB (>65535)	-5039 (not unsigned!)	0xA9AB	0xEC51	0	0	1	1
0x10AF [4271] [4271]	0xBEEF [48879] [-16657]	0, 0xCF9E	1, 0xAE40	0xCF9E	0xAE40	0xCF9E	0xAE40	0	0	0	0
0xBAAD [47789] [-17747]	0xC0DE [49374] [-16162]	1, 0x7B8B	1, 0x0631	0x1_7B8B (>65535)	0x0631	-33909 (0x7B8B>0)	0x0631	1	0	1	0
0x0003	0x0004	0, 0x0007	1, 0x0001	0x0007	0x0001	0x0007	0x0001	0	0	0	0
0x4B1D [19229] [19229]	0x10AF [4271] [4271]	0, 0x5BCC	0, 0xC592	0x5BCC	-14958 (not unsigned!)	0x5BCC	0xC592	0	0	0	1

위 case에 대해 동일한 F, C flag를 보여준다.

2.1.2. schematic



alu



2.2. alu.v

2.2.1. Code Implementaion

```
You, 2 hours ago | 1 author (You)
     module alu
         input [15:0] A_i,
         input [15:0] B_i,
         input [5:0] alu_sel_i,
                               flags_o, // F, L, C, N, Z
         output
                     [4:0]
                               alu_o
         output reg [15:0]
     );
10
     `include "ALU_modes.vh"
11
12
13
     reg CARRYIN_w;
14
     wire CARRYOUT_nw;
15
     wire [1:0] alu_ovf_w;
     wire [15:0] cla_sum_w;
16
17
     cla16
19
          cla16_0(
20
              .A_i(A_i)
21
              .B_i(B_i),
              .CARRYIN_i(CARRYIN_w),
23
              .CARRYOUT_no(CARRYOUT_nw),
24
              .flag_overflow_o(alu_ovf_w),
25
              .sum_o(cla_sum_w)
26
```

input, output 포트 정의 및 변수, net 정의. cla16 인스턴스화

```
28  /* TODO: Please write down codes for flags_o[4], ..., [0]
29  |* [4:0] flags_o = {F, L, C, N, Z} in order
30  |* F flag : overflow / underflow @ signed ADD/ SUB
31  |* L flag : B<A @ unsigned CMP -> cla16에서 B-A < 0
32  |*
33  |* C flag : overflow / underflow @unsigned ADD/SUB
34  |* N flag : B<A @ signed CMP -> 결과가 음수일 때
35  |* Z flag : A==B @ CMP -> sum이 0일 때
36  |*/
37  | assign flags_o = {alu_ovf_w[1], alu_ovf_w[0], alu_ovf_w[0], alu_ovf_w[1] | cla_sum_w[15], (~|cla_sum_w) & ~|alu_ovf_w};
```

FC field는 앞서 전달받은 값 그대로 이용.

L: unsigned 비교에서 B<A를 만족하기 위해서는 B-A<0이 되어야 함. overflow가 생길 조건과 일치하므로 unsigned ADD, SUB overflow flag를 그대로 연결해 주었다.


N: signed B<A를 만족하기 위해서는 B-A<0이므로, MSB가 1 또는 표현 가능한 최소 값보다 작아지는 underflow 발생 조건이 이다.

Z: B-A=0이므로 sum의 모든 비트가 0이고 overflow가 발생하지 않았을 조건이다.

```
always @(*) begin
40
         CARRYIN w = 1'b0;
         alu_o = cla_sum_w;
         case (alu_sel_i)
         ALU SEL SUB:
             CARRYIN w = 1'b1;
         ALU_SEL_CMP:
             CARRYIN w = 1'b1;
         ALU_SEL_AND:
             alu_o = A_i & B_i;
         ALU_SEL_OR:
             alu o = A i \mid B i;
         ALU_SEL_XOR:
             alu_o = A_i ^ B_i;
         default:
     end
     endmodule
```


alu의 operation을 결정하는 로직이다.

2.2.2. schematic



2.2.3. test_alu waveform





2.3. shifter.v


2.3.1. Code Implementation

```
You, 2 days ago | 1 author (You)
       module shifter
 1
           input [15:0] data_i,
           input [4:0] rl_shift_amt_i,
           input
                      lui_i,
  6
           output [15:0] data_o
       );
       wire [30:0] stage_0;
10
      wire [22:0] stage_1;
11
      wire [18:0] stage_2;
12
      wire [16:0] stage_3;
13
      wire [15:0] stage_4;
14
입출력 포트 정의 및 16, 8, 4, 2, 1 bit shift를 위한 stage net 정의
data_i: shift 연산할 데이터
rl_shift_amt_i: shift 연산할 크기, 이때 음수이면 오른쪽으로 shift 한다.
lui i: asserted 시 항상 왼쪽으로 8bit shift 한다.
data_o: 출력 데이터
```


```
TODO: Please write down codes for each stage
     /* 오른쪽 shift 연산만을 이용해 양방향 shift 구현
     * <Right shift> key: abs = ~amount + 1
      * 오른쪽 shift는 음수의 절댓값 만큼 이동시켜야 하므로, stage 0에서 1만큼 오른쪽 shift
      * 이후 amount를 반전하여 해당하는 크기만큼 shift (2의 보수 절댓값)
      * <Left shift> key: 왼쪽으로 15bit shift 후 되돌려 놓기
      * 왼쪽으로 정보 손실 없이 15bit shift 시킨 후 amount 반전시켜 오른쪽으로 돌려놓는다
      * amount == 00001 인 경우
      * {data, 15'b0} -> {data, 7'b0} -> {data, 3'b0} -> {data, 1'b0} -> {data[14:0], 1'b0}
      * 결과적으로 왼쪽으로 한 bit shift 된다.
      * amount를 반전시켜 이용하는 것이 핵심
     assign stage 0 = rl shift amt i[4] == 1'b0 ? {data i, 15'b0} : {1'b0, data i[15:1]};
    assign stage_1 = rl_shift_amt_i[3] == 1'b0 ? stage_0[30:8] : stage_0[22:0];
    assign stage_2 = rl_shift_amt_i[2] == 1'b0 ? stage_1[22:4] : stage_1[18:0];
     assign stage 3 = rl shift amt i[1] == 1'b0 ? stage 2[18:2] : stage 2[16:0];
    assign stage_4 = rl_shift_amt_i[0] == 1'b0 ? stage_3[16:1] : stage_3[15:0];
    assign data_o = (lui_i == 1'b1) ? {data_i[7:0], 8'h0} : stage_4;
     endmodule
문제에 주어진 stage의 크기가 핵심이다. 16+15bit 크기의 net이 첫 번째 stage로 주어지며, 우선 왼쪽 shift
후 연산을 진행해야 함을 유추할 수 있음.
오른쪽 shift 연산만을 이용해 양방향 shift 구현
amount가 음수일 때 오른쪽 shift, 양수일 때 왼쪽 shift
<Right shift> 핵심 아이디어: abs = ~amount + 1'b1
오른쪽 shift는 shift amt의 절댓값만큼 이동시켜야 하므로, stage 0에서 1만큼 오른쪽 shift 이후 amount를
반전하여 해당하는 크기만큼 shift한다. 이는 결과적으로 amount를 보수 취하여 절댓값 만큼 이동 시킨 것과
같다.
<Left shift> 핵심 아이디어: 왼쪽으로 15bit shift 후 되돌려 놓기
왼쪽으로 정보 손실 없이 15bit shift 시킨 후 amount 반전시켜 오른쪽으로 돌려놓는다
amount == 00001 인 경우
{data, 15'b0} -> {data, 7'b0} -> {data, 3'b0} -> {data, 1'b0} -> {data[14:0], 1'b0}
결과적으로 왼쪽으로 한 bit shift 된다.
```

2.3.2. schematic

amount를 반전시켜 이용하는 것이 핵심.



2.3.3. test_shifter waveform



2.4. psr.v

2.4.1. Code Implementation

```
1
      * Program status register
     module psr
                      rst_i,
                      clk_i,
          input [5:0] alu_sel_i,
         input [4:0] flags i,
                                       //FLCNZ
         output reg [4:0] flags_o
     `include "ALU modes.vh"
포트 정의 및 parameter header include
     always @(posedge rst_i or posedge clk_i) begin
        if (rst_i == 1'b1)
            flags_o <= 0;
            case (alu sel i)
                ALU_SEL_ADD: {flags_o[4], flags_o[2]} = {flags_i[4], flags_i[2]};
                ALU_SEL_SUB: {flags_o[4], flags_o[2]} = {flags_i[4], flags_i[2]};
                ALU\_SEL\_CMP: \{flags\_o[3], flags\_o[1], flags\_o[0]\} = \{flags\_i[3], flags\_i[1], flags\_i[0]\};
            endcase
    endmodule
현재 연산에 대응되는 flag 값만을 update하기 위하여 case문을 이용해 flag register에 값을 저장하는 로직
```


현재 연산에 대응되는 flag 값만을 update하기 위하여 case문을 이용해 flag register에 값을 저장하는 로직을 구현하였다.

```
if clk.posedge {
  if reset {
    reset registers
  } else if alu_sel = add or sub {
    reg(F,C) = flag_i(F,C)
  } else if alu_sel = cmp {
    reg(L,N,G) = flag_i(L,N,Z)
  }
  }
}

위 세 가지 연산에 해당하지 않는 경우 모든 레지스터의 state는 유

지된다.
```

2.4.2. schematic




3. Lab3

3.1. pc.v

3.1.1. Code Implementation

```
include "../lab2/cla16.v"
      `include "../lab2/cla4.v"
      `include "../lab2/lcu4.v"
     module pc
          input
                       rst i,
                       clk i,
          input
                       jump_i,
                       branch_i,
          input
          input [7:0] displacement i,
         input [15:0] jump tgt i,
         output [15:0] addr imem o // this is instruction pointer!
     );
                                           //변위 부호 확장
     wire [15:0] disp_signEx_c;
                                           //PC 증분 값
     wire [15:0] addr_incr_c;
     wire [15:0] next_addr_imem_w;
                                           //calculated next PC
     reg [15:0] curr addr imem r;
1~11행: 입출력 포트 지정
13~19행: net 및 variable 선언
  • wire [15:0] disp_signEx_c;
                                      //입력된 displacement와 current PC를 더하기 위해 signed
                                        extension 한 값
                                      //next PC를 구하기 위해 current PC에 가산할 값
   wire [15:0] addr_incr_c;
  • wire [15:0] next_addr_imem_w;
                                     //calculated next PC
  • reg [15:0] curr_addr_imem_r;
                                     //stored currnt PC
  wire dummy_co_w;
                                     //cla port에 wire할 dummy net
  wire [1:0] dummy_fc_w;
                                     //cla port에 wire할 dummy net
     wire dummy_co_w;
     wire [1:0] dummy_fc_w;
     assign disp_signEx_c[15:8] = {8{displacement_i[7]}};
     assign disp_signEx_c[7:0] = displacement_i;
                                                                 //branch아니면 1증가
     assign addr_incr_c = (branch_i == 1'b0) ? 16'b1 : disp_signEx_c;
     assign addr_imem_o = curr_addr_imem_r;
     cla16
         cla16_0(
31
             .A i(addr incr c),
             .B_i(curr_addr_imem_r),
             .CARRYIN_i(1'b0),
             .CARRYOUT_no(dummy_co_w),
             .flag_overflow_o(dummy_fc_w),
             .sum_o(next_addr_imem_w)
     disp_signEX_c: 8bit로 입력되는 변위를 cla16에 피연산자로 넣기 위해 MSB 8bit를 앞쪽에 padding
```

• addr incr c: next PC를 연산하기 위한 증감분으로 branch 명령이면 변위를 일반 명령이면 1로 설정



PC address 연산을 위한 adder를 cla16_0이름으로 인스턴스화 함.

```
/* TODO: please write down logic for curr_addr_imem */
always@(posedge clk_i or posedge rst_i) begin

if (rst_i) curr_addr_imem_r <= 0;

else if (jump_i) curr_addr_imem_r <= jump_tgt_i;

else curr_addr_imem_r <= next_addr_imem_w;

end

end


endmodule


48</pre>
```

```
always@(posedge clk or negedge reset_b)
if (reset_b==0) output<=0;
else
    jmp=1 : addr_imem <= src;
    br =1 : addr_imem <= addr_imem+extend(displace)
    else : addr_imem++;</pre>
```

- Nomal instruction: PC 값은 1 증가 addr_incr_c = 1'b1로 지정함으로써 cla16에서 1 더해진 값 출력
- Conditional branch: addr_incr_c = displacement로 지정하여 변위만큼 증가한 PC 출력
- Conditional jump, JAL: PC 출력을 target 주소로 업데이트 비동기 reset을 지원하고, 이 경우 현재 PC값을 0으로 초기화 한다. jump명령의 경우 입력되는 jump target address를 직접 PC값에 대입하기 때문에 조건문을 이용하였고, 나머지 branch 명령과 nomal 명령은 조건에 따라 24~26행에서 계산되어 있으므로 위와같이 구현하였다.

3.1.2. Schematic





3.2. instruction_reg.v


```
3.2.1. Code Implementation
       You, 1 hour ago | 1 author (You)
       module instruction reg
           input
                          rst i,
                          clk i,
           input
                          jump i,
           input
           input
                          branch i,
           input [15:0] inst_i,
           output reg [15:0]
                                  inst o,
 10
           output reg [7:0]
                                  imm o,
           output reg [7:0]
 11
                                  displacement o,
           output reg [3:0]
 12
                                  addr a o,
 13
           output reg [3:0]
                                  addr_b_o
 14
       );
 15
 16
       localparam NOP = 16'h0020;
 포트 정의. 현재 명령이 jump, branch, normal인지 decoder로부터 입력받는다.
 명령을 쪼개어 각 포트로 출력한다.
      localparam NOP = 16'h0020;
      always @(posedge rst_i or posedge clk_i) begin
         /* TODO: please write down logic for each output */
         if (rst_i) begin
            inst o <= 16'b0;
            imm_o <= 8'b0;</pre>
```

```
displacement_o <= 8'b0;</pre>
              addr a o <= 4'b0;
              addr_b_o <= 4'b0;
              if (jump_i | branch_i) begin
                  inst o <= NOP;</pre>
                                               //$rs
                  addr_a_o <= 4'h0;
30
                  addr b o <= 4'h0;
                                               //$rd
                  imm_o <= 8'h20;
                  displacement_o <= 8'h20; //immediate</pre>
              end else begin
                  inst_o <= inst_i;</pre>
                  addr_a_o <= inst_i[3:0];
                                                    //$rs
                  addr_b_o <= inst_i[11:8];
                                                     //$rd
                  imm_o <= inst_i[7:0];</pre>
                                                     //immediate
                  displacement_o <= inst_i[7:0]; //immediate</pre>
              end
     end
     endmodule
```

```
always@(posedge clk or negedge reset_b)
if (reset_b==0)
reset;
else
if (jmp==1||br==1)
instruction_out = NOP;
else
instruction_out = inst_in;

addr_a = instruction_out[3:0];
addr_b = instruction_out[11:8];
immediate = instruction_out[7:0];
disp = instruction_out[7:0];
```

3.2.2. Schematic



3.3. decoder.v

3.3.1. Code Implementation


```
function Jcond Bcond table:
    input [3:0] Rdest;
    input [4:0] psr flags i;
                               //FLCNZ
    begin
        case (Rdest)
            4'b0000: Jcond_Bcond_table = psr_flags_i[0];
            4'b0001: Jcond Bcond table = ~psr flags i[0];
            4'b1101: Jcond_Bcond_table = psr_flags_i[1] | psr_flags_i[0];
            4'b0010: Jcond_Bcond_table = psr_flags_i[2];
            4'b0011: Jcond_Bcond_table = ~psr_flags_i[2];
            4'b0100: Jcond Bcond table = psr flags i[3];
            4'b0101: Jcond Bcond table = ~psr flags i[3];
            4'b1010: Jcond_Bcond_table = ~psr_flags_i[3] & ~psr_flags_i[0];
            4'b1011: Jcond Bcond table = psr flags i[3] | psr flags i[0];
            4'b0110: Jcond Bcond table = psr flags i[1];
            4'b0111: Jcond Bcond table = ~psr flags i[1];
            4'b1000: Jcond_Bcond_table = psr_flags_i[4];
            4'b1001: Jcond Bcond table = ~psr flags i[4];
            4'b1100: Jcond Bcond table = ~psr flags i[1] & ~psr flags i[0];
            4'b1110: Jcond Bcond table = 1'b1;
            4'b1111: Jcond_Bcond_table = 1'b0;
            default::
        endcase
    end
endfunction
```

문제에서 주어진 table을 참고하여 각 조건별 의도한 컨트롤 신호를 출력하는 function을 만들었다. function의 입력은 Decoder table과 같이 condition에 맞는 출력을 내기 위한 Rdest와 psr flag를 받고, table의 출력을 낸다.

	tri_sel	alu_sel	WR	jmp	br	mux_sel0	mux_sel1	shift_imm	lui	WE	imm_ex_ sel
ALUi	2	?	?	0	0	1	х	х	Х	0	?
ALU	2	?	?	0	0	0	х	х	Х	0	х
movi	4	X	1	0	0	1	Х	Х	Х	0	0
mov	4	х	1	0	0	0	х	х	х	0	х
Ishi	1	Х	1	0	0	Х	0	1	0	0	Х
Ish	1	х	1	0	0	Х	0	0	0	0	Х
lui	1	X	1	0	0	X	1	X	1	0	Х
load	16	х	1	0	0	Х	х	Х	Х	0	х
stor	0	X	0	0	0	X	X	X	Х	1	Х
jal	8	x	1	1	0	х	х	х	х	0	х
jcond	0	Х	0	1	0	Х	Х	Х	Х	0	Х
bcond	0	х	0	0	1	Х	х	Х	Х	0	Х

JUMP 명령의 경우 위 테이블에서와 같이 JAL, Jcond인 경우에 assertion되어야 하므로 위와같은 조건을

3.3.2. Schematic




• function으로 구현했던 부분이 10X1 MUX로 합성되었다. select입력으로 Rdest를 받고, 주어진 table에 맞게 psr flag를 조합하여 출력으로 내보낸다.

4. lab4

4.1. top_processor.v

4.1.1. code implementation



- data_i: shift 연산을 할 16bit 피연산 data regester shift 연산과 immediate shift 연산을 모두 지원하 기 위해 MUX_SEL1을 select입력으로 하는 2X1MUX의 출력을 wire
- rl_shift_amt_i: shift amount로, 16bit 피연산자의 shift amount를 나타내기 위해 5bit net 이용. SRC와 IMM을 2X1MUX로 select함
- lui_i: LUI연산을 위한 control 신호

```
//lui input: treat rl_shift_amt_i ad dont'care and simply shift left for 8 bits
assign data_o = (lui_i == 1'b1) ? {data_i[7:0], 8'h0} : stage_4;
```

• data_o: 연산 결과를 버스에 보내기 위한 tri state buffer로 입력

```
155 register_file u_rf(

156 .rst_i(RESET),

157 .clk_i(CLK),

158 .wr_i(WR),

159 .data_i(RF_DATA_IN),


160 .addr_a_i(ADDR_A),

161 .addr_b_i(ADDR_B),

162 .data_a_o(SRC),

163 .data_b_o(DEST)

164 );
```



- wr_i: w_addr에 값을 쓰기 위한 control signal
- data_i: regester에 데이터를 저장하기 위한 입력. tri buffer가 연결된 bus와 연결되어 있음
- addr_a_i, addr_b_i: Instruction Reg로부터 Fetch
- data_a_o: SRC 출력; jump 주소, memory addr, shift amount, adder 피연산자로 입력될 버스
- data_b_o: Rdest 출력; shifter 피연산자, adder 피연산자, memory에 저장할 데이터 출력 버스

```
166 alu u_alu(

167 .A_i(MUX0_OUT),


168 .B_i(DEST),

169 .alu_sel_i(ALU_SEL),

170 .flags_o(PSR_FLCNZ_IN),

171 .alu_o(TRI_BUF1_IN)


172 );
```




- A_i: src 또는 imm을 선택하는 MUX의 output
- B_i: 피연산자 2
- alu_sel_i: ALU 연산을 선택
- flag_o: overflow flag. processor state결정에 이용됨
- alu_o: 연산 결과 출력

• flags_o: flag로부터 각 연산에 맞는 flag 출력 regester

```
182  pc u_pc(
183     .rst_i(RESET),
184     .clk_i(CLK),
185     .jump_i(JMP),
186     .branch_i(BR),
187     .displacement_i(DISP),
188     .jump_tgt_i(SRC),
189     .addr_imem_o(PC_OUT)
190  );
```



- jump_i: jump instruction에서 assert되는 control signal. jump target으로 PC값을 업데이트 한다.
- branch_i: control signal asserted when branch instruction. 현재 PC값에 branch address를 더해 출력하게 된다. 이때 displacement값이 이용된다.
- displacement_i: branch 되는 주소값의 변위
- jump_tgt_i: jump 명령으로 이동할 주소
- addr_imem_o: Instruction Memory로부터 읽어올 현재 PC address




- jump_i, branch_i: jump, branch 명령의 경우 다음 PC instruction이 실행되면 안되므로, NOP를 pipe-line에 넣기 위한 signal
- inst_i: Instruction Memory로부터 읽은 Instruction Fetch

```
inst_o: control signal을 생성하기 위해 입력된 instruction을 출력. timing을 맞추기 위함
   imm_o, displacement, addr_a, addr_b: instruction을 파싱하여 Fetch하기위한 준비를 함
       decoder u_id(
          .inst_i(INST_REG_OUT),
          .psr_flags_i(PSR_FLCNZ_OUT),
.TRI_SEL(TRI_SEL),
          .ALU_SEL(ALU_SEL),
          .WR(WR),
          .JMP(JMP),
          .BR(BR),
          .IMM_EX_SEL(IMM_EX_SEL),
          .MUX_SEL0(MUX_SEL0),
                                 //Data input control of Shifter
          .MUX_SEL1(MUX_SEL1),
          .SHIFT_IMM(SHIFT_IMM),
          .WE(WE)
                                                 [4:0]w_tri_sel
                                    0]w_instructionwowkR


8 w_jmp

w_br
                                                       mux_sel0
                                                       mux sel1
                                                   w_shift_imm
                                                   w_imm_ex
                                                                sel
instruction을 디코딩하여 제어 신호를 출력한다.
```

4.1.2. schematic



4.1.3. wave form



/test_top/CLK	1	7_			ч			புட	Л										$\neg \neg$						
/test_top/RESET	1																								
/test_top/IMEM_ADORESS /test_top/IMEM_DATA	4000	1000	1100 1200				0007 (00																		3 0014 0015 1 4ec4 0020
/test_top/umcm_DATA /test_top/u proc/INST_REG_O		(0000	1100		1000		1700 / 90																		1 5101 4ec4
/test_top/u_proc/ins1_keG_U /test_top/DMEM_ADDRESS	0000	0000	1000 (1100	1 1200 (1	300 / 14	JU <u> 1500</u>	1600) 1.	/00 (9001			I01ff [000		1 4163 (0020 10012 (ffff	1 4041 (510	1 4204 (002	0 (02b1) 41c3	Iffff 1010			10012 Y ffff	0 4041 (510	1 1 4ec4 0020 1000f 1 ffff	10261 (416)		1 /5101 / 4ec4 3 / 000f
/test_top/DMEM_ADDRESS /test_top/DMEM_DATA_READ	0000	0000			==			_	\Rightarrow	0100 10000	TOTAL TOOR	1 10100	10012 (1111	10100 Ymm	10000 , 1111	10101 / 0012	Tutt TOTA	1ffff 10000		10012 / mm	Yffff		10103 1001	(UIII), UIU	1ffff X0000
/test_top/DMEM_DATA_READ /test_top/DMEM_DATA_WRITE	0000	(0000			==			_	=	(0.00	10000	V046	f 10100 (ffff			[01ff][0101	100		Iffff (01ff	Lavan Viiii		2 10000 1 ffff	Toutt Coro	1000	10103 10000
/test_top/DMEM_WRITE_ENABLE	0000	(0000		_					_	,0100	10000	(016	10100 (1111	, UIL	U LUUUU , mm	10101	-	10101 10000	mr Jum	10102 J mm	/010.	2 10000 1 mm	TOTA (010:		10103 (0000
/test_top/u proc/u rf/reg0 r	0000	0000							1666																
/test_top/u_proc/u_rf/reg1_r	0000	0000			_			_		0100					0101			Ĭ0102				10103			X0104
/test_top/u_proc/u_rf/reg2_r	0000	(0000							\Rightarrow	10100	Total		_		10101			10102			_	10103			1010-
/test_top/u_proc/u_rf/reg3_r	0000	0000	_		_				=	(0100	1001														
/test_top/u_proc/u_rf/reg4_r	0000	0000									1001	1000f	_					_			_	_			
/test_top/u_proc/u_rf/reg5_r	0000	0000			==				=			Y 010	0												
/test_top/u_proc/u_rf/reg6_r	0000	0000			==							1010	•					_			_	_			
/test_top/u_proc/u_rf/reg7_r	0000	0000			==																				
/test_top/u_proc/TRI_SEL	02	02			_)'01	[02	Tn4	Ynz	104 Y02	104 Ynz	104 Y02	Yna	102 104	102 104	02	104 Y02	104 102	104 102	104	Tn2 Yn4	102 X04
/test top/u proc/ALU SEL	02	02	04					10		100	**		102	Y 20	102	[08]02	101	20 (02	Yna	102	120	102	108 102	NO. 101	120 Y 02
/test_top/u_proc/WR	StO		<u> </u>					- 10	,02							- 7.52		100				1	100 (02	$\overline{}$	-
/test top/u proc/JMP	StO												_							\equiv					
/test_top/u_proc/BR	StO								-							_		_					_		
/test_top/u_proc/IMM_EX_SEL	St0								1									$\overline{}$				_			
/test_top/u_proc/MUX_SEL0	StO							_						_	_							_			
/test_top/u_proc/MUX_SEL1	St0																								
/test top/u proc/SHIFT IMM	StO																								ها ا
/test_top/u_proc/LUI	St0																								
/test_top/u_proc/WE	St0																								

4.2. Translate binary in imem_imginto human-readable assembly

		bin	ary				
num	op_code	R_dest	ex_op Imme	R_src diate			assembly
1	0001	0000	0000	0000	ANDI	\$r0 8'b0	//r0 = 0
2	0001	0001	0000	0000	ANDI	\$r1 8'b0	//r1 = 0
3	0001	0010	0000	0000	ANDI	\$r2 8'b0	//r2 = 0
4	0001	0011	0000	0000	ANDI	\$r3 8'b0	//r3 = 0
5	0001	0100	0000	0000	ANDI	\$r4 8'b0	//r4 = 0
6	0001	0101	0000	0000	ANDI	\$r5 8'b0	//r5 = 0
7	0001	0110	0000	0000	ANDI	\$r6 8'b0	//r6 = 0
8	0001	0111	0000	0000	ANDI	\$r7 8'b0	//r7 = 0
9	1001	0000	0000	0001	SUBI	\$r0 8'b1	//r0 = 16'hFFFF
10	1111	0001	0000	0001	LUI	\$r1 8'b1	//r1 = 8'b1 << 8 = 16'h100 = 256
11	1111	0010	0000	0001	LUI	\$r2 8'b1	//r2 = 8'b1 << 8 = 16'h100 = 256
12	0010	0010	1111	1111	ORI	\$r2 8'hFF	//r2 = (16'h100 16'hFFFF) = 16'hFFFF
13	1101	0011	0001	0010	MOVI	\$r3 8'h12	//r3 = 16'h12
14	1101	0100	0000	1111	MOVI	\$r4 8'h0F	//r4 = 16'h0F
15	0000	0101	1101	0001	MOV	\$r5 \$r1	//r5 = r1 = 16'h100 = 256
16	0000	0010	1011	0001	CMP	\$r2 \$r1	//r2==r1(16'hFFFF==16'h100), PSR=xxxx0
17	0100	0001	1100	0011	(Jcon	d) NEQ \$r3	//JUMP to 0x0012 (10)18
18	0000	0001	1101	0101	MOV	\$r1 \$r5	//r1 = r5 = 16'h100 = 256
19	0100	0000	0100	0001	STORI	E \$r0 \$r1	//r0<-\$r1 (0xFFFF) <- 6'h100 = 256
20	0101	0001	0000	0001	ADDI	\$r1 8'h01	//r1 = 16'h100+16'h001 = 16'h101
21	0100	1110	1100	0100	(Jcon	d) JMP \$r4	//just JUMP to 0x000F