

## 第一部分 计算机基础

# 1章 时序逻辑电路



### 5.1 时序逻辑电路基本概念

1 定义


在数字电路中,凡是任一时刻的稳定输出不仅 决定于该时刻的输入,而且还和电路原来的状态 有关,我们把这种数字电路称为时序逻辑电路, 简称时序电路。

由于与过去的状态有关,所以电路中必须有存储单元,用来记忆过去的状态。



# 2 特点

- 具有记忆功能;
- 具有反馈电路。



组合逻辑电路:由逻辑门构成;

存储器件:由触发器组成;



### 5.2 触发器


触发器是指具有两种稳定状态(①或 1)的电路。 在任一时刻,触发器只处于一种稳定状态,当接到 触发脉冲时,才由一种稳定状态翻转到另一稳定状态。形象地说,它具有"一触即发"的功能。

触发器是有记忆功能的逻辑部件。输出状态不只与当前的输入有关,还与原来的输出状态有关。



### 5.2.1 基本RS触发器

1 电路构成及逻辑符号



正是由于引入反馈,才使电路具有记忆功能!




# 2 基本RS触发器工作原理

### 输入 $R_D=0$ , $S_D=1$ 时


置"0"

若原状态: Q=0  $\overline{Q}=1$ 



输出仍保持: Q=0  $\overline{Q}=1$ 

若原状态: Q=1  $\overline{Q}=0$ 




输出变为: Q=0  $\overline{Q}=1$ 

分析方法,主要关注输入端有0的与非门



### 输入 $R_D=1$ , $S_D=0$ 时

若原状态: Q=0  $\overline{Q}=1$ 




稳定后,并保持输入不变

输出变为:  $\mathbf{Q} = \mathbf{1}$   $\overline{\mathbf{Q}} = \mathbf{0}$ 

#### 置"1"

若原状态: Q=1  $\overline{Q}=0$ 




输出保持: Q=1 Q=0



### 输入 $R_D=1$ , $S_D=1$ 时

若原状态: Q=1  $\overline{Q}=0$ 




输出保持原状态:

$$Q = 1$$
  $\overline{Q} = 0$ 

#### 保持

若原状态: Q=0  $\overline{Q}=1$ 




输出保持原状态:

$$Q = 0$$
  $\overline{Q} = 1$ 



### 输入 $R_D=0$ , $S_D=0$ 时



输出: 全是1

### 基本触发器的功能表

$R_{\rm D}$	S <sub>D</sub>	$Q \overline{Q}$
1	1	保持原状态
0	1	置0态
1	0	置1态
0	0	不定状态

注意: 当 $R_D$ 、 $S_D$ 同时由0变为1时,翻转快的门输出变为0,另一个不得翻转。因此,该状态为不定状态。应避免出现,即约束条件。



# 3 基本RS触发器状态表

$R_{\rm D}S_{\rm D}$	Qn	Qn+1	功能说明
0 0	0	d	],
0 0	1	d	
0 1	0	0	
0 1	1	0	
1 0	0	1	
1 0	1	1	
1 1	0	0	
1 1	1	1	





# 4 基本RS触发器状态方程

$$Q^{n+1} = \overline{S}_D + R_D Q^n$$

 $R_D+S_D=1$ —约束条件

$R_DS_D$	Qn	Qn+1	功能说明
0 0	0	d	
0 0	1	d	不定
0 1	0	0	
0 1	1	0	♪ 置0态
1 0	0	1	
1 0	1	1	♪ 置1态
1 1	0	0	
1 1	1	1	<b>  不变</b>




### 5.2.2 钟控同步触发器(锁存器)

1 电路构成

 $R_D$ ,  $S_D$ 

置0置1控制

平时常态为1




CP: 时钟脉冲

(Clock Pulse)




## 同步触发器工作原理



当CP=0时

触发器保持原态不变




### 当CP=1时

CP	R	S	Q	$\overline{\mathbf{Q}}$
0	ф	ф	保	持
1	0	0	保	持
1	0	1	1	0
1	1	0	0	1
1	1	1	不研	角定

### RS=0—约束条件





### 又称为S-R锁存器

CP	R	S	Q	$\overline{\overline{\mathbf{Q}}}$
0	ф	ф	保	·持
1	0	0	保	持
1	0	1	1	0
1	1	0	0	1
1	1	1	不何	角定

- 1. 当CP=0时,无论R、S取何种值组合,输出端均保持原态;
- 2.只有当CP=1时,将c门和d门打开,控制端R、S的取值组合 反映到输出端。
- 3. 当CP 由1变为0后, R、S输入端的值即锁存在输出端。

### 优点:


同步RS触发器解决了定时控制的问题。

#### 缺点:

- (1) 输入信号依然存在着约束条件;
- (2)可能出现"空翻"现象,即在一个时钟脉冲作用下,引起触发器的状态翻转两次或多次的现象,从而造成逻辑上的混乱。




### 5.2.3 钟控 (电平型) D触发器



由于空翻的存在,因此锁存的内容是CP下降沿前瞬时D的值。




例: 画出D触发器的输出波形。





# 5.2.4 边沿 (维持-阻塞) D触发器



逻辑电路图






### **CP=0期间:**

c、d的输出均为1

输出保持不变





设D=1。

<u>CP=0期间:</u>

CP正沿到达时:


由于a=0,使c=1,b=1,d=0。

Q翻转为1

#### CP正沿过后,若D=0:

由于d=0,使b=1,d=0,c=1 Q=1与输入D无关。

因此以后CP=1期间D 的变化不影响输出。





设D=0。

**CP=0期间:** 

#### CP正沿到达时:


由于a=1,使c=0,b=0,d=1 Q翻转为0

#### CP正沿过后,若D=1:

由于c=0,使a=1,b=0,d=1

Q=0与输入D无关

因此以后CP=1期间D 的变化不影响输出







## 功能及特性



功能表

D	Qn	Qn+1
0	0	0
0	1	0
1	0	1
1	1	1



特性方程

$$Q^{n+1}=D$$

CP	Q n+1
	D


时钟上升沿触发

- (1) 触发器的新状态决定于CP上升沿到来前瞬时加在D端的输入信号,而翻转与否决定于CP脉冲到达的时刻;并且 Q<sup>n+1</sup>=D。
  - (2) CP的上升沿触发。
- (3) 在CP=1期间, D端信号的变化, 对触发器 无影响。
  - (4) 能够有效克服空翻现象。



### 5.3 寄存器

- 一 寄存器是计算机的主要部件之一,它用来暂时 存放数据或指令。
- 一个D触发器组成1位的数码寄存器。



### 8位二进制数寄存器

