

# 수업계획서

학년도/학기: 2016 학년도 1 학기

학수번호-분반: ICE3024-42

이수구분: 전공

교과목명: 디지털시스템

교강사명: 김종태

2016 년도 1 학기 수업계획서				
교과목명	디지털시스템	학수번호	ICE3024-42	
사용언어	English	영역구분		
수강대상학과	School of Information and Communication Engineering			
선이수과목	Logic Design			
이수구분	전공	학점/시간	3학점 / 3시간	
인증구분	선택	년도/학기	2016/1 학기	
강의실	[400102] 반도체관 1층 첨단강의실	수업시간	월[CC]12:00-13:15, 수 [EE]15:00-16:15	
담당교수 명	김종태	연락처(연구실)	031-290-7130	
Office Hour		자기학습시간	예습: 3 시간, 복습: 3시간	
성균핵심역량				
성균핵심역량	<input type="checkbox"/> 소통역량	<input type="checkbox"/> 인문역량	<input checked="" type="checkbox"/> 학문역량	
	<input type="checkbox"/> 글로벌역량	<input type="checkbox"/> 창의역량	<input type="checkbox"/> 리더역량	
	<input type="checkbox"/> 소프트웨어역량	<input type="checkbox"/>	<input type="checkbox"/>	
교과목특성 및 수업특성				
교과목특성	<input type="checkbox"/> 인성	<input type="checkbox"/> 융복합	<input type="checkbox"/>	
성균융합인재인증	<input type="checkbox"/> 인문소양 인증	<input type="checkbox"/> 법학소양 인증	<input type="checkbox"/>	소프트웨어소양 인증
수업특성	<input type="checkbox"/> 성균명품수업	<input type="checkbox"/> Flipped Class	<input type="checkbox"/>	학생중심교육법
<b>1. 관련도서 및 참고자료</b>				
구분	제목	저자	발행연도	출판사
교재	Digital Systems Design using VHDL	Charles H. Roth	2008	Thomson
<b>2. 교과목 개요</b>	This course provides advanced techniques for design of digital systems. Based on the concepts introduced in basic logic design course, design methodologies for more complex digital systems are covered. Standard hardware description languages such as VHDL or Verilog, and design automation tool flow are also covered so that students can cope with today's design environment. Only the students who studied "Logic Design" can take this course.			
<b>3. 교과목 목표</b>	1. 논리회로 이론을 적용하여 순차회로의 해석과 설계가 가능하다. 2. 조합회로와 순차회로의 동작원리를 설명하고, 디지털시스템을 구성할 수 있다.			

# 수업계획서

<b>3.교과목 목표</b>	3. 디지털시스템의 설계를 위한 언어인 VHDL과 시뮬레이션 프로그램을 사용하여 디지털시스템에 대한 해석과 설계가 가능하다.				
	4. 주어진 문제로 부터 디지털시스템의 동작과 구조를 계획하고 설계하는 것이 가능하다.				
<b>4.프로그램 교육목표와의 연관성</b>					
<b>5.교육진행(%)</b>					
이론	실험/실습	설계	발표	기타	
100%	0%	0%	0%	0%	
<b>6.교육방법</b>					
강의	토의/토론	실험/실습	현장학습	개별/팀별 발표	기타
○					
<b>7.교육매체</b>					
Computer	Beam Project	OHP	VTR	기타	
○	○				
<b>8.평가방법(%)</b>					
출석	과제물	중간고사	기말고사	발표	기타
0%	15%	30%	40%	0%	15%
※ 시험 부정행위, 기타 부정한 방법으로 취득한 과목의 성적은 F 처리됩니다. (성균관대학교학칙 시행세칙(학사과정) 제25조, 시행세칙(대학원과정) 제31조)					
<b>9.강의내용</b>					
	강의내용			비고	
3월	▶ Review of latches and flip-flops, registers, and counters ▶ Introductions to VHDL ▶ Introductions to VHDL ▶ Analysis of clocked sequential circuits				
4월	▶ Derivation of state graphs and tables ▶ Reduction of state tables ▶ State assignment ▶ VHDL for sequential logic				
5월	▶ VHDL for sequential logic ▶ VHDL for sequential logic				

# 수업계획서

9.강의내용			
	강의내용	비고	
	▶ Sequential circuit design		
	▶ Sequential circuit design		
6월	▶ Circuits for arithmetic operations  ▶ State machine design with SM charts  ▶ VHDL for digital system design examples  Final Exam.		
10.프로그램 학습성과와의 관계			
학습성과	수업내용	반영률(%)	평가유형
(등록된 내역이 없습니다)			
11. 설계교육계획서			
설계학점	0.0	설계기간	
1. 설계주제			