


PROBLEMA 2 Procesador de 16 bits con leus de direcciones de 16 bits Memoria cache de datos: · Tamarto Hogue = 16 bytos ~16 = 2" - # byte · Asociatividad = 2 (reemplazo = LRU) 8/2 -> 4 = 22 -> # whiche · Número de líneas = 8 · Política de excitera: write through + write us allocate contenido coche conjunto 0 conjunto 3 conjunto 1 conjusto 2 EC5 1 EC6 EC7 libre A84 0 A32 0 libre teriendo en cuerta que · el contenido de la HC para simplificar hemos dejado el número de blaque de memoria en ver deitag. · el bit 1, en el contenido de la cache, inclica que es la linea más recientemente referenciada. · R-byte (lectra de 1 byte), R-word (lectra de 2 bytes), W- byte (escritura de 1 byte), W-word (escritura de 2 sytos). . Il tanaño de las lectras ly escrituras) se han de inelieur en bytes. Rellenad. Lecture of MP Escritura en MP TIPO Quikex Plogue do Louputo Aqueto & HC memoria silno 0 tomario tamaño 5 luo Falle 8840 Rhite 5890 889 1 16 51 NO Aue 1 EC51 EC5 Wword as ECS1 51 Acte White 2 EC6 EC62 EC62 50 57 Falle 1 2303 W word 230 no 2303 55 Fallo 1 ABA 2 ABA4 W byte AS A4 no SI Fallo 16 ABA AGAS 5 ABAS no R word Fall. 230 16 A byte 2306 55 2306 NO Hay 1 EC5 2 EC57 W word ino 51 ECS7 Aciei A Wite EC68 EC6 EC68 16 55 no Falls 389 A word **8899** 8899 51 40 Conjusto 2 ainto 3 coninto 0 Conjusto 1 EC5 0 ABA O ICT 1 ECS 889 A £66 1 libre 0 AB4




se deseau comparar direisas implementaciones attenuativas de cache de datos 2-asociativa: parallela, secie, y con productor de vias. Para comparadas se um un bondomerk con 4.10° instrucciones dinámicos que realiza 10° accesos de detos a memoria y 2. 10° operaciones aritméticas de pento flotante. Este bencharant tene un 10 % de fallos en la rache deserta conteriormente. En la implementación perculeta i se accede smultineamente tanto a las memorias de etiquetas com las de datos de ambais vias. Un acceso a cache se realiza en 1 acto y la renalización mecha por fallo de cache es de 20 acros. El benchmark ejecutado con la implementación paralela de la cache ha terdado 3 segundos. f) Calculad los HFLOPS de la implementación parallela Operaciones en punto Hotante + 2.10° sperarrones - 2.10° /10° 0 2000 millares de operarran MFLOPS = 2000 /5 = 400 MFLOPS 9) Calculad d CPI de la implementación paralela y el CPI que obtendríamos con una memoria ideal (CDI:dear) en donde todos los accesos tardam 1 cirlo. Cicles totale = 50 . 2 109 = 10 109 cicles col geralda = 10.10 /4.10 = 25 c/; Ciclos nordiclos = 0.1. (109) - 20 = 2.109 aiclos Ciclos ideales = 10-109 - 2-109 = 8 104 iclos (RIndeal = 8.104/4.109 = 2 cli h) Calculad la energía dinámica consumida por un acuso a la cache 1 access - 2 vias etignetus + 2 vias dutos => Fregia = 245 + 2425 = 60 mz i) Colculad la potencia (dinâmica) media consumida en acredor a la cache f= 100 / 5 = 0.2. 109 P= e.f = 0.2.100. 60.100 = 12W i) Calculad la potencia media total (estatica + dinfinica) consumida por el sistema CPU-cache Ptotal = Pca + Pca + Pcace = 18+4+12 = 34W y kehidin K) Calculad la mengia total consumida para ejecutor el mendimark en HFLOPS Mett. E = Pxt = 34 . 5 = 1703 - eficiencia = 400/34 = 41.76 HFLOS/Watt



En la implementación con predictor de vía, este predice la vía probable en que se encuentra didoto y se acrede solo a las memorias ao etiquetes y de dotos de esa via. En caso de fallo ael predictor hay que acceder a trota via. El prodictor consiste en una nemoria de 8 K x 1 bits indexendo con los bits bejos all PC de les instrucciones de acceso a memoria. Este predictor tiene una tera de accestos del 80% del total de accesos a munoria y cada acceso al predictor consume Int · El predictor acienta accerde a I via (datos + etiquetos) en I ciclo (sin penalización) y al compredertos 746s so compresen que es acierto acache. . Il productor falla, pero es accierto de cache el acceso torda 2 ciclos, en el lo genciede a la ma probable al compreher los TAGS describre que es fallo y en el 20 accede a la via correcta, que acienta (1 ciclo venatización) . Il predictor falla, y el cacho también falla: en el 1 r ado se acrede a la vía probade y en el 20 acceso en la otra via y se descubre que as fallo de cache. La penalización es de 21 ciclos ye que no describre el fallo de cache hasta que se acrede a la 2a via. 9) ¿ Puede danse al caso de que un aciento del predictor one da sea fallo de cache? colorgio? No, porque entonces seria fallo del predictor, ya que no está en las vias, y se tendra que mirar la stra via. r) Calculad la potencia media estatica del prodictor y comprisala con la de la cache. I = 81202 - 3.156 = 24,6 mA PEnga = 1.V = 24,6.103.1,2 V = 20,5 mW (Es mucho menor) 5) Calculad el tempo de ejecución y los HFLOPS de la implementación con predictor de via ciclos = 10.109 + 0.2.109.1 = 10,2<15 Taxe = 10,2.109.2.109 = 5,14 MFLOPS = 2.109 15,1.156 = 302 MFLOPS t) Calculad la energía consumida por un acceso en que el proctictor acienta y uno en el que tolla También la cuergia media vousquida per access Exacts = 1 via etypota + 1 via data = 5 nd + 25 nd = 30 nd + (= 31 nd Efallo = 2 vias etiquetas + Leine datos + productor = 1 + 10 u J + 50 n J = 6 l n J - Emedia = 0.8. 943 + 0.2-61.7 = 37.47





P - 10% fallos on la cache de datos Trenatización o	60 ados	7
4) Calculad el spoedup real de x3 sobre x1 terriendo en a	genta la jerarquía de memoria.	completa.
CPI = CPI acol + CPI mem = 4,8 + 0,2-0,1.60	= 6 ciclos/instruccia	
Texe xs = 2.109.6.0,55.109 = 6.65		
CPI = 5,2 + 0,2.0,1.60 - 6.4 c/i		
Texe x3 = 2-109.6,4.0,5-159 = 6.45		
Speedup = 6.6 = 1.03125 (3,125%)		