**Laboratorio Sesión 05: Repaso de memoria cache**

**Objetivo**

El objetivo de esta sesión es recordar conceptos de memoria cache vistos en EC. Para hacerlo programaréis un simulador de cache básico que simule dos caches de lectura.

**Características de la memoria cache**

En esta sesión programaremos una memoria cache con las siguientes características:

1. Las direcciones son de 32 bits (para simplificar asumiremos que todos los accesos son a bytes).
2. La cache es de sólo lectura (asumiremos que todos los accesos son lecturas).
3. La cache será de mapeo directo o 2 asociativa con reemplazo LRU.
4. Tamaño de la cache: 4 Kbyte. (7 líneas de #linea MC).
5. Tamaño de la línea de cache: 32 bytes. (25 = 32, 5 bits de #byte).

**Toma de contacto con el entorno simulador**

El simulador se compone de 3 ficheros: *CacheSim.o*, *CacheSim.h* y *MiSimulador.c*. El programa principal y algunos componentes del simulador ya están programados y se encuentran en el fichero *CacheSim.o*. Este fichero se encarga de generar las secuencias de test, de imprimir los resultados de la simulación por pantalla con un formato agradable y de comprobar el correcto funcionamiento de vuestro simulador. Antes de que empecéis a programar el simulador, es interesante hacer algunas pruebas con este entorno. Para comenzar, compilad el simulador (MiSimulador.c no funciona correctamente, pero compila).

$> gcc -m32 CacheSim.o MiSimulador.c tiempo.c -o sim

El programa tiene 3 tests:

* Test 0: Genera la secuencia de 20 referencias de la tabla del trabajo previo.
* Test 1: Genera accesos secuenciales a un vector de enteros (1000 referencias).
* Test 2: Genera los accesos de un producto de matrices de 25x25 (62500 referencias).

Para pasar cualquiera de los tests, sólo es necesario poner el nº de test como parámetro del simulador. Por ejemplo, para pasar el test 0 escribiríamos:

$> sim 0

Test 0 FAIL :-(

$>

Evidentemente el test ha fallado, ya que aún no hemos programado el simulador. En caso de que el simulador falle, nos interesará ver qué está pasando. Para ello podemos utilizar la opción v (de verbose) en el simulador (la v debe aparecer como primer parámetro):

$> sim v

eca130 -> l MP:400136d0 l MC:bffff3e0 TAG:78e530f byte:804822c MISS -> 804816c eca131 -> l MP:400136d0 l MC:bffff3e0 TAG:78e530f byte:804822c MISS -> 804816c ec2172 -> l MP:400136d0 l MC:bffff3e0 TAG:78e530f byte:804822c MISS -> 804816c

...

Test 0 FAIL :-(

Esta opción nos dará una salida parecida a la anterior. Como podéis ver las columnas corresponden básicamente a la tabla del ejercicio previo. De esta forma, comparando la salida y la tabla podemos ver dónde está el problema. Dado que en los tests 1 y 2 el número de referencias es muy alto, os recomendamos que no los probéis hasta que os funcione perfectamente el test 0. Con la opción v, los tests 1 y 2 se paran tan pronto aparece el primer error para ayudar a su identificación.

**Programación del módulo MiSimulador.c**

Para programar vuestro simulador de cache tenéis que programar 3 secciones del fichero MiSimulador.c:

1. **Estructuras globales:** En esta sección tenéis que declarar las estructuras de datos globales necesarias para mantener el estado de la cache. Es necesario que sean globales, ya que la parte principal del simulador es la rutina reference que se ejecuta una vez por referencia y, como ya sabéis, su estado desaparece una vez se ejecuta.
2. **Inicialización de la cache:** La rutina init\_cache se llama antes de pasar cada test para inicializar las estructuras de datos globales necesarias. El objetivo es dejar la cache en un estado inicial correcto (cache vacía).
3. **Simulación de referencias:** La simulación de las referencias tenéis que hacerla en la rutina reference. Esta rutina se llama una vez por cada referencia a simular. Sólo es necesario que generéis el valor correcto de las 7 variables locales que ya tenéis declaradas al inicio de la subrutina y que se corresponden básicamente a las columnas de la tabla del trabajo previo (excepto el booleano replacement, que no era necesario en el trabajo previo).

void reference (unsigned int address) {

unsigned int byte;

unsigned int bloque\_m;

unsigned int linea\_mc;

unsigned int via\_mc; // este parámetro sólo se usa en el fichero

// MiSimulador2.c para la cache 2 asociativa

unsigned int tag;

unsigned int miss; // booleano que indica si es miss

unsigned int replacement; // booleano que indica si

// se reemplaza una línea válida

unsigned int tag\_out; // TAG de la línea reemplazada

En otras palabras, lo que tenéis que hacer es implementar el algoritmo que, de forma intuitiva, habéis hecho servir manualmente para rellenar la tabla del estudio previo.

Después de vuestro código, la rutina acaba con una llamada a la rutina test\_and\_print (o test\_and\_print2 si es la cache 2 asociativa) para comprobar si los valores de las variables son correctos e imprimirlos por pantalla en caso de tener la opción v activada.

**Estudio Previo**

**1.Rellenad la tabla de la hoja de respuestas indicando para cada referencia de la secuencia de referencias la información siguiente (en hexadecimal) para el caso de la cache directa:**

El byte de la línea a que se accede (byte), el bloque de memoria (bloque M), la línea de memoria cache donde se mapeará la referencia (línea MC), la etiqueta (TAG) que se guardará de esta referencia, si el acceso es HIT o MISS y en caso de que se reemplace una línea válida, el TAG de la línea reemplazada (TAG out).

Rellenad la siguiente tabla (en hexadecimal):

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| **@** | **Byte** | **Bloque M** | **Línea MC** | **TAG** | **HIT/MISS** | **TAG out** |
| **10f92150** | 10 | 87C90A | A | 10f92 | MISS |  |
| **10f92151** | 11 | 87C90A | A | 10f92 | HIT |  |
| **10f8a192** | 12 | 87C50C | C | 10f8a | MISS |  |
| **10f92153** | 13 | 87C90A | A | 10f92 | HIT |  |
| **10f8b195** | 15 | 87C58C | C | 10f8b | MISS | 10F8A |
| **10f8b195** | 15 | 87C58C | C | 10f8b | HIT |  |
| **10f93156** | 16 | 87C98A | A | 10f93 | MISS | 10F92 |
| **10f92157** | 17 | 87C90A | A | 10f92 | MISS | 10F93 |
| **10f8a198** | 18 | 87C50C | C | 10f8a | MISS | 10F8B |
| **10f93159** | 19 | 87C98A | A | 10f93 | MISS | 10F92 |
| **12f92250** | 10 | 97C912 | 12 | 12f92 | HIT |  |
| **10f92151** | 11 | 87C90A | A | 10f92 | MISS | 10F93 |
| **10f8a192** | 12 | 87C50C | C | 10f8a | HIT |  |
| **12f92253** | 13 | 97C912 | 12 | 12f92 | HIT |  |
| **10f8b195** | 15 | 87C58C | C | 10f8b | MISS | 10F8A |
| **10f8b195** | 15 | 87C58C | C | 10f8b | HIT |  |
| **10f93156** | 16 | 87C98A | A | 10f93 | MISS | 10F92 |
| **12f92257** | 17 | 97C912 | 12 | 12f92 | HIT |  |
| **10f8a298** | 18 | 87C514 | 14 | 10f8a | HIT |  |
| **10f93159** | 19 | 87C98A | A | 10f93 | HIT |  |

**2. Rellenad la tabla de la hoja de respuestas indicando para cada referencia de la secuencia de referencias la información siguiente (en hexadecimal) para el caso de la cache 2 asociativa con reemplazo LRU:**

El byte de la línea a que se accede (byte), el bloque de memoria (bloque M), el conjunto de memoria cache donde se mapeará la referencia (conj MC), la vía de memoria cache donde se mapeará la referencia (VIA), la etiqueta (TAG) que se guardará de esta referencia, si el acceso es HIT o MISS y en caso de que se reemplace una línea valida, el TAG de la línea reemplazada (TAG out).

Suponed que el primer acceso en fallo a un determinado conjunto de cache siempre se guarda en la vía 0.

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| **@** | **Byte** | **Bloque M** | **Conj MC** | **VIA** | **TAG** | **HIT/MISS** | **TAG out** |
| **10f92150** | 10 | 87C90A | A | 0 | 21f24 | MISS |  |
| **10f92151** | 11 | 87C90A | A | 0 | 21f24 | HIT |  |
| **10f8a192** | 12 | 87C50C | C | 0 | 21f14 | MISS |  |
| **10f92153** | 13 | 87C90A | A | 0 | 21f24 | HIT |  |
| **10f8b195** | 15 | 87C58C | C | 1 | 21f16 | MISS |  |
| **10f8b195** | 15 | 87C58C | C | 1 | 21f16 | HIT |  |
| **10f93156** | 16 | 87C98A | A | 1 | 21f26 | MISS |  |
| **10f92157** | 17 | 87C90A | A | 0 | 21f24 | HIT |  |
| **10f8a198** | 18 | 87C50C | C | 0 | 21f14 | HIT |  |
| **10f93159** | 19 | 87C98A | A | 1 | 21f26 | HIT |  |
| **12f92250** | 10 | 97C912 | 12 | 0 | 25f24 | MISS |  |
| **10f92151** | 11 | 87C90A | A | 0 | 21f24 | HIT |  |
| **10f8a192** | 12 | 87C50C | C | 0 | 21f14 | HIT |  |
| **12f92253** | 13 | 97C912 | 12 | 0 | 25f24 | HIT |  |
| **10f8b195** | 15 | 87C58C | C | 1 | 21f16 | HIT |  |
| **10f8b195** | 15 | 87C58C | C | 1 | 21f16 | HIT |  |
| **10f93156** | 16 | 87C98A | A | 1 | 21f26 | HIT |  |
| **12f92257** | 17 | 97C912 | 12 | 0 | 21f24 | HIT |  |
| **10f8a298** | 18 | 87C514 | 14 | 0 | 87c51 | MISS |  |
| **10f93159** | 19 | 87C98A | A | 1 | 21f26 | HIT |  |

**3.Dado el siguiente código en C:**

**int vector [1024\*10];**

**for (i=0; i <10240; i++)**

**total=vector[i]+i;**

**Calculad cuantos aciertos y fallos en la cache directa obtendremos al ejecutarlo suponiendo que las variables i y total se almacenan en registros y que la dirección de inicio de la variable vector es 0x10f92160.**

Aciertos: 40960 - (40960 / 32) = 40960 – 1280 = 39680.

Fallos: (40960/32) = 1280.

**4.Repetid el cálculo suponiendo que la cache es 2 asociativa con reemplazo LRU.**

Aciertos: 39680.

Fallos: 1280.

**5.Dado el siguiente código en C:**

**int vector [1024\*10];**

**int vector2[1024\*10];**

**for (i=0; i <10000; i++)**

**total=vector[i]+vector2[i]+i;**

**Calculad cuantos aciertos y fallos en la cache directa obtendremos al ejecutarlo suponiendo que las variables i y total se almacenan en registros y que la dirección de inicio de la variable vector es 0x10f92160.**

Aciertos: 80000 – (80000/4) = 80000 – 20000 = 60000.

Fallos: (80000/4) = 20000.

Porque vector2[i] va machacando vector[i] cada vez.

**6.Repetid el cálculo suponiendo que la cache es 2 asociativa con reemplazo LRU.**

Aciertos: 80000 - (80000 / 32) = 80000 – 2500 = 77500.

Fallos: (80000/32) = 2500.

**Trabajo a realizar durante la Práctica**

**1. Programad una primera versión del simulador de cache directa en el fichero MiSimulador.c. Cuando funcione entregad en el Racó de la asignatura el fichero MiSimulador.c.**

**2. Programad un simulador de la cache 2 asociativa con reemplazo LRU en el fichero MiSimulador2.c y probadlo con el programa almacenado en el fichero CacheSim2.o. Suponed que el primer acceso en fallo a un determinado bloque de cache siempre se guarda en la vía 0. Cuando funcione entregad en el Racó de la asignatura el fichero MiSimulador2.c.**

**3. Medid (usando la opción test 2) cuántas instrucciones ejecuta todo el programa en la primera versión que habéis programado.**

Número de instrucciones: 16454177.

**4. Medid (usando la opción test 2) cuántas instrucciones ejecuta todo el programa en la segunda versión que habéis programado.**

Número de instrucciones: 19340833.

**5. Calculad el número de aciertos y fallos de cache que se obtienen en el test 2 con la cache directa.**

Aciertos = 59162.

Fallos = 4358.

**6. Calculad el número de aciertos y fallos de cache que se obtienen en el test 2 con la cache 2 asociativa.**

Aciertos = 59432.

Fallos = 3068.