

CH32H417 通用高速接口（UHSIF）开发

参考手册

版本：1.0

<https://wch.cn>

1、概述

芯片内置一组通用高速接口 UHSIF，传输时钟最高可达 125MHz，支持 8 位、16 位、24 位或 32 位数据宽度，理论最高速度 500Mbytes/s。

2、主要特性

- 支持主机模式和从机模式
- 支持 8/16/24/32 位数据总线宽度
- 时钟频率可配置，最高 125MHz
- 时钟采样边沿和数据输出边沿可配置
- 地址引脚、控制引脚可灵活映射

3、引脚信息

3.1 引脚定义

UHSIF 外设最多可支持 49 个引脚，包括引脚 UHSIF_CLK 和可配置的接口引脚 UHSIF_PORT[47:0]。

接口引脚由 2 个地址引脚、14 个控制引脚和 32 个数据引脚组成。

标准应用中，32 位数据宽度需要 44 个引脚，24 位、16 位、8 位数据宽度只需减少对应的数据引脚。引脚定义见表 3-1 引脚说明。

如未用到所有的传输线路(Line)，可以对应的减少 SEL 引脚的个数。如仅使用了 Line0 和 Line1，则只需要 SEL0 引脚。特别的，如只使用 Line0，无需 SEL 引脚。关于传输线路可参考 4.1 传输线路与缓冲区章节。

表 3-1 引脚说明

引脚名称	引脚类别	引脚方向		引脚功能
		主机	从机	
CS#	控制	0	1	片选信号，低电平有效。
WR#	控制	0	1	写使能信号，低电平有效。
RD#	控制	0	1	读使能信号，低电平有效。
OE#	控制	0	1	从机输出使能信号，低电平有效。
EOP#	控制	0	1	写结束或写零长度包信号，低电平有效。
SEL[1:0]	地址	0	1	内部传输线路选择的地址总线。
DATA[31:0]	数据	I/O	I/O	32 位数据总线。
PCLK	时钟	0	1	时钟信号。
RDNE	控制	1	0	从机缓冲区的非空信号。
WRNF	控制	1	0	从机缓冲区的非满信号。
AF#	控制	1	0	从机缓冲区近满(Almost Full)信号。
AE#	控制	1	0	从机缓冲区近空标志(Almost Empty)信号。

3.2 引脚映射说明




图 3-1 UHSIF 信号路径

UHSIF 的时钟引脚 PCLK 固定连接到 UHSIF_CLK，其余的 UHSIF 引脚可以映射到 UHSIF_PORT[47:0]。DATA[31:0]可以映射到 UHSIF_PORT[31:0]或 UHSIF_PORT[47:16]，在任一映射方式下，地址引脚和控制引脚均可在剩余线路上灵活配置。

UHSIF 库提供了一组默认映射，见表 3-2 引脚默认映射配置，如需其他映射，可联系技术支持。

表 3-2 引脚默认映射配置

UHSIF_PORT	引脚功能	UHSIF_PORT	引脚功能	UHSIF_PORT	引脚功能
UHSIF_PORT0	NC	UHSIF_PORT16	DATA[0]	UHSIF_PORT32	DATA[16]
UHSIF_PORT1	NC	UHSIF_PORT17	DATA[1]	UHSIF_PORT33	DATA[17]
UHSIF_PORT2	NC	UHSIF_PORT18	DATA[2]	UHSIF_PORT34	DATA[18]
UHSIF_PORT3	SEL[0]	UHSIF_PORT19	DATA[3]	UHSIF_PORT35	DATA[19]
UHSIF_PORT4	SEL[1]	UHSIF_PORT20	DATA[4]	UHSIF_PORT36	DATA[20]
UHSIF_PORT5	AF#	UHSIF_PORT21	DATA[5]	UHSIF_PORT37	DATA[21]
UHSIF_PORT6	NC	UHSIF_PORT22	DATA[6]	UHSIF_PORT38	DATA[22]
UHSIF_PORT7	AE#	UHSIF_PORT23	DATA[7]	UHSIF_PORT39	DATA[23]
UHSIF_PORT8	EOP#	UHSIF_PORT24	DATA[8]	UHSIF_PORT40	DATA[24]
UHSIF_PORT9	WRNF	UHSIF_PORT25	DATA[9]	UHSIF_PORT41	DATA[25]
UHSIF_PORT10	NC	UHSIF_PORT26	DATA[10]	UHSIF_PORT42	DATA[26]
UHSIF_PORT11	RDNE	UHSIF_PORT27	DATA[11]	UHSIF_PORT43	DATA[27]
UHSIF_PORT12	RD#	UHSIF_PORT28	DATA[12]	UHSIF_PORT44	DATA[28]
UHSIF_PORT13	OE#	UHSIF_PORT29	DATA[13]	UHSIF_PORT45	DATA[29]
UHSIF_PORT14	WR#	UHSIF_PORT30	DATA[14]	UHSIF_PORT46	DATA[30]
UHSIF_PORT15	CS#	UHSIF_PORT31	DATA[15]	UHSIF_PORT47	DATA[31]

UHSIF 外设信号到 MCU I/O 的映射可以通过 UHSIF_PORT_RM 寄存器配置。详细的内容请参考 [CH32H417DS0.PDF](#) 手册中《UHSIF 引脚功能》章节。

4、功能描述

4.1 传输线路与缓冲区




图 4-1 UHSIF 传输线路与缓冲区

传输线路(Line)是 UHSIF 内部进行高速传输的 4 个数据通道，通过外部地址线 SEL[1:0] 选择，当地址线切换时可无延迟的切换传输线路继续进行数据的收发。

每个传输线路下有 8 个缓冲区(Buffer)，UHSIF 可通过配置缓冲区(Buffer)实现最多 32 个独立的数据路径。每个传输线路都可通过中断通知 CPU 内部缓冲区的状态。

4.2 通信时序说明

4.2.1 主机写从机

UHSIF 主机向从机写入数据时，分为写非零长度包和零长度包两种流程。

● 主机向从机写非零长度包




图 4-2 主机向从机写非零长度包时序

WRNF 信号有效时，UHSIF 主机可向从机发起写数据操作，根据主机写数据长度不同，分为下面两种情况：

1. 主机发送数据长度小于等于从机接收数据缓冲区长度时：
 - (1) 主机驱动 SEL1 和 SEL0 信号，选择要合适的传输线路 (Line)；
 - (2) 主机驱动 CS#和 WR#信号，并将数据发送到数据总线上；
 - (3) 主机写完数据之后驱动 WR#信号输出高电平，从机在两个周期后将 WRNF 信号置为无效状态。

2. 主机发送数据长度大于从机接收数据缓冲区长度时：

- (1) 主机驱动 SEL1 和 SEL0 信号选择合适的传输线路（Line）；
- (2) 主机驱动 CS#和 WR#信号，并将数据发送到数据总线上；
- (3) 从机检测到接收缓冲区即将满时，驱动 AF#信号输出低电平通知主机，主机按照水印值驱动 WR#为高电平结束写流程，从机在两个周期后将 WRNF 置为无效状态。

● 零长度包




图 4-3 主机向从机写零长度包时序

1. 主机驱动 SEL1 和 SEL0 信号选择合适的传输线路（Line）；
2. 主机驱动 EOP#和 CS#信号为低电平，指示当前传输为写零长度包；
3. 主机发完后，驱动 EOP#和 CS#为高电平。

4.2.2 主机读从机




图 4-4 主机向从机读数据时序

RDNE 有效时主机可发起读数据, 根据主机可接收数据长度不同, 分为下面两种情况。

1. 主机可接收数据长度小于等于从机发送数据长度时：

- a. 主机驱动 SEL1 和 SEL0 信号，选择合适的传输线路；
- b. 主机驱动 OE#和 CS#信号，数据总线交给从机驱动；
- c. 主机驱动 RD#，从机在两个周期后向主机返回数据；
- d. 主机读完数据后，驱动 RD#、CS#和 OE#输出高电平，结束读流程，从机在延迟 RD#高电平后两个周期后将 RDNE 置为无效状态。

2. 主机可接收数据长度大于从机发送数据长度时：

- a. 主机驱动 SEL1 和 SEL0 信号，选择合适的传输线路；
- b. 主机驱动 OE#和 CS#信号为低电平，数据总线交给从机驱动；
- c. 主机驱动 RD#为低电平，从机在两个周期后向主机返回数据；
- d. 从机检测到发送缓冲区即将被主机读完成时候，驱动 AE#输出低电平通知主机，主机按照水印值驱动 RD#、CS#和 OE#为高电平，结束读流程，从机在延迟 RD#高电平后两个周期后将 RDNE 置

为无效状态。

表 4-2 主机读写从机参数

参数	说明	固定值	单位
$t_{(WEN2FLAG)}$	写从机完成时WR#/EOP#信号拉高至WRNF拉低的时间	2	cycle
$t_{(W_WM)}$	从机在缓冲区即将满时，提前拉低AF#的时间	(1)	cycle
$t_{(RDN2DATV)}$	读从机时RD#信号拉低至数据总线上出现有效数据的时间	2	cycle
$t_{(RDN2FLAG)}$	读从机完成时RD#信号拉高至从机RDNE拉低的时间	2	cycle
$t_{(R_WM)}$	从机在缓冲区即将空时，提前拉低AE#的时间	(1)	cycle

注：1. 由 API UHSIF_Line_Cfg 参数中的 water_mark_value 定义。

5、UHSIF 库函数说明

5.1 主机配置流程

1. 使用 UHSIF_GPIO_Init 配置主机模式、引脚映射关系、时钟频率以及数据总线宽度；

```
UHSIF_GPIO_Init( DEF_UHSIF_MASTER_MODE,
                  DEF_UHSIF_PINREMAP2,
                  DEF_UHSIF_CLKREMAP1,
                  RCC_UHSIFDIV_DIV4,
                  DEF_UHSIF_DATA_BIT32 );
```

2. 配置相关寄存器；

```
UHSIF_Cfg( );
```

3. 配置传输线路、BUFF 数量、收发缓冲区地址以及水印值；

```
UHSIF_Line_Cfg( DEF_LINE0,
                 DEF_LINE_DIR_IN,
                 DEF_BUFF_COUNT_8,
                 USBSS_EP1_Tx_Buf,
                 0 );
```

```
UHSIF_Line_Cfg( DEF_LINE1,
                 DEF_LINE_DIR_OUT,
                 DEF_BUFF_COUNT_8,
                 USBSS_EP1_Rx_Buf,
                 0 );
```

4. 启动传输，启动传输后默认开启接收一包数据；

```
UHSIF_Start( ENABLE );
```

5. 需继续发送或者接收数据时使用 UHSIF_Trans_Cfg 函数，其中 DEF_LINE0 为启用传输线路 0 接收数据，接收到第 UHSIF_RD_COMM.deal 个缓冲区，接收时参数 trans_size 填 0 即可；

```
UHSIF_Trans_Cfg( DEF_LINE0, UHSIF_RD_COMM.deal, 0 );
```

5.2 从机配置流程

1. 使用 UHSIF_GPIO_Init 配置从机模式、引脚映射关系、时钟频率以及数据总线宽度，从机模式根据使用来选择 FPGA 模式或者 SOC 模式；

```
UHSIF_GPIO_Init( DEF_UHSIF_SLAVE_SOC_MODE,
                  DEF_UHSIF_PINREMAP2,
                  DEF_UHSIF_CLKREMAP1,
                  0,
                  DEF_UHSIF_DATA_BIT32 );
```

2. 配置相关寄存器；

```
UHSIF_Cfg();
```

3. 配置传输线路、BUFF 数量、收发缓冲区地址以及水印值；

```
UHSIF_Line_Cfg( DEF_LINE0,
                 DEF_LINE_DIR_IN,
                 DEF_BUFF_COUNT_8,
                 USBSS_EP1_Tx_Buf,
                 4094 );
```

```
UHSIF_Line_Cfg( DEF_LINE1,
                 DEF_LINE_DIR_OUT,
                 DEF_BUFF_COUNT_8,
                 USBSS_EP1_Rx_Buf,
                 4 );
```

4. 启动传输，启动传输后默认开启接收一包数据；

```
UHSIF_Start( ENABLE );
```

5. 需继续发送或者接收数据时使用 UHSIF_Trans_Cfg 函数，其中 DEF_LINE0 为启用传输线路 0 接收数据，接收到第 UHSIF_RD_COMM.deal 个缓冲区，接收时参数 trans_size 填 0 即可；

```
UHSIF_Trans_Cfg( DEF_LINE0, UHSIF_RD_COMM.deal, 0 );
```

5.3 API 说明

5.3.1 UHSIF_Get_Ver

获取当前 UHSIF 库版本号。
接口定义：

```
uint8_t UHSIF_Get_Ver( void );
```

参数	描述
返回	当前 UHSIF 库版本号

5.3.2 UHSIF_Cfg

初始化 UHSIF 寄存器。需在 UHSIF GPIO 初始化完成后以及传输线路初始化之前调用。
接口定义：

```
void UHSIF_Cfg( void );
```

参数	描述
无	初始化 UHSIF 相关寄存器

5.3.3 UHSIF_GPIO_Init

UHSIF 引脚初始化，可用来配置主机模式和从机模式，以及配置引脚的重映射。其中 UHSIF 模式分为从机 FPGA 模式、从机 SOC 模式以及主机模式；当主机为 FPGA 时，从机则选用 FPGA 模式，SOC 从机模式只适用于与自己的主机模式连接。

UHSIF 时钟频率最高配置为 125MHz，来源于 SYSCLK 分频。当 UHSIF 在主机模式下，可以通过 clk_div 配置时钟的分频系数。

接口定义：

```
uint8_t UHSIF_GPIO_Init(uint8_t mode_select,
                        uint8_t uhsif_port_rm,
                        uint8_t uhsif_clk_rmm,
                        uint8_t clk_div,
                        uint8_t width_bit );
```

参数	描述
mode_select	选择配置主机模式或者从机模式
uhsif_port_rm	选择 UHSIF 控制线及数据线的重映射引脚
uhsif_clk_rmm	选择 UHSIF 时钟线的重映射引脚
clk_div	UHSIF 主机模式下的时钟分频系数
width_bit	选择数据总线宽度为 8/16/24/32 位
返回	引脚初始化是否成功

5.3.4 UHSIF_Line_Cfg

UHSIF 传输线路初始化，用来配置 UHSIF 使用的传输线路号、传输线路方向、传输线路使用的 buff 数量以及当前传输线路收发的缓冲区地址。

UHSIF 一共有 4 个传输线路，因此 line_num 值可选 0~3；

该函数可重复配置多个传输线路进行数据收发，但是同一传输线路只能用于一个方向配置；

每个传输线路最多支持 8 个 buff，因此 buff_count 可选 1~8。

water_mark_value 是传输完成提前几个周期拉低信号，例如 DEF_BUFF_SIZE 设置为 16K，想提前 2 个周期拉低信号，则 water_mark_value 的值为 16384/16-2=4094。

接口定义：

```
uint8_t UHSIF_Line_Cfg(uint8_t line_num,
                       uint8_t line_dir,
                       uint8_t buff_count,
                       uint8_t *pbuf,
                       uint16_t water_mark_value);
```

参数	描述
line_num	选择要初始化的传输线路号
line_dir	当前传输线路方向配置
buff_count	当前传输线路 BUFF 数量配置
*pbuf	当前传输线路用于收发数据的缓冲区地址
water_mark_value	发送时指示缓冲区剩余待发送字的数量，接收时指示缓冲区待接收字的数量
返回	传输线路配置是否成功

5.3.5 UHSIF_Start

UHSIF 启动。该函数配置完成后，配置的接收传输线路的第一个 buff 启用一次数据接收。

接口定义：

```
void UHSIF_Start( FunctionalState sta );
```

参数	描述
sta	选择是否开启并口功能

5.3.6 UHSIF_Linux_IN_Callback

UHSIF 传输线路接收中断回调函数，传输线路接收到长包或短包数据后会进此中断，读取到的 rcv_count 值为此次传输接收到的数据长度。

接口定义：

```
void UHSIF_Linux_IN_Callback( uint32_t rcv_count );
```

参数	描述
rcv_count	当前传输线路接收到的数据长度

5.3.7 UHSIF_Linux_OUT_Callback

UHSIF 传输线路发送中断回调函数，传输线路数据发送完成后会进此中断函数。

接口定义：

```
void UHSIF_Linux_OUT_Callback( void );
```

参数	描述
无	UHSIF 传输线路发送中断回调函数

5.3.8 UHSIF_Trans_Cfg

启用一次 UHSIF 数据发送或者接收。

UHSIF 一共有 4 个传输线路，因此 line_num 值可选 0~3；

根据 UHSIF_Line_Cfg 函数配置的 buff_count 值，buff_cur 可配 0 ~ buff_count - 1，使用时递增循环使用；

当配置传输线路输出数据时，trans_size 值为此次数据需要发送的长度，当配置传输线路输入数据时，该值无意义，配置为 0。

接口定义：

```
uint8_t UHSIF_Trans_Cfg( uint8_t line_num,
                          uint8_t buff_cur,
                          uint32_t trans_size );
```

参数	描述
line_num	选择要使用的传输线路号
buff_cur	选择要使用该传输线路的第几个 buff
trans_size	配置此次发送的数据长度
返回	配置参数是否有效

5.3.9 UHSIF_Reg_Change

UHSIF 共有 76 个寄存器可被修改，偏移地址 reg_addr 为 0~75，value 为填写需要修改的值。

接口定义：

```
uint8_t UHSIF_Reg_Cfg( uint8_t mode,
                       uint8_t reg_addr,
                       uint32_t value );
```

参数	描述
mode	主机/从机寄存器选择
reg_addr	寄存器地址
value	寄存器要修改的值
返回	操作是否成功

6、评估板介绍

CH32H417 UHSIF 提供了多款评估板用于配合。

6.1 CH32H417MEU6-UHSIF-Bottom-R0-1v0

CH32H417MEU6 UHSIF 评估板底板，板载调试接口、USB3.0 接口、外部 Flash、UHSIF 接口。可以与多款评估板顶板配合使用。




图 6-1 CH32H417MEU6-UHSIF-Bottom-R0-1v0 评估板

6.2 CH32H417MEU6-UHSIF-Top-R0-1v0

CH32H417MEU6 UHSIF 评估板顶板，板载调试接口、USB3.0 接口、外部 Flash、UHSIF 接口。需和 CH32H417MEU6-UHSIF-Bottom-R0 配合使用。可用于 UHSIF 相关例程演示。




图 6-2 CH32H417MEU6-UHSIF-Top-R0-1v0 评估板

6.3 FPGA-UHSIF-Top-R0-1v0

UHSIF 配套 FPGA 评估板，需和 CH32H417MEU6-UHSIF-Bottom-R0 配合使用。可用于 UHSIF 相关例程演示。





图 6-3 FPGA-UHSIF-Top-R0-1v0 评估板

7、电气特性



注：1. SLAVE_IN 表示从机输入，SLAVE_OUT 表示从机输出。

表 7-1 从机电气特性

符号	参数	条件	最小值	最大值	单位
f_{CK}/t_{CK}	数据传输模式下的时钟频率	$CL \leq 10pF, V_{DD18} = 1.8V$		125	MHz
t_C	时钟周期		8		ns
t_{IS}	从机输入信号至 CLK 的建立时间		0.5		ns
t_{IH}	从机输入信号至 CLK 的保持时间		1.5		ns
t_{OD}	从机输出信号至 CLK 的延时		6.2	8	ns