





页式存储 主存块号 Cache块号 #2 (1KB) 0 1KB 1 1KB #0 (1KB) 1KB 1 2 #0 (1KB) #1 (1KB) 2 1KB 3 1KB #2 (1KB) ... #3 (1KB) 6 1KB 4093 1KB 1KB 4094 #1 (1KB) 7 4095 #3 (1KB) Cache (8KB) 主存(4MB) 页式存储系统:一个程序(进程)在逻辑上被分为若干个大小相等的"页面", "页面"大小与"块"的大小相同。每个页面可以离散地放入不同的主存块中。 王道考研/CSKAOYAN.COM










快表是一种"相联存储器", 地址变换过程(增加TLB) 可以按内容寻访 页表基址寄存器 逻辑地址 1000000011 00 #2 (1KB) 0 主存块号 标记 否 1 1KB #0 (1KB) 3 1KB 快表 (TLB) 是 4093 1KB 逻辑页号 主存块号 4094 #1 (1KB) #0 2 4095 #3 (1KB) 000000000010 1000000011 4094 #1 主存(4MB) 查询慢表所 物理地址 #2 0 4095 #3 #0 (1KB) 页表/慢表(存储在主存内) 注意区别: 快表中存储的是页表项的副本; Cache中存储的是主存块的副本 王道考研/CSKAOYAN.COM











假设:访问TLB只需1 us 假设某进程执行过程中要依次访问 访问内存需要100 us 越界异常 (0,0)、(0,4)、(0,8) 这几个逻辑地址 页号 页内偏移量 页表始址 页表长度 页表 逻辑地址 寄存 器 页号 内存块号 否 600 最近使用过 的页表项会 放入快表 快表 (TLB) 若快表命中 物理地址 就不需要再 访问内存了 页号 内存块号 0 600 500 400 页表/慢表(存放在内存中) 内存 王道考研/CSKAOYAN.COM











性能分析

【例3-2】 假设Cache的速度是主存的5倍,且Cache的命中率为95%,则采用Cache后,存储器性能提高多少(设Cache和主存同时被访问,若Cache命中则中断访问主存)?

设Cache的存取周期为t,则主存的存取周期为5t


<mark>若Cache和主存同时访问</mark>,命中时访问时间为t,未命中时访问时间为5t 平均访问时间为 $0.95 \times t + 0.05 \times 5t = 1.2t$

故性能为原来的 $\frac{5t}{1.2t}$ ≈4.17倍

<mark>若先访问Cache再访问主存</mark>,命中时访问时间为t,未命中时访问时间为 t+5t 平均访问时间为 T_a = $0.95 \times t + 0.05 \times 6t = 1.25t$

故性能为原来的 $\frac{5t}{1.25t}$ =4倍

王道考研/CSKAOYAN.COM



有待解决的问题 基于局部性原理,不难想到,可以把CPU目前访问的地址"周围"的部分数据放到Cache中。如何界定 将主存的存储空间"分块",如:每1KB为一块。主存与Cache之间以"块"为单位进行数据交换 主存块号 Cache块号 0 1KB 0 1KB 注:操作系统中, 1KB 1 通常将主存中的 主存的地址共22位: 1 1KB 2 1KB "一个块"也称为 2 1KB 块号 块内地址 "一个页/页面/页 3 1KB 12位 10位 6 1KB 4093 $4M=2^{22}$, $1K=2^{10}$ Cache中的"块"也 1KB 整个主存被分为 212 = 4096 块 称为"行" 7 1KB 4094 1KB Cache (8KB) 4095 1KB 主存(4MB) 王道考研/CSKAOYAN.COM

