



J





计算机的工作过程 主存 指令 CPU 注释 地址 操作码 地址码 存储体 MO 0 000001 000000101 取数a至ACC CU 11 8 3 PC 000100 0000000110 乘b得ab,存于ACC中 IR 1 I/O 10 ALU 控制 000011 0000000111 加c得ab+c,存于ACC中 2 PC MDR 单元 X 3 000010 0000001000 将ab+c,存于主存单元 运算器 控制器 主存储器 4 000110 000000000 停机 5 00000000000000010 原始数据a=2 6 0000000000000011 原始数据*b=3* 上一条指令取指后PC自动+1, (PC)=1; 执行后, (ACC)=2 #1: (PC)→MAR, 导致(MAR)=1 0000000000000001 原始数据c=1#3: M(MAR)→MDR, 导致(MDR)=000100 0000000110 8 00000000000000000 原始数据v=0 #4: (MDR)→IR, 导致(IR)= 000100 0000000110

6

#5: OP(IR)→CU, 指令的操作码送到CU, CU分析后得知, 这是"乘法"指令

#11: (MQ)*(X)→ACC,由ALU实现乘法运算,导致(ACC)=6,如果乘积太大,则需要MQ辅助存储

#6: Ad(IR)→MAR, 指令的地址码送到MAR, 导致(MAR)=6

#8: M(MAR)→MDR, 导致(MDR)=0000000000000011=3

#9: (MDR)→MQ, 导致(MQ)=0000000000000011=3


#10: (ACC)→X, 导致(X)=2

取指令(#1~#4)

执行乘法指令(#6~#11)

王道考研/CSKAOYAN.COM

分析指令(#5)



本章总览 需要提供哪些功能? CPU的功能和结构 对应这些功能需要有哪些结构? 指令周期的概念: 一条指令的执行分为不同的阶段 指令执行过程 数据流:不同阶段要求依次访问的数据序列 指令执行方案: 如何安排多条指令的执行? 如何设置部件之间的连接路径? 数据通路的功能和基本结构 中央处理器 描述指令执行过程中信号和数据在这些路径上的传输 控制器如何指挥整个系统的工作? 控制器的功能和工作原理 硬布线 控制器的设计 -为什么引入流水线的结构? 指令流水线 有哪些结构? 会产生什么问题? ____/CSKAOYAN.COM

本节内容

中央处理器

CPU的功能和 基本结构

王道考研/CSKAOYAN.COM

9

CPU的功能


运算器

控制器

CPU


- 1. 指令控制。完成取指令、分析指令和执行指令的操作,即程序的顺序控制。
- 2. 操作控制。一条指令的功能往往是由若干操作信号的组合来实现的。CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动作。
- **3. 时间控制**。对各种操作加以时间上的控制。时间控制要为每条指令按时间顺序提供应有的控制信号。
- 4. 数据加工。对数据进行算术和逻辑运算。
- 5. 中断处理。对计算机运行过程中出现的异常情况和特殊请求进行处理。

王道考研/CSKAOYAN.COM



运算器的基本结构 1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。 ALU R R_0 AH ΑL R_1 BH BL R_2 CH CL R_3 DH DL 专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。 王道考研/CSKAOYAN.COM

运算器的基本结构



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。


如果直接用导线连接,相当于多个寄存器同时并且一直向ALU传输数据解决方法1.使用多路选择器

专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM

13

运算器的基本结构



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。

如果直接用导线连接,相当于多个寄存器同时并且一直向ALU传输数据


解决方法1. 使用多路选择器 根据控制信号选择一路输出 解决方法2. 使用三态门 可以控制每一路是否输出

专用数据通路方式: 根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM

运算器的基本结构

CPU内部单总线方式:将所有寄存器的输入端和输出端都连接到一条公共的通路上。



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。

如果直接用导线连接,相当于多个寄存器同时并且一直向ALU传输数据

解决方法1. 使用多路选择器 根据控制信号选择一路输出 解决方法2. 使用三态门

可以控制每一路是否输出

如:R0out为1时 R_0 中的数据输出到A端,R0out为0时 R_0 中的数据无法输出到A端

性能较高,基本不存在数据冲突现象,但结构复杂,硬件量大,不易实现。


专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM

15

运算器的基本结构

CPU内部单总线方式:将所有寄存器的输入端和输出端都连接到一条公共的通路上。





- 1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。
- 3. 暂存寄存器:用于暂存从主存读来的数据,这个数据不能存放在通用寄存器中,否则会破坏其原有内容。如:两个操作数分别来自主存和 R_0 ,最后结果存回 R_0 ,那么从主存中取来的操作数直接放入暂存器,就不会破坏运算前 R_0 的内容。

结构简单,容易实现,但数据传输存在 较多冲突的现象,性能较低。

王道考研/CSKAOYAN.COM

运算器的基本结构 CPU内部总线 1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组:如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 暂存寄存器 增加一些功能 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 ->移位寄存器 地址。 ALU ->累加寄存器 3. 暂存寄存器: 用于暂存从主存读来的数据,这个数 据不能存放在通用寄存器中,否则会破坏其原有内容。 如:两个操作数分别来自主存和 R_0 ,最后结果存回 R_0 , 暂存寄存器 那么从主存中取来的操作数直接放入暂存器,就不会 R_0 R0in 破坏运算前 R_0 的内容。 ROou R1in R_1 R1ou R2in R_2 R2ou R3in - R_3 R3ou 结构简单,容易实现,但数据传输存在 较多冲突的现象, 性能较低。 王道考研/CSKAOYAN.COM 17





CPU的基本结构 数据总线 用户可见的寄存器(可编程) CPU内部总线 PC -PCin 移位寄存器 PCout 1+1 **PSW** ALU OP Ad Rin R IR ACC **ACC**in ACCout AdIRout 暂存寄存器 时序系统 R_0 R0in ... ROout R1in - R_1 R1out 标志 微操作信号 指令译码器ID 发生器 来自PSW R2in R_2 R2ou ↓ … ↓ R3in | MARin R_3 R3out MAR MDR


MDRout

MDRin

MDRinE

MDRoutE

王道考研/CSKAOYAN.COM



21

