# 最经工作工作总结 1.0

--王馨

#### 一、工作总结


目前毕设已完成的工作有:

- (1) 主逻辑判断函数状态图化简
- (2) 二进制编码模块编写
- (3) BCD 译码模块编写

#### 二、主逻辑状态图化简

结合状态图化简原则和自动售货机的实际情况,经过仔细研究初始计划的状态图可以进一步化简从而降低编码的复杂度。

主要化简思想为:将三种不同状态的投币情况进行化简,结合 NFA 状态图加减原则,进行化简后,投币状态可以完全合并成一个,最终化简后的主逻辑状态图如下:



其中: Sa 表示自动售货机起始状态 Sb 表示用户选择模块 SO 表示用户投币状态 S1 表示出货状态 S2 表示找零状态 S3 表示交易失败模块。

即主逻辑的流程情况大体如下:

当入户选择开始选择货物时候,进入 Sb 状态,用户可以选择自己需要的各种货物,当用户在此状态下长期不选择货物或者选择货物失败的情况下自动售货机回归到 Sa 起始状态。当用户结束选择货物时候进入用户投币模块即 S0,用户在正常投币结束后进入出货状态即 S1,当用户投币异常情况下,进入交易失败模块 S3。当出货完成后,自动售货机根据实际情况选择是否进行找零,当需要找零时进入 S2 状态,当不需要找零时直接返回到 Sa 状态。

最后所有状态均会回到最初始状态 Sa。

# 三、二进制编码模块

二进制译码模块主要实现一个四位二进制转换成两个四位 BCD 码。其转换规则如下:

二进制	第一个 BCD 码	第二个 BCD 码
0000	0000	0000
0001	0000	0001
0010	0000	0010
0011	0000	0011
0100	0000	0100
0101	0000	0101
0110	0000	0110
0111	0000	0111
1000	0000	1000
1001	0000	1000
1010	0001	0000
1011	0001	0001
1100	0001	0010
1101	0001	0011
1110	0001	0100
1111	0001	0101

### 实现代码如下:

```
Library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity binarycoder is
port(
         b:in std_logic_vector(3 downto 0);
         bcd0:out std_logic_vector(3 downto 0);
         bcd1:out std_logic_vector(3 downto 0)
        );
end binarycoder;
architecture one of binarycoder is
begin
process(b)
begin
case b is
when"0000"=>bcd0<="0000";bcd1<="0000";
when"0001"=>bcd0<="0001";bcd1<="0000";
when"0010"=>bcd0<="0010";bcd1<="0000";
when"0011"=>bcd0<="0011";bcd1<="0000";
when"0100"=>bcd0<="0100";bcd1<="0000";
when"0101"=>bcd0<="0101";bcd1<="0000";
when"0110"=>bcd0<="0110";bcd1<="0000";
```

```
when"0111"=>bcd0<="0111";bcd1<="0000";
when"1000"=>bcd0<="1000";bcd1<="0000";
when"1001"=>bcd0<="1001";bcd1<="0000";
when"1010"=>bcd0<="0000";bcd1<="0001";
when"1011"=>bcd0<="0001";bcd1<="0001";
when"1100"=>bcd0<="0010";bcd1<="0001";
when"1101"=>bcd0<="0011";bcd1<="0001";
when"1110"=>bcd0<="0101";bcd1<="0001";
when"1111"=>bcd0<="0100";bcd1<="0001";
when"1111"=>bcd0<="0101";bcd1<="0001";
when others=>null;
end case;
end process;
end one;
```

## 仿真图如下:

0 ps 1,0 s 2,0 s 3,0 s 4,0 s 5,0 s 6,0 s 7,0 s 8,0 s 9,0 s 10,0 s 11,0 s 12,0 s 13,0 s 14,0 s 15,0 s 16, 15,65 ns



#### 四、BCD 译码模块

BCD 译码模块主要是将得到的 BCD 码转换成可以用数码管显示的格式, B 数字与数码管对应编码如下:

数字	编码	十六进制
0	1111110	7E
1	0110000	30
2	1101101	6D
3	1111001	79
4	0110011	33
5	1011011	5B
6	1011111	5F
7	1110000	70
8	1111111	7F
9	1110011	73

## 代码实现如下:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity bcdcoder is
port(d:in std_logic_vector(3 downto 0);
q:out std_logic_vector(6 downto 0));
end bcdcoder;
architecture one of bcdcoder is
begin
process(d)
begin
case d is
when"0000"=>q<="1111110";
when"0001"=>q<="0110000";
```

```
when"0010"=>q<="1101101";
when"010"=>q<="0110011";
when"0100"=>q<="0110011";
when"0101"=>q<="1011011";
when"0110"=>q<="1011111";
when"0111"=>q<="1110000";
when"1000"=>q<="1111111";
when"1001"=>q<="1110011";
when others=>q<="0000000";
end case;
end process;
```

# 仿真图如下:

O ps	1.0	s 2.0	)s 3.(	)s 4.1	)s 5.	) s 6.1	ps 7.0	) s 8.1	Ps 9.0	) s 10.	0 s 11.	0 s 12.	0 s 13.	0 s 14.0
15.65 ns														
į.														
00	X	01	(02)	03	04	05	06	07	10	11	12	13	14	15
7E	×	30	( 6D )	79	33	5B	( 5F	70	7F	73	(	io .	K	00