



北京邮电大学

Beijing University of Posts and Telecommunications



北京邮电大学

Beijing University of Posts and Telecommunications

计算机组成原理课程设计

---基于CPLD(FPGA)的硬布线控制器设计与实现

计算机学院（国家示范性软件学院）实验中心

杨秦 youngq@bupt.edu.cn

时间：2025年6月



目录

Contents

- 1 课程概述
- 2 课程设计任务
- 3 可选平台及其特性对比
- 4 教学安排与验收
- 5 设计思路与技术要点
- 6 Verilog工程应用技巧与规范
- 7 附录：平台资源与参考资料



课程概述

课程设计性质：通过本课程的学习，学生能够将“计算机组成原理”的理论知识与实际应用相结合，利用硬件描述语言（如Verilog或VHDL）和EDA工具，设计和实现一个CPU控制器或完整的计算机系统，可支持测试程序运行。

学习目标：掌握VHDL/Verilog编程、硬件调试与复杂数字系统设计方法，培养学生的科学研究和工程实践能力，加深对CPU各模块工作原理及相互联系，清晰建立计算机的整机概念。

课程重点：团队分工与合作、工程项目开发流程、解决复杂的工程问题的能力



基础型题目：基于Altera CPM7128 (XILINX Spartan-6) 的硬连线控制器设计

设计任务：

按照给定数据格式、指令系统和数据通路，根据所提供的器件要求，以 Verilog 设计实现基于硬布线控制器的顺序模型处理器。

基本功能：

根据设计方案，在实验平台上进行组装、调试并运行成功

附加功能： a.在原指令基础上要求扩指功能至少3条
b.修改PC指针功能（指针任意执行功能）



拓展题目一：基于Altera CPM7128 (XILINX Spartan-6) 的流水硬连线控制器设计

实现难点：硬件平台实现流水型控制器，由于存在冒险问题，执行测试程序时也许会发生吞指令现象，观察与分析问题，找到解决方案。

拓展题目二：在必选题目基础上，设计实现带有中断功能的硬布线控制器

设计实现难点：EPM7128 芯片中没有接入 LIAR和 IABUS信号，无法以IAR寄存器实现中断现场保存及返回。



基于自主学习的探究型题目

课程目标：综合运用所学的计算机组成原理的知识和技能，设计并实现一个具有创新性的计算机部件或系统，展示团队的创新能力和创造力。

项目内容：根据项目团队的兴趣和能力，自选一个与计算机组成原理相关的创新主题，如设计一个支持浮点数运算的ALU；设计一个支持流水线的RISC-V/ARMv8/MIPS处理器；设计一个基于FPGA的计算机系统等。

设计要求：完成创新实验的设计、实现和测试，撰写课程设计报告，进行项目展示与验收答辩。



CPLD与FPGA

复杂可编程逻辑器件（CPLD）

- 可编程逻辑宏单元与互联矩阵组成的PLD
- 内部逻辑宏单元和互连矩阵组成粗粒度结构，触发器有限而乘积项丰富
- 可以进行程序性的规划、刻录
- 适用于中等规模的数字电路，具有速度快、时序确定、保密性好等优点，但有功耗高、集成度低、资源利用率低等缺点。



现场可编程逻辑阵列（FPGA）：

- 大量的可编程逻辑单元和可编程互连结构组成的PLD
- 内部逻辑功能块和互联组成细粒度结构，触发器丰富
- 可以通过软件进行配置和修改
- 适用于大规模的数字电路，具有灵活性高、资源利用率高、可重复使用等优点，但有速度慢、时序不可测、保密性差等缺点。



可选平台



- **TEC-8**计算机硬件综合实验系统，搭载ALTERA EPM7128,开发平台quartus。
- **EPM7128SLC84-15**是一种复杂可编程逻辑器件（CPLD），属于Altera公司的MAX 7000S系列。它的封装为PLCC，芯片制程是0.5微米，采用CMOS工艺。CMOS门电路由P型与N型MOS管构成。它的晶体管数量是2500个，可以实现128个逻辑宏单元和68个输入/输出端。





TECPLUS计算机硬件综合实验系统，开发平台ISE14.7
XILINX Spartan-6 XC6SLX9-2FTG256 是一款可编程逻辑
FPGA。


1. 芯片制程：采用45纳米（0.045微米）的低功耗铜工艺。
2. 芯片规模： 逻辑单元数：9,152个，内存容量：576 Kb，
DSP切片数：16个，最大I/O数200个。







Minisys实验板是一个以**Xilinx Artix-7TM**系列FPGA（XC7A100TFGG484C-1）为主芯片实验平台。开发平台**VIVADO**。

- 器件系列：Artix-7
- 逻辑单元/配置逻辑块数：101,440
- 总RAM位数：4,976,640
- I/O引脚数：285
- 应用领域：适用于各类成本和功耗敏感型应用，包括软件定义无线电、机器视觉照相以及低端无线回传等。





可选平台




Xilinx EGO1和**NEXYS 4**是搭载Artix-7系列FPGA芯片的平台，提供了丰富的拨码开关与LED，外设功能部份有音频、蓝牙、XADC/ DAC、SRAM等功能。

开发平台**VIVADO**



- ✓ **FS-STM4 ARM**是华清远见研发中心研发的基于ARM Cortex-M4的开发平台。
- ✓ 意法半导体公司的STM32F407IGT6是一款高性能32位处理器，该处理器基于ARM V7的Cortex-M4F内核，主频可达168MHz，可达到210DMIPS的处理能力，内含1MB的FLASH和196KB的SRAM，使用的LQFP144封装形式。
- ✓ **RealView MDK** 是ARM 公司最先推出的基于微控制器的专业嵌入式开发工具。





课程设计教学安排

- 按照课程设计任务，选课同学按4人分组，确定组长，建立好小组成员讨论联系方式，并在课程云平台里做好登记。
- 各组讨论选择好设计题目，做好资料下载与平台安装，组内做好任务分工。
- 各小组记录调试日志。（设计思路，进程表，故障及解决方案等，记载小组成员讨论问题情况）。
- 实验室选定时间全开放，课程设计负责老师集中答疑，课程设有中期检查与结题验收答辩两个环节。
- 按照要求写好课程设计报告。



课程考察重点

- **系统完整性：**

正确利用所选硬件平台的资源实现核心功能；用Verilog语言所设计的CPU控制器或完整的计算机系统，能执行预设ISA；系统ISA设计支持基础指令（算术/访存/分支）；测试用例的完备性，硬件验证的正确性。

- **系统创新性：**

在Verilog代码实现、时序控制、系统冲突与冒险行为的分析与规避、异常处理、架构扩展等关键设计决策的创新点。

- **团队合作：**

采取良好的团队分工协作模式，充分发挥各组员特长，互相支撑共同协作，更好更高效地完成课题。



课程设计验收要求

- 设计验收答辩在设计调试完成后的工程项目验收环节，以预约方式集中进行。
- 各组同学先完成基于VHDL或Verilog的工程设计、编译、仿真、调试。
- 验收时小组成员必须到齐，验收前出示调试日志与成员分工与贡献度表。
 - 小组向评审小组演示系统功能和运行状态。
 - 各成员分别讲解自己负责的模块。
 - 教师提问环节，评估理解深度和工程能力。



成绩给定标准

- 每人所承担的工作量及完成情况（结合日志与贡献度）
- 系统演示及验收答辩情况。
- 个人负责设计部分的完成情况及解决问题的能力。
- 整体设计是否完成基本以及附加功能要求、能否最大限度的利用硬件资源完成设计、团队分工情况、演示答辩效果、报告撰写能力等综合考虑。
- 若发现组间（代码 报告）抄袭现象严重者，取消成绩。



课程设计报告要求

- ◆ 每个小组撰写并提交一份详细的课程设计报告。
- ◆ 每个小组同时提交以班级组号为名的两份电子文件，内容包括：
设计代码文件（压缩包）、课程设计报告电子版（非压缩文档）。
- ◆ 课程设计报告采用学校课程设计统一封面。
- ◆ 课程设计报告采用章节结构，内容包括两个部分：

报告主体：1.课题硬件环境及总体描述。

2.每个课题的需求分析、概要设计、团队分工、设计详解、调试过程中的问题及讨论、设计调试小结等。


报告附件：1.小组各成员的心得总结

2.小组调试日志



拓展平台：自主学习设计实现基于FPGA的CPU设计示例

- ✓ 用minisys平台FPGA芯片设计基于RISC-V的CPU.
- ✓ 解析执行官方指定的30条指令
- ✓ 可以执行内置的指令序列，而且可以执行通过键盘输入的指令序列，执行过程中的信息则通过uart输出到控制台。





硬件描述语言 (HDL) 选择: VHDL或Verilog HDL

VHDL(DARPA美国国防高级计划研究局设计)

优点: 强类型系统, 数据类型严格减少错误; 模块化设计, 可读性高, 代码结构清晰, 便于维护和理解。

缺点: 语法复杂; 应用领域市场占有率低。

适合设计需要强类型系统和多种仿真方法的开发。

Verilog HDL(Gateway Design Automation公司设计)

优点: 语法简洁; 市场占有率高; 灵活性高, 适合硬件实现和电路的合成与优化。

缺点: 弱类型系统, 容易出现类型错误; 模块化支持较弱; 语法简洁, 代码的可读性和维护性低。

适合更侧重于数字电路的行为模拟和硬件实现的开发。




工程类项目开发参考

- ✓ **需求分析：**明确项目的功能需求、性能指标、用户需求和约束条件。
- ✓ **系统设计重点：**制定系统的总体架构和详细设计方案。架构设计：确定系统的模块划分、接口定义和数据流。详细设计：为每个模块编写详细的设计文档，包括算法、数据结构和接口。技术实现重点：根据设计文档进行编码和实现，确保代码的可读性和可维护性。
- ✓ **测试与验证重点：**确保系统的功能和性能符合需求。做好单元测试、集成测试，系统测试，验证其性能和稳定性。



知识衔接与重点解析

- ✓ 整个体系结构的一切均和**权衡**相关。
- ✓ 计算机软硬件的区分：程序员用户可见（可直接操作）：主存储器、程序指针、寄存器；程序员不可见的：为体系结构状态部分，硬件契约。
- ✓ 指令集架构（ISA）与微架构（Microarchitecture）
- ✓ 冯诺依曼结构两大特征：存储指令、顺序指令处理
- ✓ 指令处理引擎由两部分构成：数据路径data path 和控制逻辑control logic







知识衔接与重点解析

名称	助记符	功能	指令格式					
			IR7	IR6	IR5	IR4	IR3 IR2	IR1 IR0
加法	ADD Rd, Rs	$Rd \leftarrow Rd + Rs$	0001				Rd	Rs
减法	SUB Rd, Rs	$Rd \leftarrow Rd - Rs$	0010				Rd	Rs
逻辑与	AND Rd, Rs	$Rd \leftarrow Rd \text{ and } Rs$	0011				Rd	Rs
加 1	INC Rd	$Rd \leftarrow Rd + 1$	0100				Rd	XX
取数	LD Rd, [Rs]	$Rd \leftarrow [Rs]$	0101				Rd	Rs
存数	ST Rs, [Rd]	$Rs \rightarrow [Rd]$	0110				Rd	Rs
C 条件转移	JC addr	如果 C=1, 则 $PC \leftarrow @ + \text{offset}$	0111				offset	
Z 条件转移	JZ addr	如果 Z=1, 则 $PC \leftarrow @ + \text{offset}$	1000				offset	
无条件转移	JMP [Rd]	$PC \leftarrow Rd$	1001				Rd	XX
输出	OUT Rs	$DBUS \leftarrow Rs$	1010				XX	Rs
中断返回	IRET	返回断点	1011				XX	XX
关中断	DI	禁止中断	1100				XX	XX
开中断	EI	允许中断	1101				XX	XX
停机	STP	暂停运行	1110				XX	XX




TEC-PLUS(8)模型机系统框图






知识衔接与重点解析



$$C = f(E_n, I_m, B_j, W_i, T_k)$$


控制器结构图

TEC-8(PLUS)控制器输入输出接口规范






知识衔接与重点解析



基本时序波形




TEC-8\TEC-PLUS 硬布线控制器流程图 (参考1)






TEC-8\TEC-PLUS 硬布线控制器流程图 (参考2)





硬件描述语特点与调试技巧

- ✓ **并行性与硬件特性**: 硬件描述语言的并行性，非特殊语句全并行；设计时要有电路概念。
- ✓ **Case语句与IF语句**: 两种条件分支语句，尽量多用case语句。
- ✓ **多描述确定硬件电路，慎用有限状态机**: 有限状态机为综合工具实现，状态转移复杂不明时易发生不可知错误。
- ✓ **通过 Tools/Netlist Viewers/RTL viewer 查看布线**，优化设计以提高综合布线效率。
- ✓ **硬件描述语言设计性能权衡**: 面积（资源）与速度的权衡，寄存器数量与组合逻辑运算单元数量的考量。



TEC-8平台
EPM7128
硬布线控制器部分引脚

信号	方向	引脚号	信号	方向	引脚号
CLR#	输入	1	MEMW	输出	27
T3	输入	83	STOP	输出	28
SWA	输入	4	LIR	输出	29
SWB	输入	5	LDZ	输出	30
SWC	输入	6	LDC	输出	31
IR4	输入	8	CIN	输出	33
IR5	输入	9	S0	输出	34
IR6	输入	10	S1	输出	35
IR7	输入	11	S2	输出	36
W1	输入	12	S3	输出	37
W2	输入	15	M	输出	39
W3	输入	16	ABUS	输出	40
C	输入	2	SBUS	输出	41
Z	输入	84	MBUS	输出	44
DRW	输出	20	SHORT	输出	45
PCINC	输出	21	LONG	输出	46
LPC	输出	22	SEL0	输出	48
LAR	输出	25	SEL1	输出	49
PCADD	输出	18	SEL2	输出	50
ARINC	输出	24	SEL3	输出	51
SELCTL	输出	52			



附录

信号	方向	引脚号	信号	方向	引脚号
CLR#	输入	F6	C	输入	B5
T ₃	输入	C10	Z	输入	A5
SWA	输入	K11	DRW	输出	A13
SWB	输入	F7	PCINC	输出	T14
SWC	输入	J12	LPC	输出	C5
IR ₄	输入	G12	LAR	输出	E6
IR ₅	输入	E11	PCADD	输出	C11
IR ₆	输入	J11	ARINC	输出	P15
IR ₇	输入	E12	SELCTL	输出	B10
W ₁	输入	F9	MEMW	输出	C8
W ₂	输入	K12	STOP	输出	C9
W ₃	输入	N5	LIR	输出	D8
LDZ	输出	R16	SBUS	输出	A8
LDC	输出	E3	MBUS	输出	A14
CIN	输出	R15	SHORT	输出	A6
S ₀	输出	R14	LONG	输出	B6
S ₁	输出	H11	SELO	输出	C6
S ₂	输出	T15	SEL1	输出	A11
S ₃	输出	C13	SEL2	输出	C7
M	输出	A7	SEL3	输出	A12
ABUS	输出	B8			

TEC-PLUS硬连线控制器部分引脚定义



参考资料：

- 《数字逻辑与数字系统(第七版)》--白中英等，科学出版社
- 《数字逻辑与数字系统解题库实验指导》--白中英 杨春武 主编，科学出版社
- 《TEC-8计算机组成和数字逻辑实验系统实验指导书》--清华大学科教仪器厂
- 《TEC-PLUS计算机组成原理实验指导书》--清华大学科教仪器厂
- 课程QQ群：984516295，各平台相关资料见群内分享



北京邮电大学

Beijing University of Posts and Telecommunications

谢谢！

