

課題 1

祝心磊

10/16 2025

1 HDL

1.1 Not

```
1 CHIP Not {  
2     IN a,b;  
3     OUT out;  
4     PARTS:  
5     Nand(a=a,b=a,out=out);  
6 }
```

1.2 And

```
1 CHIP And {  
2     IN a, b;  
3     OUT out;  
4     PARTS:  
5     Nand(a=b, b=a, out=w1);  
6     Not(in=w1, out=out);  
7 }
```

1.3 Or

```
1 CHIP Or {  
2     IN a, b;  
3     OUT out;  
4     PARTS:  
5     Not(in=a,out=nota);  
6     Not(in=b,out=notb);  
7     And(a=nota,b=notb,out=nand);  
8     Not(in=nand,out=out);  
9 }  
10
```

1.4 Xor

```
1 CHIP Xor {
2     IN a, b;
3     OUT out;
4     PARTS:
5     Not(in=a,out=nota);
6     Not(in=b,out=notb);
7     And(a=a,b=notb,out=w1);
8     And(a=nota,b=b,out=w2);
9     Or(a=w1,b=w2,out=out);
10 }
```

1.5 Multiplexor

```
1 CHIP Mux {
2     IN a, b, sel;
3     OUT out;
4     PARTS:
5     Not(in=sel,out=notsel);
6     And(a=notsel,b=a,out=w1);
7     And(a=sel,b=b,out=w2);
8     Or(a=w1,b=w2,out=out);
9 }
```

1.6 Demultiplexor

```
1 CHIP DMux {
2     IN in, sel;
3     OUT a, b;
4     PARTS:
5     Not(in=sel,out=notsel);
6     And(a=notsel,b=in,out=a);
7     And(a=sel,b=in,out=b);
8 }
```

1.7 複数ビット

1.7.1 Not16

```
1 CHIP Not16 {
2     IN in[16];
3     OUT out[16];
4     PARTS:
5     Not(in=in[0],out=out[0]);
6     Not(in=in[1],out=out[1]);
7     Not(in=in[2],out=out[2]);
8     Not(in=in[3],out=out[3]);
9     Not(in=in[4],out=out[4]);
```

```

10     Not(in=in[5], out=out[5]);
11     Not(in=in[6], out=out[6]);
12     Not(in=in[7], out=out[7]);
13     Not(in=in[8], out=out[8]);
14     Not(in=in[9], out=out[9]);
15     Not(in=in[10], out=out[10]);
16     Not(in=in[11], out=out[11]);
17     Not(in=in[12], out=out[12]);
18     Not(in=in[13], out=out[13]);
19     Not(in=in[14], out=out[14]);
20     Not(in=in[15], out=out[15]);
21 }

```

1.7.2 And16

```

1  CHIP And16 {
2      IN a[16], b[16];
3      OUT out[16];
4
5
6      PARTS:
7          And(a=a[0], b=b[0], out=out[0]);
8          And(a=a[1], b=b[1], out=out[1]);
9          And(a=a[2], b=b[2], out=out[2]);
10         And(a=a[3], b=b[3], out=out[3]);
11         And(a=a[4], b=b[4], out=out[4]);
12         And(a=a[5], b=b[5], out=out[5]);
13         And(a=a[6], b=b[6], out=out[6]);
14         And(a=a[7], b=b[7], out=out[7]);
15         And(a=a[8], b=b[8], out=out[8]);
16         And(a=a[9], b=b[9], out=out[9]);
17         And(a=a[10], b=b[10], out=out[10]);
18         And(a=a[11], b=b[11], out=out[11]);
19         And(a=a[12], b=b[12], out=out[12]);
20         And(a=a[13], b=b[13], out=out[13]);
21         And(a=a[14], b=b[14], out=out[14]);
22         And(a=a[15], b=b[15], out=out[15]);
23     }

```

1.7.3 Or

```

1  CHIP Or16 {
2      IN a[16], b[16];
3      OUT out[16];
4
5      PARTS:
6          Or(a=a[0], b=b[0], out=out[0]);
7          Or(a=a[1], b=b[1], out=out[1]);
8          Or(a=a[2], b=b[2], out=out[2]);
9          Or(a=a[3], b=b[3], out=out[3]);

```

```

10     Or(a=a[4], b=b[4], out=out[4]);
11     Or(a=a[5], b=b[5], out=out[5]);
12     Or(a=a[6], b=b[6], out=out[6]);
13     Or(a=a[7], b=b[7], out=out[7]);
14     Or(a=a[8], b=b[8], out=out[8]);
15     Or(a=a[9], b=b[9], out=out[9]);
16     Or(a=a[10], b=b[10], out=out[10]);
17     Or(a=a[11], b=b[11], out=out[11]);
18     Or(a=a[12], b=b[12], out=out[12]);
19     Or(a=a[13], b=b[13], out=out[13]);
20     Or(a=a[14], b=b[14], out=out[14]);
21     Or(a=a[15], b=b[15], out=out[15]);
22 }

```

1.7.4 Xor

```

1 CHIP Xor16 {
2     IN a[16], b[16];
3     OUT out[16];
4     PARTS:
5     Xor(a=a[0], b=b[0], out=out[0]);
6     Xor(a=a[1], b=b[1], out=out[1]);
7     Xor(a=a[2], b=b[2], out=out[2]);
8     Xor(a=a[3], b=b[3], out=out[3]);
9     Xor(a=a[4], b=b[4], out=out[4]);
10    Xor(a=a[5], b=b[5], out=out[5]);
11    Xor(a=a[6], b=b[6], out=out[6]);
12    Xor(a=a[7], b=b[7], out=out[7]);
13    Xor(a=a[8], b=b[8], out=out[8]);
14    Xor(a=a[9], b=b[9], out=out[9]);
15    Xor(a=a[10], b=b[10], out=out[10]);
16    Xor(a=a[11], b=b[11], out=out[11]);
17    Xor(a=a[12], b=b[12], out=out[12]);
18    Xor(a=a[13], b=b[13], out=out[13]);
19    Xor(a=a[14], b=b[14], out=out[14]);
20    Xor(a=a[15], b=b[15], out=out[15]);
21 }

```

1.7.5 Mux16

```

1 CHIP Mux16 {
2     IN a[16], b[16], sel;
3     OUT out[16];
4
5     PARTS:
6     Mux(a=a[0], b=b[0], sel=sel, out=out[0]);
7     Mux(a=a[1], b=b[1], sel=sel, out=out[1]);
8     Mux(a=a[2], b=b[2], sel=sel, out=out[2]);
9     Mux(a=a[3], b=b[3], sel=sel, out=out[3]);
10    Mux(a=a[4], b=b[4], sel=sel, out=out[4]);

```

```

11     Mux(a=a[5], b=b[5], sel=sel, out=out[5]);
12     Mux(a=a[6], b=b[6], sel=sel, out=out[6]);
13     Mux(a=a[7], b=b[7], sel=sel, out=out[7]);
14     Mux(a=a[8], b=b[8], sel=sel, out=out[8]);
15     Mux(a=a[9], b=b[9], sel=sel, out=out[9]);
16     Mux(a=a[10], b=b[10], sel=sel, out=out[10]);
17     Mux(a=a[11], b=b[11], sel=sel, out=out[11]);
18     Mux(a=a[12], b=b[12], sel=sel, out=out[12]);
19     Mux(a=a[13], b=b[13], sel=sel, out=out[13]);
20     Mux(a=a[14], b=b[14], sel=sel, out=out[14]);
21     Mux(a=a[15], b=b[15], sel=sel, out=out[15]);
22 }

```

2 HDLの実装

2.1 Xor(排他的論理和回路)

入力 a と b が異なるときに出力 out が 1 となる.

$out = (a \wedge \neg b) \vee (\neg a \wedge b)$ というブール式を HDL で表現している。

2.2 Mux(マルチプレクサ)

入力 sel に応じて入力 a または b のどちらかを出力する。

$out = (a \wedge \neg sel) \vee (b \wedge sel)$ というブール式を HDL で表現している。

2.3 DMux(デマルチプレクサ)

入力 sel と in に応じて、 a と b が in または 0 を出力する。

$(a \wedge \neg sel) \vee (b \wedge sel)$ というブール式を HDL で表現している。

3 おまけ

ド・アモブルの法則より、

$$Nand(x, y) = Not(And(x, y)) = And(Not(x), Not(y))$$

$$Nand(x, x) = Not(x) \quad (1)$$

$$Nand((Nand(x, x), Nand(y, y))) = Or(x, y) \quad (2)$$

$$Nand(Nand(x, y), Nand(x, y)) = And(x, y) \quad (3)$$

と示せるので、つまり And, Or, Not は全て $Nand$ によって表されるので、
 $Xor(x, y) = Or(And(x, Not(y)), And(Not(x), y))$ となるので、前で示したことを用いて

$$\begin{aligned}
 Xor(x, y) &= Or(And(x, Not(y)), And(Not(x), y)) \\
 &= Nand((And(x, Not(y)), And(Not(x), y))) \\
 &= Nand((Nand(Nand(x, Nand(y, y))), (Nand(Nand(y, Nand(x, x))))))
 \end{aligned}$$

が、4つの *nand* で実装できないと書きながら気付いた。。。
ここで $(Nand(Nand(x, Nand(y, y)))$ を新たなゲート $Nandthrid(x, y)$ を定義し、
2回呼び出せば、4つの *nand* で *Xor* を実装された。

$$Xor(x, y) = Nand(Nandthrid(x, y), Nandthrid(y, x))$$