

計算機科学概論

第4回

塚田 武志

2025.10.24 千葉大学

今回の目標


時間が進むに伴って変化する値を
扱う方法を学ぶ

順序回路

- 基本概念と具体例
- 実装
- 展望

クロック



時間変化に伴って規則的に変化する信号




順序回路の構成要素は、クロックの合図で同期して動作する

D-フリップフロップ

基本となる順序回路. **クロック立下がり時の値を次の立下がりまで保持**



例：クロック毎に値が反転する回路




レジスタ


1 ビットの情報を保持する記憶素子

- 入力：
 - in データの更新内容
 - load データを更新するか否か
 - clk クロック
- 出力：
 - out 現在のデータ
- clk の立ち上がり時に
 - load = 0 なら，前のクロック周期のときのデータを保持
 - load = 1 なら，保持する値を in の値に更新

レジスタの動作例



レジスタの実装



複数ビットのレジスタ

入力と出力が共に n ビットのレジスタ

- 値の更新を制御する **load** はひとつ

レジスタファイル / メモリ


レジスタを複数まとめたもの

- 操作対象のレジスタを指定する `address` も入力に取る

カウンタ


クロック毎に**保持している値を1つつ増やす**

- 入力 load が 1 のときは入力 in の値に更新



組み合わせ回路と順序回路

すべての順序回路は**組み合わせ回路と D-FF**で作れる



課題 4

締切：2025/11/14 23:59 (JST)

課題 4

bit, register, 様々なサイズの RAM および PC を HDL で実装せよ

- 各ゲートの仕様は，教科書のサポートサイトの web 処理系にある

Bit および ALU の実装について説明せよ

提出するもの

- すべての実装した HDL
- Bit および ~~ALU~~ の実装について説明するレポート

PC と, RAM の仕様

来週の講義もこの課題に取り組みます