

赵家瑜

电子信息工程 | FPGA、嵌入式与通信系统方向

jiayuhere@gmail.com

github.com/jiayu-here

www.jiayuhere.com | 微信: jiayu_here

教育经历

学校

哈尔滨理工大学

专业与学历

电子信息工程 | 本科

时间

2021 - 2025

核心课程

信号与系统、数字电路、模拟电子技术、C语言、单片机

奖项与证书

学校奖学金

在校期间获得学校奖学金。

数学建模二等奖

围绕多个火箭残骸的准确定位完成建模与分析。

大学英语四级

具备技术资料阅读与技术英语知识库积累基础。

组织经历

青年志愿者协会 | 队长

2022.01 - 2023.12

组织活动维护、马拉松流程安排和敬老院志愿服务，积累现场协调、责任分工与团队协作经验。

技术栈

FPGA: Verilog, Quartus, ModelSim, TimeQuest, DDS, QPSK, UART, I2C

嵌入式: C, STM32 HAL, FreeRTOS, PWM, ADC, DMA, 编码器, PID, Flash

通信与 DSP: MATLAB, BER, FFT, 采样、频谱、滤波、特征提取

软件交付: Python, Git, Linux, Docker, SQLite/MySQL, CMake, 技术文档

公开联系方式

本公开版不包含手机号、年龄、性别、期望薪资、求职城市和旧邮箱。

个人概述

电子信息工程专业背景，持续实践通信、数字信号处理、FPGA RTL、STM32/FreeRTOS 与 Python 工具链。项目尽量保留源码、测试、约束、编译证据、脚本、文档和已知限制。

- 将系统拆分为可独立验证的算法、时序、接口和展示模块。
- 使用波形、日志、串口数据、测试脚本和编译报告定位问题。
- 区分仿真、编译、时序与实物验证，不把规划提前写成结果。

代表项目

FPGA QPSK 数字基带链路与可视化系统

Verilog | UART | Python | Cyclone IV E

实现 PRBS7、Gray 映射、离散相位信道、硬判决、BER 统计和 UART/CSV 遥测，并用 Python 显示星座图与 I/Q。

- 解决流水线对齐、有符号位宽和 UART 吞吐量问题。
- ModelSim 与 CSV 链路通过，Quartus 时序检查完成并生成 .sof。

已完成编译与仿真；板级 UART 待实物确认。

FPGA 多功能 DDS 信号发生与测量系统

DDS | I2C | PCF8591 AD/DA | 74HC595

在 Cyclone IV E 上集成四种波形 DDS、ADC/DAC、采样统计和六位数码管显示。

- 实现 32 位相位累加器、256 点查找表、I2C 状态机和指数平均。
- ModelSim 通过，Quartus 完成综合、布局布线、汇编和 TimeQuest。

已完成编译与仿真；模拟接口待板级测量。

STM32F103 FreeRTOS 多模式智能小车

C | FreeRTOS | PID | 编码器 | C8T6/RCT6

构建双轮 PID、里程计、循迹避障、Flash 参数、安全保护和蓝牙命令的多任务固件。

- 七类任务围绕 10 ms 控制周期运行，并加入诊断和看门狗保护。
- 双目标交叉编译、PID 与协议主机测试通过，生成 ELF/HEX/BIN/MAP。

软件构建完成；实车电气、机械与标定待验证。

工程方法

先定义验收结果，再独立验证模块；在每个边界保留证据，并整理源码、约束、脚本、结果和限制，形成可复现的交付。