

阶段一：面向部署的网络—硬件协同刻画

并行扫描定义合法配置域，整合与校验生成阶段二可直接消费的低维搜索清单

A 硬件能力扫描

目标加速器 + capability YAML

I 计算 IP

支持精度 · 算子白名单

a 通道对齐

INT8/FP16 · 强制模式

Q 量化能力

位宽 · 粒度 · 对称性

T 工具链

后端与版本锁定

$H = \langle I, a, Q, T \rangle$

B 计算图依赖分区

待加速网络 + checkpoint

轻量 trace
适配器

稠密通道
耦合核心

DepGraph
依赖分析

分区外：稀疏/数据依赖编码；绕过：通道保持融合 neck

B1 剪枝组

$G = |B1|$

B2 量化单元

完整 B1 组并集

D 路由标注

逐算子可达性

$C = \{B1, B2, D\}$

硬件—网络约束耦合

A $\rightarrow$ B

对齐 $\rightarrow$ 剪枝宽度
量化能力 $\rightarrow$ 位宽/粒度

D 与 B2 双向传播

DLA $\rightarrow$ INT8 / per-tensor
per-channel $\rightarrow$ 禁用 DLA

B $\rightarrow$ A

算子集合 $\rightarrow$ 扫描范围
路由标注 $\rightarrow$ 连续分段

整合层：结构真相 $\rightarrow$ 搜索旋钮

B1

$G = |B1|$ 个剪枝组

B2

完整耦合组并集

D

逐算子路由标注

$K \ll G$ 个 stage 级旋钮

合法位宽 / 粒度

2—4 个连续路由段

剪枝空间压缩

$6^{43} \approx 10^{33}$

$\rightarrow 6^5 \approx 10^4$

基线延迟刻画 λ

CUDA-Event 逐算子计时
按统一层名聚合至搜索旋钮

描述性输入先验 · 非合法性约束

试剪校验 v

$r = 0.5$ 物理通道剪枝

+ 一次前向

fail-fast

分区清单 partition manifest

$\mathcal{M} = \langle H, C, \Theta, \lambda, v \rangle$

Θ ：低维合法搜索空间

阶段二联合搜索输入