

SRAM V_{min} 순·역방향 추정

공정 변동 하의 physics-guided surrogate framework

Gaussian process · Sobol 민감도 · 역방향 공정 사양

[발표자] · [소속]

2026

배경: Vmin 검증은 비용과 사각지대 사이에 끼어 있다

Vmin은 평균이 아니라 **margin 분포의 tail**이 정한다 — 그래서 산포(σ)를 놓치면 안 된다

	Monte Carlo (MC)	PDK corner
장점	통계적으로 빠짐없이 본다	몇 개 corner만 돌리면 되어 빠르다
비용	조건 하나에 수천 번 의 simulation	corner 4개 — 비용이 작다
한계	설계를 바꿀 때마다 다시 돌려야 한다	local mismatch의 산포를 못 본다 → Vmin을 낙관적 으로 잡을 위험

목표: simulation 한 번으로 네 가지 질문에 답한다

① 정확도

이 공정 조건에서
Vmin은?

MC를 다시 돌리지 않고
임의 조건의 Vmin을
mV 수준으로 예측

답하는 도구

GP surrogate

② 커버리지

어느 공정 축이
Vmin을 흔드나?

corner 밖까지
9개 축 전체의 기여를
정량화

답하는 도구

Sobol 민감도

③ 가역성

목표를 맞추려면
무엇을 얼마나?

목표 Vmin에서
공정 허용폭을
거꾸로 계산

답하는 도구

1차원 역해

④ 비용

simulation을
얼마나 줄이나?

학습 budget과
정확도의 교환비를
측정

답하는 도구

budget 절감 실험

구현: Vmin 대신 margin의 평균 μ 와 산포 σ 를 학습한다



왜 Vmin을 바로 맞추지 않나

입력: 9개 공정 축 (3 종류 × 3 위치)

원인 분리 — 중심 이동(μ)과 산포 증가(σ)를 따로 본다

Vth shift (mV)

NMOS 공통 · PG-PD skew · PMOS

안정적인 역해 — yield 식이 VDD에 단조 → 1차원 이분 탐색

local- σ 배율 (mismatch)

NMOS 공통 · PG-PD skew · PMOS


σ 가 정확도를 좌우 — $\log \sigma$ 위 full-ARD kernel

mobility 배율

NMOS 공통 · PG-PD skew · PMOS

학습에 없던 조건에서도 Vmin 오차는 수 mV

① 정확도 — 이 공정 조건에서 Vmin은?



점이 대각선에 붙을수록 정확 · 회색 띠 = ± 10 mV
왼쪽 read (SNM, 125 °C) · 오른쪽 write (V_{trip}, -40 °C)

Hold-out Vmin RMSE

3.98 mV

Read

5.65 mV

Write

미학습 PDK corner 4개 RMSE

8.5 mV

Read

5.8 mV

Write

최악 corner 식별

FSG ✓


Read

SFG ✓

Write

Read margin 분산의 38 % 이상은 corner 축 밖에 있다

② 커버리지 — 어느 공정 축이 Vmin을 흔드나?



0.272 > 0.200

NMOS local mismatch($k\sigma_N$)가 PMOS Vth corner 축($\Delta V_{th,P}$)보다 read 분산에 **더 크게** 기여

$\geq 38\%$


corner 두 축의 합은 **0.61이 상한**
→ 나머지 7개 축이 분산의 **최소 38 %**

→ **DTCO**

corner만 보면 Vmin을 **낙관적**으로 잡는다
개선 우선순위는 **분산 기여 순**

Vmin 목표를 50 mV 낮추려면 무엇을 얼마나 바꿔야 하나

③ 가역성 — 목표 Vmin → 공정 사양



셀 $V_{min} = \max(\text{read}, \text{write})$ · 빨강 점선 = read 경계, 노랑 = write 경계 (0.625 V)

현재 0.625 V → 목표 **0.575 V**: read 한계 FSG가 **+21.1 mV**, write 한계 SFG가 **+18.3 mV** 초과

NMOS local- σ	σ -10.9 % 단일 수단 중 가장 작은 요구
NMOS + PMOS local- σ	각 σ -7.8 % 부담을 두 측에 나눈다
Global Vth corner	PDK offset -47 % corner 폭을 절반 가까이 좁혀야
PMOS local- σ	-30 %에도 부족 이 축만으로는 도달하지 못한다

Vth shift 역복원 RMSE $\Delta V_{th,N}$ **1.46 mV** · $\Delta V_{th,P}$ **1.94 mV** — 질의마다 추가 simulation **0회**

학습 budget을 53배 줄여도 read Vmin 오차는 +3.5 mV

④ 비용 — simulation을 얼마나 줄일 수 있나?

기준 campaign

공정 조건 수	1,700
전압 레벨	5
조건당 MC 표본	5,000
총 MC 표본	4,250만
Read Vmin RMSE	3.98 mV
Write (42.5× 절감)	5.65 mV

53×



read budget 절감

절감 campaign

공정 조건 수	400
전압 레벨	4 (0.8 V 제외)
조건당 MC 표본	500
총 MC 표본	80만
Read Vmin RMSE	7.51 mV (+3.5)
Write (42.5× 절감)	8.46 mV (+2.8)

학습이 끝나면 what-if · 역방향 질의는 추가 MC 0회 — 비용은 한 번만 낸다

정리: simulation campaign 한 번으로 네 질문에 답한다

- hold-out Vmin 오차 **read 3.98 mV · write 5.65 mV**, 미학습 corner에서도 **최악 corner** 일치
 - **local NMOS mismatch**가 PMOS corner 측보다 크고, read 분산의 **38 % 이상이 corner 밖**
 - 목표 Vmin에서 **공정 사양을 역산** — 50 mV 낮추려면 **NMOS local- σ -10.9 %**
 - budget **53배 절감에 +3.5 mV**, 학습 후 질의는 **추가 MC 0회**
-

한계 — margin을 Gaussian으로 가정 (tail 형상 보정은 후속) · 역해는 나머지 측을 고정한 조건부 경계 · 기준값은 silicon이 아닌 HSPICE MC

감사합니다