

Circuito combinacional para analizar:



## EdaPlayGround.com

## Configuración inicial



El resto de los parámetros no se modifican.

- 1.- En primera instancia dejar elegida la opción Open EPWare after run, con el propósito de obtener las formas de onda digitales del circuito de este ejemplo
- 2.- Enseguida conviene bajar los archivos después de la ejecución y guardarlos en una carpeta ad-hoc

Al ejecutar el punto 2 se obtienen dos archivos de nuestro interés inmediato:

```
//design.sv
                                                            //test bench
module analisis(A,B,C,F1,F2);
                                                            module probar circuito;
 input A,B,C;
                                                             reg[2:0]D;
 output F1,F2;
                                                             wire F1,F2;
 wire T1,T2,T3,F2not,E1,E2,E3;
                                                             analisis cto(D[2], D[1], D[0],F1,F2);
 or g1(T1,A,B,C);
                                                             initial
 and g2(T2,A,B,C);
                                                              begin
 and g3(E1,A,B);
                                                              D=3'b000:
 and g4(E2,A,C);
                                                              repeat(7)
 and g5(E3,B,C);
                                                                #10 D=D+1'b1:
 or g6(F2,E1,E2,E3);
                                                              end
 not g7(F2not,F2);
                                                             initial
 and g8(T3,T1,F2not);
                                                              begin
 or g9(F1,T2,T3);
                                                                monitor("ABC = \%b F1 = \%b F2 = \%b", D, F1, F2);
endmodule
                                                                      $dumpfile("dump.vcd");
                                                                      $dumpvars(1);
                                                              end
                                                            endmodule
```

## Resultados del análisis


```
WILE LT'LE'
      analisis cto(D[2], D[1], D[0], F1, F2);
      initial

    Share

    Log

[2023-09-14 21:15:09 UTC] iverilog '-Wall' '-g2012
VCD info: dumpfile dump.vcd opened for output.
ABC = 000 F1 = 0 F2 = 0
ABC = 001 F1 = 1 F2 = 0
ABC = 010 F1 = 1 F2 = 0
ABC = 011 F1 = 0 F2 = 1
ABC = 100 F1 = 1 F2 = 0
ABC = 101 F1 = 0 F2 = 1
ABC = 110 F1 = 0 F2 = 1
ABC = 111 F1 = 1 F2 = 1
Creating result.zip...
  adding: a.out (deflated 68%)
  adding: dump.vcd (deflated 39%)
  adding: testbench.sv (deflated 36%)
  adding: design.sv (deflated 42%)
  adding: run.sh (deflated 34%)
 [2023-09-14 21:15:10 UTC] Waiting for download...
Done
```

## Diagrama de temporización



Brought to you by ADOULOS