# ESERCITAZIONE 1 - SINTESI DI MACCHINE COMBINATORIE

### **ESERCIZIO 1**

Si progetti una macchina M che, data una parola X di 6 bit in ingresso  $(X_5X_4X_3X_2X_1X_0)$ , restituisca una parola Y di 3 bit  $(Y_2Y_1Y_0)$  che rappresenta la codifica binaria del **numero di bit alti in X**.

### **ESERCIZIO 2**

Si derivi la forma minima (SOP) per ciascuna delle variabili in uscita dalla macchina M (considerate <u>separatamente</u> l'una dall'altra) utilizzando lo strumento SIS, e si confronti la soluzione trovata dal tool con quella ricavabile con una procedura esatta manuale (Karnaugh o Mc-Cluskey).

Per una delle uscite si effettui anche il mapping su una delle librerie disponibili in SIS e si commentino i risultati ottenuti in diverse modalità di sintesi.

## **ESERCIZIO 3**

Si calcoli la forma minima della macchina M come rete multi-uscita utilizzando lo strumento SIS e si disegni il grafo corrispondente

### **ESERCIZIO 4**

Si implementi la macchina M, nella forma ottenuta al punto 3, in VHDL seguendo una modalità di descrizione di tipo "data-flow"

### **ESERCIZIO 5**

Si progetti la macchina M per composizione di macchine a partire da blocchi <u>full-adder</u>, e si implementi la soluzione trovata in VHDL

## ESERCIZIO 6

Si progetti una macchina S che, date <u>6 stringhe di 3 bit ciascuna in ingresso (A, B, C, D, E, F)</u>, rappresentanti la codifica binaria di numeri interi positivi, ne calcoli la somma W espressa su 6 bit.

La macchina S deve essere progettata per composizione di macchine utilizzando la macchina M progettata al punto 5) e componenti full-adder, opportunamente collegati.