0.1 Flip-flop D edge-triggered

0.1.1 Traccia

Implementare e simulare un flip-flop D edge-triggered che commuta sul fronte di salita con reset asincrono.

0.1.2 Soluzione

0.1.2.1 Implementazione

Il flip-flop D edge-triggered è stato realizzato tramite implementazione behavioural. Si noti come il process, sensibile solo al cambiamento di CLK e reset, porta il valore di D in Q solamente sul fronte di salita di CLK, descrivendo proprio il comportamento atteso del flip-flop. Nel caso in cui invece il reset venga portato al valore reset_level, il valore di Q viene resettato a prescindere dal comportamento del clock (reset asincrono).

```
architecture behavioural of flipflop_d_risingEdge_asyncReset is
   signal q_temp : STD_LOGIC :=init_value;
   begin
     q <= q_temp;
     ff : process(clk, reset)
     begin
       if ( reset = reset_level ) then
         q_temp <= init_value;</pre>
       elsif ( rising_edge(clk) and (enable = enable_level) ) then
         q_temp <= d;
10
       end if;
11
     end process ff;
12
   end behavioural;
```

Codice Componente 1: Implementazione behavioural di un flip-flop D edge-triggered.

0.1.2.2 Simulazione