## RobertsonMultiplier

Corso di ASE anno 18/19

Gruppo 14 PREVITERA GABRIELE PENNONE MIRKO PENNA SIMONE

# **Contents**

1	Clas	ss Index			1
	1.1	Class List		 	 1
2	File	Index			3
	2.1	File List		 	 3
3	Clas	ss Documentation			5
	3.1	carrySelect_adder Entity Refe	erence	 	 5
	3.2	carrySelect_addSub Entity Re	eference	 	 6
	3.3	carrySelect_cell Entity Refere	nce	 	 6
	3.4	counter_UpN_Re_Sr Entity Re	eference	 	 7
	3.5	flipflop_d_risingEdge_asyncR	leset Entity Reference	 	 8
		3.5.1 Detailed Description		 	 8
		3.5.2 Member Data Docume	entation	 	 8
		3.5.2.1 IEEE		 	 9
		3.5.2.2 STD_LOGI	C_1164	 	 9
	3.6	flipflopmux Entity Reference .		 	 9
		3.6.1 Detailed Description		 	 10
	3.7	full_adder Entity Reference .		 	 10
		3.7.1 Detailed Description		 	 10
		3.7.2 Member Data Docume	entation	 	 10
		3.7.2.1 IEEE		 	 10
		3.7.2.2 STD_LOGI	C_1164	 	 11
	3.8	mux2 1 Entity Reference			11

ii CONTENTS

		3.8.1	Detailed D	escription			 	 	 	 	 11
		3.8.2	Member D	ata Docume	entation .		 	 	 	 	 12
			3.8.2.1	STD_LOGIC	C_1164 .		 	 	 	 	 12
	3.9	overflo	w_checker	Entity Refere	ence		 	 	 	 	 12
		3.9.1	Detailed D	escription			 	 	 	 	 12
		3.9.2	Member D	ata Docume	entation .		 	 	 	 	 13
			3.9.2.1	STD_LOGIC	C_1164 .		 	 	 	 	 13
	3.10	registe	r_d_Re_Ar	Entity Refer	ence		 	 	 	 	 13
		3.10.1	Detailed D	escription			 	 	 	 	 14
		3.10.2	Member D	ata Docume	entation .		 	 	 	 	 14
			3.10.2.1	STD_LOGIC	C_1164 .		 	 	 	 	 14
	3.11	rippleC	arry_adder	Entity Refe	rence		 	 	 	 	 14
		3.11.1	Detailed D	escription			 	 	 	 	 15
		3.11.2	Member D	ata Docume	entation .		 	 	 	 	 15
			3.11.2.1	c_in			 	 	 	 	 15
			3.11.2.2	c_out			 	 	 	 	 15
			3.11.2.3	S			 	 	 	 	 15
			3.11.2.4	STD_LOGIC	C_1164 .		 	 	 	 	 15
			3.11.2.5	width			 	 	 	 	 15
			3.11.2.6	Υ			 	 	 	 	 16
	3.12	roberts	on_control	_unit Entity F	Referenc	е	 	 	 	 	 16
	3.13	roberts	on_multipli	er Entity Ref	erence .		 	 	 	 	 17
	3.14	scan_c	hain Entity	Reference			 	 	 	 	 17
		3.14.1	Detailed D	escription			 	 	 	 	 18
4	File I	Docume	entation								19
7	4.1			vhd File Re	ference						19
	7.1	4.1.1		escription							19
	4.2			ub.vhd File f							19
		4.2.1		escription							20
	4.3			hd File Refe							20
		4.3.1		escription							20
	4.4			_Sr.vhd File							21
		4.4.1		escription							21
	4.5			e Reference							21
		4.5.1		escription							21
	4.6			_unit.vhd File							22
		4.6.1		escription							22
	4.7			er.vhd File F							22
		4.7.1		Description							22
	4.8			le Reference							23
		4.8.1		escription							23
			20tanoa E	- Coorphon			 	 	 	 	 _0
Ind	lex										25

# **Chapter 1**

# **Class Index**

## 1.1 Class List

Here are the classes, structs, unions and interfaces with brief descriptions:

entity carrySelect_adder	5
entity carrySelect_addSub	6
entity carrySelect_cell	6
entity counter_UpN_Re_Sr	7
entity flipflop_d_risingEdge_asyncReset	
Flipflop_d_risingEdge_asyncReset implementa un flipflop di tipo d che commuta sul fronte di	
salita, con segnale di enable e reset asincrono	8
entity flipflopmux	9
entity full_adder	10
entity mux2_1	
Definisco il componente e la sua interfaccia	11
entity overflow_checker	12
entity register_d_Re_Ar	
Registro di diensione "width" che prende in ingresso un dato D e lo memorizza	13
entity rippleCarry_adder	14
entity robertson_control_unit	16
entity robertson_multiplier	17
entity scan chain	17

2 Class Index

# Chapter 2

# File Index

## 2.1 File List

Here is a list of all documented files with brief descriptions:

carrySelect_adder.vhd	
Sommatore Carry Select	19
carrySelect_addSub.vhd	
Sommatore Carry Select in grado di effettuare anche l'operazione di sottrazione	19
carrySelect_cell.vhd	
Singolo blocco di un sommatore carry Select	20
counter_UpN_Re_Sr.vhd	
Contatore modulo N	21
flipflopmux.vhd	
Flip flop D con multiplexer	21
robertson_control_unit.vhd	
Unità di controllo del moltiplicatore di Robertson	22
robertson_multiplier.vhd	
Moltiplicatore di Robertson che implementa l'algoritmo di Robertson	22
scan_chain.vhd	
Registro di n flip flop D multiplexati	23

File Index

## **Chapter 3**

## **Class Documentation**

## 3.1 carrySelect\_adder Entity Reference

#### Libraries

• IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

M NATURAL:= 4

M parallelismo dei ripplecarry adder.

P NATURAL:= 2

P parallelismo delle celle dell carry select Come metto M e P, marco e co fanno la stima dei tempi e mettono solo (M\*P) da cui ricavano poi M e P io direi di fare una versione con M e P espliciti e una versione come l'hanno fatta loro, ma su quella.

#### **Ports**

```
    A in STD_LOGIC_VECTOR(((M *P)-1)downto 0)
        input addendo
    B in STD_LOGIC_VECTOR(((M *P)-1)downto 0)
        input addendo
    c_in in STD_LOGIC
        input carry in ingresso
    S out STD_LOGIC_VECTOR(((M *P)-1)downto 0)
        output somma
    c_out out STD_LOGIC
```

The documentation for this class was generated from the following file:

carrySelect\_adder.vhd

output carry in uscita

## 3.2 carrySelect\_addSub Entity Reference

#### Libraries

IEEE

#### **Use Clauses**

- STD\_LOGIC\_1164
- · math real
- · numeric\_std

#### Generics

- M NATURAL:= 4
- P NATURAL:= 2

P parallelismo delle celle dell carry select Come metto M e P, marco e co fanno la stima dei tempi e mettono solo width da cui ricavano poi M e P io direi di fare una versione con M e P espliciti e una versione come l'hanno fatta loro, ma su quella.

#### **Ports**

```
    A in STD_LOGIC_VECTOR(((M*P)-1)downto 0)
        input addendo
    B in STD_LOGIC_VECTOR(((M*P)-1)downto 0)
        input addendo
    subtract in STD_LOGIC
    S out STD_LOGIC_VECTOR(((M*P)-1)downto 0)
        output somma
    overflow out STD_LOGIC
    c_out out STD_LOGIC
        output carry in uscita
```

The documentation for this class was generated from the following file:

• carrySelect\_addSub.vhd

## 3.3 carrySelect\_cell Entity Reference

#### Libraries

IEEE

### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

• width NATURAL:= 4

#### **Ports**

```
• A in STD_LOGIC_VECTOR((width- 1 )downto 0 )
```

- B in STD\_LOGIC\_VECTOR((width- 1 )downto 0 )
- · c in in STD LOGIC
- S out STD\_LOGIC\_VECTOR((width- 1 )downto 0)
- c\_out out STD\_LOGIC

The documentation for this class was generated from the following file:

· carrySelect\_cell.vhd

## 3.4 counter\_UpN\_Re\_Sr Entity Reference

#### Libraries

IEEE

#### **Use Clauses**

- STD\_LOGIC\_1164
- numeric\_std
- math\_real

#### Generics

```
n NATURAL:= 2
```

• enable\_level STD\_LOGIC:=' 1 '

#### **Ports**

enable in STD\_LOGIC

enable input

reset\_n in STD\_LOGIC

reset input

clock in STD\_LOGIC

clock input

count\_hit out STD\_LOGIC

count\_hit output

COUNTS out STD\_LOGIC\_VECTOR((integer(ceil(log2(real(n))))- 1 )downto 0 )
 COUNT output.

The documentation for this class was generated from the following file:

counter\_UpN\_Re\_Sr.vhd

## 3.5 flipflop\_d\_risingEdge\_asyncReset Entity Reference

flipflop\_d\_risingEdge\_asyncReset implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable e reset asincrono.

#### Libraries

• IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

```
    init_value STD_LOGIC:=' 0 '
        definisce il livello iniziale del flipflop
```

reset\_level STD\_LOGIC:=' 0 '

definisce il livello reset

enable\_level STD\_LOGIC:=' 1 '

definisce il livello enable

#### **Ports**

· clock in STD\_LOGIC

flipflop\_d\_risingEdge\_asyncReset input : segnale di clock per sincronizzare

• enable in STD\_LOGIC

flipflop\_d\_risingEdge\_asyncReset input : segnale enable

reset in STD\_LOGIC

flipflop\_d\_risingEdge\_asyncReset input : segnale reset

• d in STD\_LOGIC

flipflop\_d\_risingEdge\_asyncReset input: input data

• q out STD\_LOGIC

flipflop\_d\_risingEdge\_asyncReset output : output data

## 3.5.1 Detailed Description

flipflop\_d\_risingEdge\_asyncReset implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable e reset asincrono.

#### 3.5.2 Member Data Documentation

```
3.5.2.1 IEEE

IEEE [Library]

FEDERICO II, CORSO DI ASE 18/19, Gruppo 14 –

3.5.2.2 STD_LOGIC_1164

STD_LOGIC_1164 [Package]
```

The documentation for this class was generated from the following file:

last changes: <14/11/2018><13/11/2018><log> create

• flipflop\_d\_risingEdge\_asyncReset.vhd

## 3.6 flipflopmux Entity Reference

#### Libraries

IEEE

architecture behavioural end

#### **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

clock in STD\_LOGIC

• en in STD\_LOGIC

enable

clock

reset\_n in STD\_LOGIC

reset

• scan\_en in STD\_LOGIC

segnale di selezione del multiplexer per modalità (0 = normale, 1 = controllo)

• d in STD\_LOGIC

ingresso del flipflop in modalità normale

scan\_in in STD\_LOGIC

ingresso del flipflop in modalità controllo

• q out STD\_LOGIC

uscita del flipflop

#### 3.6.1 Detailed Description

flipflopmux è un flip flop D con multiplexer: scan\_en è il segnale di controllo del multiplexer, se scan\_en = 0 l'ingresso è d, se scan\_en = 1 l'ingresso è scan\_in.

The documentation for this class was generated from the following file:

· flipflopmux.vhd

## 3.7 full\_adder Entity Reference

#### Libraries

• IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

X in STD\_LOGIC

full\_adder input : addendo

Y in STD\_LOGIC

full\_adder input : addendo

• C\_IN in STD\_LOGIC

full\_adder input : carry in ingresso

S out STD\_LOGIC

full\_adder output : somma

C\_OUT out STD\_LOGIC

full\_adder output : carry

#### 3.7.1 Detailed Description

Descrizione Somma i 3 bit in ingresso (2 addendi e 1 carry in ingresso). In uscita abbiamo il risultato della somma sul bit S e il riporto sul bit C.

#### 3.7.2 Member Data Documentation

#### 3.7.2.1 IEEE

IEEE [Library]

FEDERICO II, CORSO DI ASE 18/19, Gruppo 14 -

#### 3.7.2.2 STD\_LOGIC\_1164

```
STD_LOGIC_1164 [Package]
```

last changes: <11/11/2018><15/10/2018><log> Aggiunta doc doxygen

The documentation for this class was generated from the following file:

• full\_adder.vhd

## 3.8 mux2\_1 Entity Reference

definisco il componente e la sua interfaccia

#### Libraries

IEEE

architecture dataflow of full\_adder end

#### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

width natural:= 1

parallelismo dell' I/O del multiplexer

#### **Ports**

```
    SEL in STD_LOGIC
```

```
mux2_1 input: selezione
```

A in STD\_LOGIC\_VECTOR((width - 1))downto 0)

mux2\_1 input: A

• B in STD\_LOGIC\_VECTOR((width - 1 )downto 0 )

mux2 1 input: B

• X out STD\_LOGIC\_VECTOR((width - 1 )downto 0)

mux2\_1 output: X

#### 3.8.1 Detailed Description

definisco il componente e la sua interfaccia

Descrizione Quando l'ingresso SEL è basso, l'uscita assume il valore del segnale A, altrimenti quando il segnale SEL è alto l'uscita assume il valore del segnale B.

#### 3.8.2 Member Data Documentation

#### 3.8.2.1 STD\_LOGIC\_1164

```
STD_LOGIC_1164 [Package]
```

last changes: <14/11/2018> <13/11/2018> <log> create

The documentation for this class was generated from the following file:

mux2\_1.vhd

### 3.9 overflow\_checker Entity Reference

#### Libraries

IEEE

architecture dataflow of mux2\_1 end

#### **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

· a in STD LOGIC

bit più significativo (segno) di A

b in STD\_LOGIC

bit più significativo (segno) di B

· subtract in STD LOGIC

bit di operazione: 1 se sottrazione, 0 se addizione

• s in STD\_LOGIC

bit più significativo (segno) di S

overflow out STD\_LOGIC

bit alto se ho una condizione di overflow

#### 3.9.1 Detailed Description

Descrizione La macchina controlla se vi è overflow nel risultato confrontando le cifre più significative (segno) dei due operandi e del risultato con subtract. Ho overflow in caso di:

- · somma di due positivi con risultato negativo
- · somma di due negativi con risultato positivo
- · differenza di positivo e negativo con risultato negativo
- · differenza di negativo e positivo con risultato positivo

#### 3.9.2 Member Data Documentation

```
3.9.2.1 STD_LOGIC_1164

STD_LOGIC_1164 [Package]

last changes: <11/11/2018> <15/10/2018> <log> Aggiunta doc doxygen
```

The documentation for this class was generated from the following file:

overflow\_checker.vhd

## 3.10 register\_d\_Re\_Ar Entity Reference

Registro di diensione "width" che prende in ingresso un dato D e lo memorizza.

#### Libraries

IEEE

architecture behavioural of overflow\_checker end

#### **Use Clauses**

• STD LOGIC 1164

#### Generics

```
    width NATURAL:= 8
        definisce il parallelismo del registro
    reset_level STD_LOGIC:=' 0'
        definisce il livello reset
    enable_level STD_LOGIC:=' 1'
        definisce il livello enable</pr>
```

#### **Ports**

```
    clock in STD_LOGIC
        register_d_Re_Ar input : segnale di clock per sincronizzare
    enable in STD_LOGIC
        register_d_Re_Ar input : segnale enable
    reset in STD_LOGIC
        register_d_Re_Ar input : segnale reset
    d in STD_LOGIC_VECTOR(width - 1 downto 0)
        register_d_Re_Ar input : inpput data
    q out STD_LOGIC_VECTOR(width - 1 downto 0)
        register_d_Re_Ar input : output data
```

#### 3.10.1 Detailed Description

Registro di diensione "width" che prende in ingresso un dato D e lo memorizza.

#### 3.10.2 Member Data Documentation

```
3.10.2.1 STD_LOGIC_1164
```

```
STD_LOGIC_1164 [Package]
```

```
last changes: <16/11/2018><16/11/2018><log> create
```

The documentation for this class was generated from the following file:

```
• register_d_Re_Ar.vhd
```

## 3.11 rippleCarry\_adder Entity Reference

#### Libraries

• IEEE

architecture behavioral of register\_d\_Re\_Ar end

#### **Use Clauses**

• STD\_LOGIC\_1164

### Generics

• width NATURAL:= 8

#### **Ports**

- X in STD\_LOGIC\_VECTOR(width 1 downto 0)
- Y in STD\_LOGIC\_VECTOR(width 1 downto 0)
- c\_in in STD\_LOGIC
- S out STD\_LOGIC\_VECTOR(width 1 downto 0)
- c\_out out STD\_LOGIC

rippleCarry\_adder output: carry

#### 3.11.1 Detailed Description

Descrizione Somma le 2 stringe di bit in ingresso (2 addendi) e 1 bit (carry in ingresso). Caratterizzato da una serie di full\_adder in cascata che propagano il riporto.

In uscita abbiamo il risultato della somma sul bit S e il riporto sul bit C.

#### 3.11.2 Member Data Documentation

```
3.11.2.1 c_in
c_in in STD_LOGIC
rippleCarry_adder input: addendo
3.11.2.2 c_out
c_out out STD_LOGIC [Port]
rippleCarry_adder output: carry
rippleCarry_adder output: somma
3.11.2.3 S
S out STD_LOGIC_VECTOR(width - 1 downto 0 )  [Port]
rippleCarry_adder input : carry in ingresso
3.11.2.4 STD_LOGIC_1164
STD_LOGIC_1164 [Package]
last changes: <11/11/2018> <15/10/2018> <log> Aggiunta doc doxygen
3.11.2.5 width
width NATURAL:= 8
                       [Generic]
usato per definire il parallelismo del rippleCarry_adder
```

#### 3.11.2.6 Y

```
Y in STD_LOGIC_VECTOR(width - 1 downto 0 ) [Port]
```

rippleCarry\_adder input: addendo

The documentation for this class was generated from the following file:

rippleCarry\_adder.vhd

### 3.12 robertson\_control\_unit Entity Reference

#### Libraries

• IEEE

#### **Use Clauses**

- STD\_LOGIC\_1164
- · numeric std
- math\_real

#### Generics

N NATURAL:= 8

parallelismo di X

#### **Ports**

- clock in STD\_LOGIC
- start in STD\_LOGIC
- reset\_n in STD\_LOGIC
- · current\_multiplicand in STD\_LOGIC

moltiplicando corrente

counter\_hit in STD\_LOGIC

segnala la fine della moltiplicazione

- stop out STD\_LOGIC
- · en\_a out STD\_LOGIC

se scan\_en =1 la scan chain funziona come shifter register

- en\_q out STD\_LOGIC
- en\_m out STD\_LOGIC
- shift out STD\_LOGIC
- subtract out STD\_LOGIC
- count\_up out STD\_LOGIC
- sel out STD\_LOGIC

sel pilota il secondo input dell'adder 0 in input è Y 1 sono tutti 0

- · reset a out STD\_LOGIC
- reset\_count out STD\_LOGIC

reset il conteggio

The documentation for this class was generated from the following files:

- robertson\_control\_unit.vhd
- robertson\_control\_unit\_old.vhd

## 3.13 robertson\_multiplier Entity Reference

#### Libraries

• IEEE

#### **Use Clauses**

- STD\_LOGIC\_1164
- numeric\_std
- math\_real

#### Generics

• N INTEGER:= 8

#### **Ports**

- X in STD\_LOGIC\_VECTOR(N- 1 downto 0)
- Y in STD\_LOGIC\_VECTOR(N- 1 downto 0)
- · start in STD LOGIC
- clock in STD\_LOGIC
- reset\_n in STD\_LOGIC
- stop out STD\_LOGIC
- Z out STD\_LOGIC\_VECTOR(( 2 \*N)- 1 downto 0 )

The documentation for this class was generated from the following file:

· robertson\_multiplier.vhd

## 3.14 scan\_chain Entity Reference

#### Libraries

• IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

```
    width integer:= 8
        dimensione del registro
    shift_direction std_logic:=' 1 '
```

shift a sinistra

#### **Ports**

clock in STD\_LOGIC

segnale clock di tempificazione

• en in STD\_LOGIC

segnale di abilitazione 1-attivo

reset\_n in STD\_LOGIC

segnale di reset 0-attivo

scan\_en in STD\_LOGIC

segnale di selezione modalità (0 = normale, 1 = controllo)

• scan\_in in STD\_LOGIC

primo valore scan-in

d\_reg in STD\_LOGIC\_VECTOR(width - 1 downto 0)

valore in ingresso nel registro

scan\_out out STD\_LOGIC

ultimo valore scan-out

q\_reg out STD\_LOGIC\_VECTOR(width - 1 downto 0)

valore in uscita del registro

#### 3.14.1 Detailed Description

Scan chain è un registro di width flipflop D multiplexati. Quando scan\_en = 0, il componente si comporta come un normale registro. Quando scan\_en = 1, diventa uno shift register che shifta ad ogni colpo di clock. La direzione dello shift è regolata dal generic shift\_direction (0 = right, 1 = left)

The documentation for this class was generated from the following file:

• scan\_chain.vhd

# **Chapter 4**

# **File Documentation**

4.1	carrySelect_adder.vnd File Reference
Somm	natore Carry Select.
Entitio	es
•	carrySelect_adder entity
4.1.1	Detailed Description
Somm	natore Carry Select.
Author	Gabriele Previtera, Mirko Pennone, Simone Penna
Date	04/03/2019
Version	n 0.2

## 4.2 carrySelect\_addSub.vhd File Reference

**Dependencies:** Nothings

Sommatore Carry Select in grado di effettuare anche l'operazione di sottrazione.

20 File Documentation

#### **Entities**

· carrySelect\_addSub entity

### 4.2.1 Detailed Description

Sommatore Carry Select in grado di effettuare anche l'operazione di sottrazione.

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

Nothings

## 4.3 carrySelect\_cell.vhd File Reference

Singolo blocco di un sommatore carry Select.

#### **Entities**

carrySelect\_cell entity

#### 4.3.1 Detailed Description

Singolo blocco di un sommatore carry Select.

Author

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

## 4.4 counter\_UpN\_Re\_Sr.vhd File Reference

Contatore modulo N.

#### **Entities**

• counter\_UpN\_Re\_Sr entity

#### 4.4.1 Detailed Description

Contatore modulo N.

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

Nothings

## 4.5 flipflopmux.vhd File Reference

flip flop D con multiplexer

#### **Entities**

· flipflopmux entity

#### 4.5.1 Detailed Description

flip flop D con multiplexer

Author

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

22 File Documentation

## 4.6 robertson\_control\_unit.vhd File Reference

Unità di controllo del moltiplicatore di Robertson.

#### **Entities**

· robertson\_control\_unit entity

#### 4.6.1 Detailed Description

Unità di controllo del moltiplicatore di Robertson.

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

Nothings

## 4.7 robertson\_multiplier.vhd File Reference

Moltiplicatore di Robertson che implementa l'algoritmo di Robertson.

#### **Entities**

· robertson\_multiplier entity

#### 4.7.1 Detailed Description

Moltiplicatore di Robertson che implementa l'algoritmo di Robertson.

Author

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

## 4.8 scan\_chain.vhd File Reference

Registro di n flip flop D multiplexati.

### **Entities**

• scan\_chain entity

## 4.8.1 Detailed Description

Registro di n flip flop D multiplexati.

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

### Dependencies:

24 File Documentation

## Index

c_in
rippleCarry_adder, 15
c_out
rippleCarry_adder, 15 carrySelect_addSub, 6
carrySelect_addSub.vhd, 19
carrySelect_adder, 5
carrySelect_adder.vhd, 19
carrySelect_cell, 6
carrySelect_cell.vhd, 20
counter_UpN_Re_Sr, 7
counter_UpN_Re_Sr.vhd, 21
flipflop_d_risingEdge_asyncReset, 8
IEEE, 8
STD_LOGIC_1164, 9
flipflopmux, 9 flipflopmux.vhd, 21
full adder, 10
IEEE, 10
STD_LOGIC_1164, 10
IEEE
flipflop_d_risingEdge_asyncReset, 8
full_adder, 10
muv2 1 11
mux2_1, 11 STD_LOGIC_1164, 12
overflow_checker, 12
STD_LOGIC_1164, 13
register_d_Re_Ar, 13
STD_LOGIC_1164, 14
STD_LOGIC_1164, 14 rippleCarry_adder, 14
STD_LOGIC_1164, 14 rippleCarry_adder, 14 c_in, 15
STD_LOGIC_1164, 14 rippleCarry_adder, 14 c_in, 15 c_out, 15
STD_LOGIC_1164, 14 rippleCarry_adder, 14 c_in, 15 c_out, 15 S, 15
STD_LOGIC_1164, 14 rippleCarry_adder, 14 c_in, 15 c_out, 15
STD_LOGIC_1164, 14 rippleCarry_adder, 14
STD_LOGIC_1164, 14 rippleCarry_adder, 14     c_in, 15     c_out, 15     S, 15     STD_LOGIC_1164, 15     width, 15     Y, 15 robertson_control_unit, 16
STD_LOGIC_1164, 14 rippleCarry_adder, 14     c_in, 15     c_out, 15     S, 15     STD_LOGIC_1164, 15     width, 15     Y, 15 robertson_control_unit, 16 robertson_control_unit.vhd, 22
STD_LOGIC_1164, 14 rippleCarry_adder, 14     c_in, 15     c_out, 15     S, 15     STD_LOGIC_1164, 15     width, 15     Y, 15 robertson_control_unit, 16 robertson_multiplier, 17
STD_LOGIC_1164, 14 rippleCarry_adder, 14
STD_LOGIC_1164, 14 rippleCarry_adder, 14
STD_LOGIC_1164, 14  rippleCarry_adder, 14  c_in, 15  c_out, 15  S, 15  STD_LOGIC_1164, 15  width, 15  Y, 15  robertson_control_unit, 16  robertson_control_unit.vhd, 22  robertson_multiplier, 17  robertson_multiplier.vhd, 22  S  rippleCarry_adder, 15
STD_LOGIC_1164, 14 rippleCarry_adder, 14

```
mux2_1, 12
overflow_checker, 13
register_d_Re_Ar, 14
rippleCarry_adder, 15
scan_chain, 17
scan_chain.vhd, 23
width
rippleCarry_adder, 15
Y
rippleCarry_adder, 15
```