# Tesina di Architettura dei Sistemi di Elaborazione Gruppo 14

Gabriele Previtera - Mat. M<br/>63/000834 — Mirko Pennone - Mat. M<br/>63/000876 — Simone Penna - Mat. M<br/>63/000858

November 19, 2018

# Contents

1	Sint	tesi di macchine combinatorie	1
	1.1	Traccia	1
	1.2	Soluzione	1
		1.2.1 Esercizio 1	1
		1.2.2 Esercizio 2	1
		1.2.3 Esercizio 3	4
		1.2.4 Esercizio 4	5
		1.2.5 Esercizio 5	5
		1.2.6 Esercizio 6	10

# Chapter 1

## Sintesi di macchine combinatorie

### 1.1 Traccia

Eseguire gli esercizi riportati nel documento fornito.

### 1.2 Soluzione

### 1.2.1 Esercizio 1

Si progetti una macchina M che, data una parola X di 6 bit in ingresso  $(X_5X_4X_3X_2X_1X_0)$ , restituisca una parola Y di 3 bit  $(Y_2Y_1Y_0)$  che rappresenta la codifica binaria del **numero di bit** alti in X.

Utilizzando una rappresentazione 4-2-1 per l'uscita  $\mathbf{Y}$ , si riportano gli ON-SET ottenuti per ogni uscita:

```
\mathbf{Y_2}: ON-SET = {15, 23, 27, 29, 30, 31, 39, 43, 45, 46, 47, 51, 53, 54, 55, 57, 58, 59, 60, 61, 62, 63};
```

 $Y_1$ : ON-SET = {3, 5, 6, 7, 9, 10, 11, 12, 13, 14, 17, 18, 19, 20, 21, 22, 24, 25, 26, 28, 33, 34, 35, 36, 37, 38, 40, 41, 42, 44, 48, 52, 56, 63};

 $\mathbf{Y_0}$ : ON-SET = {1, 2, 4, 7, 8, 11, 13, 14, 16, 19, 21, 22, 25, 26, 28, 31, 32, 35, 37, 38, 41, 42, 44, 47, 49, 50, 52, 55, 56, 59, 61, 62}.

#### 1.2.2 Esercizio 2

Si derivi la forma minima (SOP) per ciascuna delle variabili in uscita dalla macchina M (considerate separatamente l'una dall'altra) utilizzando lo strumento SIS, e si confronti la soluzione trovata dal tool con quella ricavabile con una procedura esatta manuale (Karnaugh o Mc-Cluskey). Per una delle uscite si effettui anche il mapping su una delle librerie disponibili in SIS e si commentino i risultati ottenuti in diverse modalità di sintesi.

Per poter effettuare tale esercizio, rispettando i requisiti forniti, è stato necessario suddividere la descrizione delle tre uscite in di tre file blif separati. Tale operazione si è resa necessaria in quanto il comando simplify di SIS, nel procedere alla minimizzazione di una rete combinatoria,

utilizza anche trasformazioni globali come ad esempio substitute.

Si riportano i risultati ottenuti con lo strumento SIS: si è stampata la funzione non semplificata usando write\_eqn (fig.1.1) e poi si è proceduto alla minimizzazione tramite comando simplify delle uscite separate (fig.1.2).

```
sis> read blif Esercitazionel_2.blif
sis> print_stats
eserciziol_2 pi= 6 po= 3 nodes= 3 latches= 0
lits(sop)= 528
sis> write eqn
INORDER = X5 X4 X3 X2 X1 X0;
OUTORDER = Y5 X4 X3 X2 X1 X0;
OUTORDER = Y2 Y1 Y0;
Y2 = X5*X4*X3*X2*!X1*X0 + X5*X4*X3*!X2*X1*!X0 + X5*X4*!X3*X2*X1*!X0 + X5*X4*X3*X2*X1*X0 + X5*X4*X
```

Figure 1.1: Stampa della funzione non semplificata in SIS.

Tra il comando  $print\_stats$  è possibile osservare come i numero di letterali sia sceso da 132 a 60 per  $Y_2$  e da 204 a 96 per  $Y_1$ . Per quanto riguarda  $Y_0$ , invece, lo strumento SIS non è stato in grado di ridurre il numero di letterali, dunque la funzione è già in forma minima.

Per quanto concerne la procedura di minimizzazione manuale, si è utilizzato il metodo di Mc-Cluskey sulle tre uscite separate. Confrontando le due soluzioni, si è notato che i numeri di letterali ottenuti in entrambi i casi sono coerenti tra loro. Si è inoltre notato come l'uscita  $Y_0$  ancora una volta non sia stata alterata durante il processo di minimizzazione, a differenza delle altre due uscite che risultano notevolmente ridotte in entrambi i casi. Ciò è perfettamente compatibile con il risultato ottenibile attraverso Mc-Cluskey (fig.1.3), dove si nota chiaramente che per l'uscita  $Y_0$  non vengono generati consensi: questo è dovuto al fatto che non ci siano classi adiacenti aventi distanza di Hamming pari a 1, pertanto è impossibile che vengano generati consensi.

Per il mapping tecnologico, si è utilizzata la libreria mcnc.genlib, contenente le caratteristiche di ogni porta in termini di equazioni, area e ritardi. Come riportato in fig.1.4, sono stati effettuati diversi esperimenti variando la funzione di costo rispetto alla quale viene ottimizzata in base alla

```
UC Berkeley, SIS 1.3 (compiled 20-Mar-00 at 1:56 PM)

sis> read blif Esercitazionel_2_Y2.blif

sis> write eqn

INORDER = X5 X4 X3 X2 X1 X0;

OUTORDER = Y2;

Y2 = X3*X2*X1*X0 + X4*X2*X1*X0 + X5*X2*X1*X0 + X4*X3*X1*X0 + X5*X3*X1*X0 + X5*X4*X1*X0 + X4*X3*X2*X1 + X5*X4*X1*X0 + X4*X3*X2*X1 + X5*X3*X2*X1 + X5*X4*X3*X2 ;

sis> read_blif Esercitazionel_2_Y1.blif

sis> simplify

sis> write eqn

INORDER = X5 X4 X3 X2 X1 X0;

OUTORDER = Y1;

Y1 = X5*X4*X3*X2*X1*X0 + X5*X4*1X2*1X1*1X0 + X5*1X3*X2*1X1*1X0 + 1X4*X3*X2*1X1*1

X0 + 1X5*X4*X3*1X2*1X0 + 1X5*X4*1X3*X2*1X1*1X0 + 1X5*1X4*X3*X1*1X0 + 1X5*X4*1X1*1X2*!

X0 + 1X5*X4*X3*1X2*1X1*X0 + 1X5*X4*1X3*X2*1X1*X0 + 1X5*1X4*X3*1X1*X0 + 1X5*X4*1X1*X0 + 1X5*X4*X1*X0 + 1X5*X4*
```

Figure 1.2: Stampa della uscite semplificate separatamente in SIS.




Figure 1.3: Minimizzazione di Y<sub>0</sub> con Mc-Cluskey.

tecnologia scelta per il mapping. Ciò è stato fatto utilizzando l'opzione  $-\mathbf{m}$  del comando  $\mathbf{map}$ : in particolare, con  $-\mathbf{m}$  1 si è preferito ottimizzare il ritardo, con  $-\mathbf{m}$  0 l'area, mentre con  $-\mathbf{m}$  0.5 si è effettuata un mapping più bilanciato.

```
read_library ~/sis-1.3/sis/sis_lib/mcnc.genlib
    before removing serial inverters <<<
                                                     >>> before removing serial inverters <<<
                                                                                                           >>> before removing serial inverters <<<
 of outputs:
                                                     # of outputs:
                                                                                                          # of outputs:
                                                     total gate area:
                                                                                 161.00
                                                                                                                                      223.00
otal gate area:
                                                                                                          total gate area:
                                                                                                                                     (19.10,19.10)
(-15.50,-15.50)
aximum arrival time:
                         (16.41,16.41)
                                                     maximum arrival time:
                                                                                (21.50,21.50)
                                                                                                          maximum arrival time:
                                                                                (-14.30,-14.30)
(-21.50,-21.50)
                            13.21,-13.21)
                                                     maximum po slack:
                                                                                                           maximum po slack:
inimum po slack:
                          (-16.41,-16.41)
                                                     minimum po slack:
                                                                                                          minimum po slack:
                                                                                                                                      (-19.10,-19.10)
total neg slack:
# of failing outputs:
                          (-43.76.-43.76)
                                                     total neg slack:
# of failing outputs:
                                                                                (-53.20.-53.20)
                                                                                                          total neg slack:
# of failing outputs:
                                                                                                                                       -50.10.-50.10)
                                                                                                          >>> before removing parallel inverters <<<
    before removing parallel inverters <<<
                                                         before removing parallel inverters <<
                                                     # of outputs:
otal gate area:
                           196.00
                                                     total gate area:
                                                                                 161.00
                                                                                                          total gate area:
                                                                                                                                       169.00
                                                                                                          maximum arrival time:
maximum po slack:
naximum arrival time: (15.51,15.51)
naximum po slack: (-12.31,-12.31)
ninimum po slack: (-15.51,-15.51)
                                                    maximum arrival time: (21.50,21.50)
maximum po slack: (-14.30,-14.30)
minimum po slack: (-21.50,-21.50)
                                                                                                                                     (17.90,17.90)
(-14.30,-14.30)
(-17.90,-17.90)
                                                                                                          minimum po
                                                                                                                       slack:
 otal neg slack:
                                                     total neg slack:
                                                                                                          total neg slack:
                                                                                                                                       -46.50,-46.50)
 of failing outputs:
                                                     # of failing outputs:
                                                                                                          # of failing outputs:
                                                                                                          # of outputs:
 of outputs:
                                                     # of outputs:
otal gate area:
                                                     total gate area:
                                                                                                          total gate area:
 aximum arrival time:
                          (15.51,15.51)
                                                     maximum arrival time:
                                                                                (21.30,21.30)
                                                                                                           maximum arrival time:
                                                                                                                                     (17.90,17.90)
                                                                                                                                       -14.30,-14.30)
-17.90,-17.90)
aximum po slack:
                            12.31,-12.31)
                                                     maximum po slack:
                                                                                 -14.30,-14.30)
                                                                                                          maximum po slack:
                            15.51,-15.51)
inimum po slack:
                                                     minimum po slack:
                                                                                  -21.30,-21.30
                                                                                                          minimum po slack:
                                                     total neg slack:
# of failing outputs:
total neg slack:
# of failing outputs:
                            41.13.-41.13)
                                                                                  53.00.-53.00)
                                                                                                          total neg slack:
# of failing outputs:
                                                                                                                                        46.50.-46.50
 is> print_map_stats
                                                                                                          sis> print_map_stats
                                                     sis> print_map_stats
otal Area
                               196.00
                                                     Total Area
                                                                                    159.00
                                                                                                           Total Area
                                                                                                                                          169.00
 ate Count
                                                     Gate Count
                                                                                                          Gate Count
                                                                                                                                          58
                                                     Buffer Count
                                                                                                          Buffer Count
uffer Count
 nverter Count
                                                     Inverter Count
                                                                                                           Inverter Count
                                                                                                                                          10
 st Negative Slack
                                                     Most Negative Slack
                                                                                                           Most Negative Slack
                                                                                                                                           46.50
```

Figure 1.4: Mapping tecnologico effettuato tramite libreria *mcnc.genlib* fornendo come parametri di bilanciamento, rispettivamente, 1, 0 e 0.5.

I risultati ottenuti sono perfettamente coerenti con quanto stabilito: nel primo caso, ottimizzando il ritardo, lo slack negativo totale è di -41.13, ma l'area totale risulta essere 196. Nel secondo caso invece, ottimizzando l'area, questa risulta essere scesa a 159, ma lo slack negativo totale raggiunge -53.00. Nel terzo caso infine, dove si è scelta una mediazione tra tempo e area, si è ottenuta una rete la cui area e slack negativo totale si assestano ad un valore "intermedio" rispetto ai due casi precedenti: in particolare, la rete avrà un'area di 169 e uno slack negativo totale pari a -46.50.

#### 1.2.3 Esercizio 3

Si calcoli la forma minima della macchina M come rete multi-uscita utilizzando lo strumento SIS e si disegni il grafo corrispondente.

Per effettuare quest'operazione è stato possibile scegliere tra i diversi algoritmi visti a lezione in grado di minimizzare una funzione a due livelli multiuscita fornendoci una funzione a due livelli o multilivello. Si è deciso di utilizzare lo script rugged.script, in grado di operare sia su funzioni multilivello che a due livelli applicando una serie di trasformazioni prestabilite e fornendo, in uscita, una funzione multilivello che ben si presta alla rappresentazione grafica mediante grafo. In fig.1.5 è possibile osservare il risultato.

Si noti come minimizzando tutte le uscite contemporaneamente, e dunque grazie al riutilizzo di alcuni dei nodi della rete per la realizzazione di più uscite, il numero totale di letterali sia sceso a 59, mentre nel caso della minimizzazione delle uscite separate si erano ottenuti 60, 96 e 192 letterali rispettivamente per  $Y_2$ ,  $Y_1$  e  $Y_0$ .

Il grafo ottenuto da questo risultato è consultabile in fig.1.6.

#### 1.2.4 Esercizio 4

Si implementi la macchina M, nella forma ottenuta al punto 3, in VHDL seguendo una modalità di descrizione di tipo "data-flow".

Di seguito è riportata l'implementazione in VHDL della macchina M. Si noti come, descrivendo la macchina in modalità data-flow, sono stati riportati i nodi forniti da rugged.script come segnali d'appoggio da utilizzare per la realizzazione di  $Y_2$ ,  $Y_1$  e  $Y_0$ . Sono stati inoltre utilizzati dei segnali temporanei d'uscita  $y2\_temp$ ,  $y1\_temp$  e  $y0\_temp$  per permettere la definizione di  $Y_2$  in funzione di  $Y_0$  e di  $Y_1$  in funzione di  $Y_2$ .

Si è poi proceduto alla realizzazione di un testbench per simulare la macchina tramite il tool GHDL. In tale testbench, i sei ingressi vengono portati da 0 ad 1 a distanza di 10 ns da una transizione all'altra. Il risultato è visibile in fig.1.7.

### 1.2.5 Esercizio 5

Si progetti la macchina M per composizione di macchine a partire da blocchi full-adder, e si implementi la soluzione trovata in VHDL.

Ricordando che un full-adder è in grado di sommare 3 bit riportando in uscita il bit meno significativo  $s_i$  e quello più significativo  $r_i$ , possiamo procedere come segue: scomponendo la somma di 6 bit in due somme di 3 bit, effettuabili tramite 2 full-adder, otterremo due somme parziali  $s_0$  e  $s_1$  che andranno a loro volta sommate tra loro per ottenere il bit meno significativo dell'uscita  $y_0$ . Per quanto riguarda i riporti  $r_0$  e  $r_1$ , aventi entrambi peso 1, questi andranno sommati tra loro tenendo anche conto del riporto ottenuto calcolando  $y_0$  (ossia  $r_2$ , di peso 1). Il risultato di questa ultima operazione di somma sarà la cifra di peso 1 ( $y_1$ ) della nostra soluzione, mentre il riporto sarà la cifra di peso 2 ( $y_2$ ). Usando dunque 4 full-adder, lo schema ottenuto è consultabile in fig.1.8.

Per quanto concerne l'implementazione in VHDL, si è dapprima proceduto all'implementazione di un full-adder seguendo una modalità di descrizione di tipo "behavioural".

Dopodiché, utilizzando questi componenti, si è proceduto a costruire la macchina M seguendo una modalità di descrizione di tipo "structural".

Il risultato della simulazione è analogo a quello dell'esercizio 4.

```
sis> write_eqn
INORDER = X5 X4 X3 X2 X1 X0;
OUTORDER = Y2 Y1 Y0;
Y2 = X5*!Y0*[10] + X4*[8]*[9] + X4*[6]*[7] + [7]*[9];
Y1 = X4*![3]*![6]*![10] + X4*![3]*[9]*[10] + !Y2*!Y0*[8] + !Y2*[3]*[6] + !Y2*
[10] + !Y2*[9];
Y0 = ![5]*[6]*![9] + [5]*[9] + [5]*![6];
[3] = X5*!X4 + !X5*X4;
[4] = !X3*![3] + X3*[3];
[5] = !X2*![4] + X2*[4];
[6] = X0 + X1;
[7] = X5*!Y0 + [10];
[8] = X2 + X3;
[9] = X1*X0;
[10] = X3*X2;
eserctzio1_2  pi= 6  po= 3  nodes= 11  latches= 0
lits(sop)= 59
sis>
```

Figure 1.5: Risultato della minimizzazione con rugged.script.




Figure 1.6: Grafo della funzione minimizzata tramite rugged.script.



Figure 1.7: Simulazione della macchina M in gtkwave.

```
architecture Dataflow of M is
 1
 2
         -- definition of nodes and temporary outputs
         [...]
 5
        begin
 6
         -- update nodes
 8
       n10 \le x3 \text{ AND } x2;
        n3 \le (x5 \text{ AND (NOT } x4)) \text{ OR ((NOT } x5) \text{ AND } x4);
        n4 \leftarrow (NOT \times 3) \text{ AND } (NOT \times 3) \text{ } OR \text{ } (\times 3 \text{ } AND \text{ } n3);
11
        n5 \ll (NOT \times 2) \text{ AND } (NOT \times 14) \text{ } OR \text{ } (\times 2 \text{ } AND \text{ } n4);
12
        n6 \le x0 \ OR \ x1;
13
       n8 \le x2 \ OR \ x3;
14
        n9 \le x1 \text{ AND } x0;
15
16
         -- update temporary output y0
17
        y0\_temp \le (NOT n5) AND n6 AND (not n9)) OR (n5 AND n9) OR (n5 AND (n5 AND n9)) OR (n5 AND (n
18
                  NOT n6) );
19
         -- update node n7 (requires y0_temp)
20
        n7 \le (x5 \text{ AND (NOT y0\_temp)) OR } n10;
21
22
         -- update temporary outputs y2 and y1
23
        y2\_temp \le (x5 AND (NOT y0\_temp) AND n10) OR (x4 AND n8 AND n9)
^{24}
                           OR ( x4 AND n6 AND n7 ) OR ( n7 AND n9 );
25
        y1\_temp \le (x4 AND (NOT n3) AND (NOT n6) AND (NOT n10)) OR (x4 AND (NOT n6))
26
                   n3) AND n9 AND n10 )
                           OR ( (NOT y2_temp) AND (NOT y0_temp) AND n8 ) OR ( (NOT y2_temp) AND
27
                                      n3 AND n6 )
                           OR ( (NOT y2_temp) AND n10 ) OR ( (NOT y2_temp) AND n9 );
28
29
         -- update outputs
30
        y0 \ll y0_{temp};
31
       y1 \ll y1_{temp};
32
        y2 \le y2_{temp};
33
34
        end Dataflow;
35
         [...]
36
```




Figure 1.8: Schema della macchina M a partire da blocchi full-adder.

```
entity full_adder is
37
   Port ( X : in STD_LOGIC;
38
       Y : in STD_LOGIC;
39
       CIN : in
                  STD_LOGIC;
40
                 STD_LOGIC;
41
       S : out
       C : out
                 STD_LOGIC
42
43
     );
   end full_adder;
44
45
   architecture dataflow of full_adder is
^{46}
     begin
47
       S <=
              (X xor Y xor CIN);
48
              ((X and Y) or ((X xor Y) and CIN));
       C <=
49
     end dataflow;
50
```

```
entity M is
51
   Port ( X : in STD_LOGIC_VECTOR (5 downto 0);
52
        Y: out STD_LOGIC_VECTOR (2 downto 0));
53
   end M;
54
55
   architecture structural of M is
56
   [\ldots]
57
58
   -- signals used for the carry output of the full-adders
59
   signal C : STD_LOGIC_VECTOR ( 3 downto 0) :=( others => '0' );
60
   -- signals used for the sum output of the full-adders
61
   signal S : STD_LOGIC_VECTOR ( 3 downto 0) :=( others => '0' );
62
63
   begin
64
     adder_0: full_adder port map (
65
        X \Rightarrow X(0),
66
        Y => X(1)
67
        CIN => X(2),
68
        S \Rightarrow S(0)
69
        C \Rightarrow C(0)
70
71
     );
     adder_1: full_adder port map (
72
        X => X(3),
73
        Y => X(4),
74
        CIN \Rightarrow X(5),
75
        S => S(1),
76
        C \Rightarrow C(1)
77
     );
78
     adder_2: full_adder port map (
79
        X => S(0),
80
        Y => S(1),
81
        CIN => '0'
82
        S => S(2),
83
        C \Rightarrow C(2)
84
     );
85
     adder_3: full_adder port map (
86
        X \Rightarrow C(0)
87
        Y => C(1),
        CIN => C(2)
89
        S => S(3),
90
        C => C(3)
91
     );
92
93
     Y(0) <= S(2);
94
     Y(1) \le S(3);
     Y(2) <= C(3);
   end structural;
97
```

#### 1.2.6 Esercizio 6

Si progetti una macchina S che, date 6 stringhe di 3 bit ciascuna in ingresso (A, B, C, D, E, F), rappresentanti la codifica binaria di numeri interi positivi, ne calcoli la somma W espressa su 6 bit. La macchina S deve essere progettata per composizione di macchine utilizzando la macchina M progettata al punto 5) e componenti full-adder, opportunamente collegati.

Come descritto nell'esercizio 5, la macchina M è in grado di determinare, dati 6 bit in ingresso, il numero di bit alti. Dal momento che si può considerare tale macchina come sommatore in grado di sommare 6 bit, si è deciso di utilizzarla per sommare tra loro le cifre dello stesso peso delle 6 stringhe fornite in ingresso alla macchina S. Essendo tali stringhe composte da 3 bit ciascuna (di peso 2, 1 e 0), sono stati utilizzate 3 macchine M per sommare le cifre di stesso peso tra loro. Una volta ottenute tali somme (ciascuna, rispettivamente, espressa su 3 bit in codifica binaria), si sono potute fare queste osservazioni: il bit di peso 0 della somma dei 6 bit di peso 0 non è altro che la cifra di peso 0 del risultato della macchina S, ossia della somma delle 6 stringhe. Il bit di peso 1 della stessa somma, invece, rappresenta invece un bit di peso 1 della somma totale delle stringhe, e lo stesso ragionamento è valido per il bit di peso 2. Passando alla somma dei 6 bit di peso 1 delle stringhe di partenza, si noti che la cifra di peso 0 di tale somma non è altro che un bit di peso 1 della somma totale delle stringhe, menrte la cifra di peso 1 è un bit di peso 2 per la somma totale e così via. Seguendo questo ragionamento, è stato possibile combinare le cifre delle somme di peso analogo utilizzando dei full-adder, ottenendo lo schema consultabile in fig.1.9.




Figure 1.9: Schema della macchina S.

Dopodiché si è proceduto alla sua realizzazione in VHDL utilizzando una modalità di descrizione "structural". Il codice è visualizzabile qui: S.vhd.

Il risultato della simulazione è riportato in fig.1.10.

esercizio01/images/soluzione/S\_simulation.png

Figure 1.10: Risultato della simulazione della macchina S.

