#### Macchine aritmetiche

prof. Antonino Mazzeo ing. Alessandra De Benedictis

#### Testi di riferimento

Franco Fummi, Mariagiovanna Sami, Cristina Silvano - Progettazione digitale - McGraw-Hill Bolchini, Brandolese, Salice, Sciuto – Reti Logiche – Apogeo

## Progettare sistemi embedded

Il progetto di un sistema embedded comporta una serie di scelte che riguardano:

- La selezione della tecnica di rappresentazione dei dati
- La selezione o il progetto di algoritmi per l'elaborazione dei dati
- La selezione delle piattaforme hardware da utilizzare
- Il partizionamento HW-SW

Molte delle attività coinvolte hanno a che fare con lo studio di algoritmi e circuiti aritmetici, specie in presenza dei sistemi che prevedono una grossa quantità di data processing (cifratura, processamento di immagini, firma digitale, biometria)

# Cosa realizzare in HW e cosa in SW?

- Tipologie di piattaforme hardware:
  - Processore general purpose (microprocessori, microcontrollori)
  - Processore dedicato (microprocessori evoluti, DSP)
  - Hardware speciale (FPGA, ASIC)
- La scelta della piattaforma HW e il partizionamento HW/SW dipendono da:
  - Dimensione del sistema
  - Prestazioni
  - Costo
  - Consumo energetico
  - Affidabilità...
- Tipicamente si usa un approccio software in presenza di requisiti non stringenti sulle prestazioni, mentre si usano appositi coprocessori hardware per le operazioni critiche

## Approcci possibili

- Approccio hardware
  - Circuiti distinti per ciascuna operazione aritmetica con differenti architetture
- Approccio firmware
  - Circuiti specifici per fare operazioni semplici
  - Operazioni complesse sintetizzate a partire dall'algoritmo di implementazione, realizzando una unità di controllo che attiva le unità aritmetiche, i registri e i percorsi tra essi.
- Approccio software
  - Soluzione analoga al firmware ma meno efficiente che fa uso di una macchina virtuale più complessa

# In taluni casi si ricorre a memorie ROM

- Per operazioni semplici (ad un solo operando) si usano tabelle memorizzate in ROM
- Esempio A<sup>2</sup>

```
Addr Val

0 0

1 1

2 4

3 9

4 16
```

## Presentazione dati ingresso-uscita

#### Presentazione in parallelo (a)

 I bit degli operandi sono presentati in ingresso e i risultati sono calcolati contemporaneamente ( a meno dei ritardi di propagazione)

#### Presentazione seriale pura (b)

- Alle linee di ingresso sono presentati sequenzialmente nel tempo i bit degli operandi, e analogamente i bit del risultato appaiono in uscita sequenzialmente.
- Little-endian (primo bit il meno significativo)
- Big-endian (primo bit il più significativo) ha senso per la divisione ma non per somma e moltiplicazione

#### Presentazione seriale a gruppi di bit

 Una voce è divisa in gruppi di bit: i gruppi omologhi sono presentati in parallelo mentre gruppi della stessa voce sono applicati in serie.

#### Presentazione mista (c)

 Uno dei due operandi è presentato in parallelo, mentre l'altro con modalità seriale

## Tipo di presentazione Vs unità aritmetica

Il tipo di presentazione dei dati influisce su:

- natura dell'unità aritmetica:
  - Rete combinatoria per presentazione parallela
  - Rete sequenziale negli altri casi
- complessità
  - Seriale è più piccola e economica di una parallela
- velocità
  - Seriale richiede molti impulsi di clock (rete sequenziale)
  - Parallela più veloce (solo ritardi rete combinatoria)

# Operazioni aritmetiche su numeri interi

SOMMA

#### HALF ADDER




Fig. 4-5 Implementation of Half-Adder

X	У	S	С
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

#### **FULL ADDER**

$x_1$			1	
2	$y_i$	$c_i$	Si	$c_{i+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

	$\omega_i y_i$		
	↓ ↓		
$c_{i+1}$	FA	-	$c_i$
,	+	_	
	$s_i$		

T: 21:

x\yc	00	01	11		10	
0			1			
1		1	1		1	


C = xy + xc + yc = xy + 
$$c(x+y)$$
  
si può scrivere come:  
C = xy +  $c(x \oplus y)$ 

$$S = x'y'c + x'yc' + xy'c' + xyc = x \oplus y \oplus z$$

# FULL ADDER: realizzazione mediante half adder

Full adder realizzato mediante due half adder ed una porta or per la composizione del riporto uscente secondo le espressioni precedentemente mostrate

$$C_H = xy$$
  $C_F = xy + z(x \oplus y)$   
 $S_H = x \oplus y$   $S_F = x \oplus y \oplus z$ 




# Sommatori a propagazione di riporto

# Somma di interi positivi: procedura manuale

riporto	0	1	1	1	1	
1° addendo	0	0	0	1	0	1
2° addendo	0	0	1	0	1	1
risultato	0	1	0	0	0	0


# Sommatore a propagazione riporti o ripple carry adder



La struttura del sommatore a propagazione dei riporti deriva dall'algoritmo manuale per la somma di due numeri interi positivi di n bit ciascuno:

- la cella a destra riceve i bit meno significativi dei due addendi e produce la somma s0 ed il riporto c1 in entrata alla seconda cella;
- la seconda cella da destra riceve i bit a1 e b1 dei due addendi ed il riporto c1 dallo stadio precedente e produce la somma s1 ed il riporto c2 allo stadio successivo, e così via.

# Ripple carry adder costituito da n Full Adder




Ponendo c0=0 è possibile ottenere una struttura più regolare costituita da n dispositivi full adder identici connessi in serie.

Il circuito è in grado di eseguire somme algebriche tra numeri rappresentati in complemento a 2 (l'eventuale riporto nella colonna a sinistra di quella più significativa deve essere ignorato)

# Sommatore a propagazione di riporti o ripple carry adder

- Circuito estremamente regolare
  - Costituito da celle tutte identiche fra loro e interconnesse mediante uno schema che si ripete anch'esso identicamente
  - Rete iterativa monodimensionale
  - Flusso di informazione monodirezionale con celle combinatorie

### Ripple carry adder: ritardo e area




$$C = xy + z(x \oplus y)$$
$$S = x \oplus y \oplus z$$

- $\square$  il ritardo è pari a  $2\Delta n$  per la somma di operandi da n bit, se  $\Delta$  è il ritardo di porta
- ☐ l'area occupata è di 5n porte logiche


# Sottrattore su n bit basato su *ripple* carry adder

- ☐ Effettuare l'operazione di sottrazione A-B con A e B entrambi addendi su n bit, equivale ad effettuare l'operazione di addizione fra A e il complemento a 2 di B: A+(-B)
- ☐ II complemento a 2 di B viene ottenuto aggiungendo 1 al complemento diminuito di B:

$$-B = b'_{n-1}b'_{n-2}...b'_0 + 1$$



#### Circuito adder/subtractor su n bit



$$X = X xor 0$$
  
not  $X = X xor 1$ 

Quando il segnale subtract vale 1 l'addizionatore prende in ingresso Y e X negato (dato da X xor 1); aggiungendo 1 alla somma finale (carry in =1) si ottiene di fatto l'operazione Y-X

# Sommatori con valutazione parallela dei riporti

#### Limiti dei sommatori RCA

- $\square$  Il sommatore ripple carry presenta prestazioni scarse a causa della propagazione dei riporti (il ritardo è pari a  $2\Delta n$  per la somma di operandi da n bit, se  $\Delta$  è il ritardo di porta)
- ☐ Nasce la necessità di sviluppare nuove architetture che presentino tempi di propagazione inferiori:
  - ✓ Potendo disporre in anticipo di tutti i riporti la somma sui vari bit potrebbe essere calcolata in parallelo
  - ✓ Si introducono due funzioni ausiliarie Pi e Gi, dette di propagazione e di generazione rispettivamente, e definite come:

$$Pi = xi+yi$$

# Condizioni di generazione e propagazione dei riporti

Pi = xi+yi condizione di propagazione Gi = xiyi condizione di generazione

Il riporto in uscita dallo stadio i-esimo assume la forma: ci+1 = xiyi + (xi+yi)ci = Gi + Pi ci dove **c**i può essere scritto come: ci = xi-1yi-1 + (xi-1+yi-1)ci-1 = Gi-1 + Pi-1 ci-1 da cui:

$$C_{i+1} = G_i + P_{i}C_i = G_i + P_i (G_{i-1} + P_{i-1} C_{i-1}) = G_i + P_i G_{i-1} + P_i P_{i-1} C_{i-1}$$

Ripetendo lo stesso procedimento è possibile esprimere ciascun riporto in funzione di c0


$$c_1 = G_0 + P_0 c_0$$

$$c_2 = G_1 + P_1 G_0 + P_1 P_0 c_0$$

$$c_3 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 c_0$$

$$c_4 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 c_0$$

### Sommatore carry look-ahead




Il ritardo è pari a 5 △ poiché:

- □ Il calcolo di P e G avviene contemporaneamente ed impiega Δ;
- □ Il calcolo dei riporti impiega 2 ∆ poiché tutti i riporti sono espressioni SoP;
- $\square$  II FA ha un ritardo di 2  $\triangle$ ;

Si puo' dimostrare che l'area occupata è pari a (n2 + 9\*n)/2

# Sommatore carry look-ahead: osservazioni

Ricordiamo che:  $S = x \oplus y \oplus Cin = P \oplus Cin$ 




## Sommatori veloci

### Sommatori carry-Select

Il problema dell'architettura RCA è che la carry chain varia linearmente con il numero di bit. Si puo pensare di suddividere tale catena in catene piu corte.

- □ Supponiamo di dividere un normale RCA in P blocchi, ciascuno dei quali somma M bit:
  - il primo blocco è un RCA di M bit che restituisce in uscita la somma su M bit ed il riporto in uscita (overflow);
  - i blocchi successivi contengono 2 RCA: entrambi effettuano la somma degli stessi M bit ma uno ha Cin = 0, l'altro Cin = 1.




### Sommatori carry-Select

Definiamo TFA e TMUX i tempi di propagazione rispettivamente del Full Adder e del Multiplexer;

- □ II CM, ovvero il carry in uscita dal primo blocco, è disponibile al tempo M\*TFA;
- Le somme ed il carry all'uscita del secondo blocco saranno disponibili al tempo M\* TFA + TMUX;
- ☐ Le somme ed il carry finali saranno disponibili al tempo

T = M \*TFA + (P-1) \*TMUX.



## Sommatori carry-Select

#### T = M \*TFA + (P-1) \*TMUX.

- Nota la legge che regola il tempo di propagazione dell'architettura è possibile ottimizzarla:
  - noti TFA e TMUX, quali sono P ed M che minimizzano il tempo?
- ☐ II problema di minimo è però ad una sola variabile, poiché M = N/P T = N/P \* TFA + (P-1)\*TMUX

• 
$$\hat{P} = \sqrt{\frac{N \cdot T_{FA}}{T_{MUX}}};$$

• 
$$\hat{M} = \frac{N}{\hat{P}} = \sqrt{\frac{n \cdot T_{MUX}}{T_{FA}}};$$

• 
$$\hat{T}_p = \hat{M} \cdot T_{FA} + (\hat{P} - 1) \cdot T_{MUX} = 2 \cdot \sqrt{N \cdot T_{FA} \cdot T_{MUX}} - T_{MUX}$$

- ☐ Il miglioramento rispetto al ripple carry è sensibile quando N è elevato
- ☐ L'occupazione d'area e circa il doppio


# Somma di più operandi: sommatori carry save

### Somma di operandi multipli

☐Si consideri la somma S = X+Y+Z

Utilizzando due sommatori in cascata si può realizzare tale operazione come S = (X+Y) + Z = T + Z

Considerando un'architettura composta da due sommatori ripple-carry la somma relativa al bit i-esimo può essere effettuata con il seguente schema:



Secondo questo schema si ricava che


$$t_i = x_i + y_i + c_{i,0}$$
  
 $s_i = t_i + z_i + c_{i,1}$ 

da cui:

$$s_i = (x_i + y_i + z_i) + c_{i,0} + c_{i,1}$$

### Sommatori carry save


$$s_i = (x_i + y_i + z_i) + c_{i,0} + c_{i,1}$$




- ☐ La somma del bit i-esimo dei 3 operandi può essere effettuata da un full adder che realizza la logica di salvataggio del riporto (indicato con il simbolo CS)
- ☐ Nel full adder a valle entrano i riporti generati nel livello superiore dalla somma dei bit (i-1)-esimi

Utilizzando il modulo di base mostrato si possono costruire sommatori carry save con operandi di dimensione arbitraria: i blocchi CS operano in parallelo in quanto non sono soggetti alla propagazione del riporto mentre i blocchi FA sono connessi a formare un sommatore ripple-carry

## Sommatori carry save




### Sommatori carry save



Un sommatore carry-save è costituito da un blocco CSL o carry-save logic e da un blocco ripple carry adder.

Interconnettendo opportunamente blocchi carry-save è possibile realizzare la somma di un numero elevato di operandi riducendo il ritardo complessivo



# Moltiplicatori

# Parallelismo operandi

- Z=X Y
- X codificato su n bit
- Y codificato su m bit

- Z codificato su n+m bit
  - Se n=m, Z è espresso su 2n bit

# Tipologia di soluzioni

- Moltiplicatori Paralleli
  - prodotto cifre + somma righe
  - multiply and accumulate

- Seriali
  - derivati da procedura manuale (Robertson)
  - basati su codifiche alternative (Booth)

### Moltiplicatori paralleli

La procedura manuale di moltiplicazione prevede:

- □ Prima fase: determinazione della matrice dei prodotti parziali;
  - Viene effettuata semplicemente utilizzando opportune porte AND
- ☐ Seconda fase: somma dei prodotti parziali.
  - Può essere effettuata utilizzando varie tecniche, con l'obiettivo di aumentare l'efficienza (velocità) del circuito

### Esempio: moltiplicatore binario a 2 bit





Fig. 4-15 2-Bit by 2-Bit Binary Multiplier

 $C_3$   $C_2$ 

# Matrice dei prodotti parziali: esempio di prodotto fra due fattori di 4 bit ognuno

			a <sub>3</sub>	$a_2$	$a_1$	$a_0$	
			$a_3 b_0$	$a_2 b_0$	$a_{_1}b_{_0}$	$a_{\scriptscriptstyle 0}b_{\scriptscriptstyle 0}$	$b_{o}$
		$a_3 b_1$	$a_2b_1$	$a_{i} b_{i}$	$a_0 b_1$	_	$b_1$
	$a_3 b_2$	$a_{2}b_{2}$	$a_1 b_2$	$a_0 b_2$	_		$b_2$
$a_3 b_3$	$a_2 b_3$	$a_1 b_3$	$a_o b_3$		_		$b_3$


# Matrice dei prodotti iniziale: realizzazione mediante porte logiche elementari



### Prodotto come somma di righe


- Le n righe della matrice dei prodotti parziali vengono sommate utilizzando n-1 sommatori ( i posti vuoti sono degli "zeri")
  - La struttura ottenuta è molto regolare e, quindi, ben integrabile.

Es. Addizionatore parallelo per le prime due righe della matrice




### Prodotto come somma di righe

Es. aggiunta della terza riga




# Prodotto come somma di righe (ripple carry multiplication)



HA e FA hanno tempo di computazione 2T

# Prodotto come somma per diagonali



Ipotesi:
HA e FA hanno
tempo di
computazione
unitario

# Prodotto come somma per diagonali: ritardo

Fatte le stesse ipotesi del caso precedente, si vede che il circuito è più veloce di quello ottenuto per somma di righe, poiché il ritardo massimo è di 8 a fronte di 10 ritardi elementari.

 Il costo totale di FA è identico nei due casi ed entrambe le strutture sono facilmente integrabili su silicio poiché fortemente regolari e ripetitive

## Prodotto come somma per colonne


- È il metodo più vicino a quello con cui vengono eseguite manualmente le somme sulla matrice dei prodotti
- Utilizza un contatore del numero di bit 1 presenti in una colonna della matrice dei prodotti parziali
- Per realizzare il conteggio si usa un contatore parallelo avente n ingressi e m=log(n+1) uscite che forniscono la codifica binaria del numero di ingressi che, in un dato istante, valgono 1


### Conteggio 1

X5	X4	Х3	X2	X1	Y2	Y1	y0
0	0	0	0	0	0	0	0
				1	0	0	1
			1	1	0	1	0
		1	1	1	0	1	1
	1	1	1	1	1	0	0
1	1	1	1	1	1	0	1


### Realizzazione del contatore


- Il conteggio di un solo bit è il bit stesso
- Il conteggio di due ingressi è un HA
- Il conteggio di tre ingressi è un FA





### Schema della matrice dei prodotti elementari (a) e simbolo del contatore parallelo (blocco elementare per la somma per colonne) (b)






Altri simboli per il contatore parallelo...

COME USARE I CONTATORI??

#### Schema del circuito di somma per colonne




### Somma per colonne

- Nell'esempio considerato (moltiplicatore per fattori di 6 bit), la struttura ha 13 uscite, p0-p12; poiché un moltiplicatore con fattori di 6 bit produce 12 uscite, il bit 13 sarà sempre nullo.
- Perdita di regolarità dei circuiti e delle connessioni
- Velocità limitata dalla propagazione dei riporti fra i contatori

## Somma per colonne: schema alternativo

altro simbolo per il contatore:




I bit della matrice iniziale vanno in ingresso a una serie di contatori (matrice M0) le cui uscite costituiscono gli ingressi a una seconda matrice di contatori M1.

Il procedimento viene ripetuto per passare dalla matrice M1 (tre righe) alla matrice M2 (due sole righe). A questo punto la somma può essere eseguita mediante un normale addizionatore

#### Moltiplicatore basato su somma di colonne

- Il prodotto viene ottenuto in tre fasi successive
  - Determinazione della matrice iniziale M<sub>0</sub> (matrice di porte AND)
  - 2) Riduzione della matrice iniziale tramite applicazione di opportuni contatori parallelo fino ad ottenere una matrice composta da due sole righe.
    - Moltiplicatori con fattori da 8 fino a 127 bit riducono il numero di righe della matrice iniziale a una matrice finale di due righe in non più di 3 passi
  - Somma delle due righe dell'ultima matrice ottenuta nella seconda fase
- Tempo di esecuzione dell'ordine di log<sub>2</sub>n

### Moltiplicatore a celle MAC (Multiply-and-Accumulate ) (1/4)



Le operazioni che coinvolgono un singolo termine prodotto sono:

√ calcolo del prodotto stesso


$$X_1 Y_2$$


- ✓ somma parziale con gli altri termini che si trovano sulla stessa colonna  $s_{2,1} = x_3y_0 + x_2y_1$
- ✓ somma con il riporto entrante c<sub>1,2</sub> dallo stadio precedente proveniente da x<sub>0</sub>y<sub>2</sub>


#### Esse producono in uscita:

- ✓ la nuova somma parziale  $s_{3,0} = x_3y_0 + x_2y_1 + x_1y_2$
- ✓II riporto c<sub>2,2</sub> da propagare alla analoga somma immediatamente a sinistra


### Moltiplicatore a celle MAC: architettura della singola cella (2/4)








### Moltiplicatore a celle MAC: struttura a matrice (3/4)



### Moltiplicatore a celle MAC: valutazione dei ritardi (4/4)



# Prodotto di numeri interi con segno

### Prodotto: considerazioni sull'algoritmo manuale

1010	Multiplicand Y
1101	Multiplier $X = x_3 x_2 x_1 x_0$
1010	$x_0Y$
0000	x <sub>1</sub> 2Y
1010	$x_2 2^2 Y$
1010	$x_3 2^3 Y$ $3$
10000010	Product $P = \sum_{j=0}^{\infty} x_j 2^j Y$

$$X=X_{n-1}...X_0$$
  $Y=Y_{m-1}...Y_0$   $X>0, Y>0$ 

L'operazione **X x Y** prevede il calcolo di una serie di prodotti **x**<sub>j</sub> **Y** in cui il moltiplicando Y viene moltiplicato per il bit j-esimo del moltiplicatore X, per j=0..n-1.

Ciascun prodotto parziale deve essere opportunamente shiftato di j posizioni a sinistra per poter concorrere al calcolo del prodotto finale.

$$P = \sum_{j=0}^{n-1} x_j \, 2^j \, Y$$

### Prodotto: calcolo della somma parziale dei prodotti generati ad ogni passo

1010	Multiplicand Y
1101	Multiplier $X = x_3 x_2 x_1 x_0$
00000000	$P_0 = 0$
1010	$x_0Y$
00001010	$P_1 = P_0 + x_0 Y$
0000	x <sub>1</sub> 2Y
00001010	$P_2 = P_1 + x_1 2Y$
1010	$x_2 2^2 Y^j$
00110010	$P_3 = P_2 + x_2 2^2 Y$
1010	$x_3 2^3 Y$
10000010	$P_4 = P_3 + x_3 2^3 Y = P$

Per evitare di dover memorizzare tutti i prodotti parziali per la somma finale, ad ogni passo si può calcolare una somma parziale dei prodotti data da:

$$P_{i+1} = P_i + (x_i 2^i Y)$$

$$P_{0} = 0$$

Ad ogni passo è necessario effettuare un'operazione di shift di i posizioni

#### Prodotto: algoritmo alternativo

Al passo (*i*+1)-esimo invece della sequenza di operazioni:

- 1. moltiplicazione di x<sub>i</sub> per Y,
- 2. shift a sinistra di i posizioni del prodotto parziale,
- 3. somma del prodotto parziale shiftato con  $P_i$  per calcolare  $P_{i+1}$ , è possibile considerare una versione alternativa dell'algoritmo che considera la nuova sequenza di operazioni:
- 1. moltiplicazione di x<sub>i</sub> per Y,
- 2. somma del prodotto parziale con P<sub>i</sub>
- 3. shift a destra di una posizione del prodotto parziale calcolato al punto 2 per calcolare P<sub>i+1</sub>

$$P_i := P_i + x_i Y;$$

$$P_{i+1} := 2^{-1} P_i$$

L'algoritmo alternativo è del tutto equivalente a quello derivato dalla procedura manuale, ma ha il vantaggio che ad ogni passo si effettua sempre uno shift di una sola posizione a destra

#### Prodotto: algoritmo alternativo

Y 1010 X 1101		
0000 0000		P0
1010		
0000 1010		ADD;shift
000 0101	0	P1
0000		
000 0101	0	ADD;shift
00 0010	10	P2
1010		
00 1100	10	ADD;shift
0 0110	010	P3
1010		
1 0000	010	ADD;shift
1000	0010	
الها	لها	
Α	Q	

#### **CONSIDERAZIONI**

- ad ogni passo il contenuto di A viene sommato con Y\*Xi e l'intera stringa A.Q viene shiftata a destra di una posizione, inserendo uno 0 in testa
- Q inizialmente è vuoto e viene "riempito" man mano che avvengono gli shift; nell'ottica della realizzazione di questo algoritmo si potrebbe caricare in Q il moltiplicatore X e prendere la cifra corrente da moltiplicare dal bit Q[0]
- l'algoritmo così com'è non va bene per numeri relativi; è necessario tener conto che i fattori possano essere negativi

#### Prodotto di numeri interi relativi

- ☐ Per il calcolo del prodotto di due interi relativi non è possibile applicare l'algoritmo derivato dalla procedura manuale, che fornisce un risultato errato ☐ Se i numeri sono codificati in modulo e segno l'unica possibilità è quella di calcolare separatamente il prodotto dei moduli e dei segni ☐ Se i numeri sono codificati in complementi a due una soluzione concettualmente semplice consiste nel negare tutti gli operandi negativi, effettuare un'operazione unsigned sui numeri positivi risultanti e poi negare il risultato se necessario
  - ✓ Problema: sono necessari ulteriori cicli di clock per negare X, Y e il risultato a doppia lunghezza P

### Numeri relativi in complementi a due: considerazioni

Una soluzione alternativa a quella vista si basa su alcune proprietà della rappresentazione in complementi:

$$-X = x'_{n-1} x'_{n-2} ... x'_1 x'_0 + 000...1 \pmod{2^n}$$
  
ma  $x'_i = 1 - x_i \pmod{2}$ 



$$-X = (111...11 - x_{n-1} x_{n-2} ... x_1 x_0) + 000...01 \pmod{2^n}$$

$$\square$$
Se X>0 possiamo scrivere  $X = \sum_{i=0}^{n-2} 2^i x_i$  poiché  $x_{n-1} = 0$ 

☐Se X<0 la relazione trovata non è valida, mentre si può scrivere

$$\begin{aligned} -X &= 111...11 - (0 \ x_{n-2} \ ... x_1 x_0 + 100...00) + 000...01 = \\ &= (111...11 - 100...00 + 000...01) - x_{n-2} \ ... x_1 x_0 = \\ &= 100...00 - x_{n-2} \ ... x_1 x_0 = \\ &= 2^{n-1} - x_{n-2} \ ... x_1 x_0 = > \\ X &= -2^{n-1} + x_{n-2} \ ... x_1 x_0 = -2^{n-1} + \sum_{i=0}^{n-2} 2^i x_i \end{aligned}$$

### Moltiplicatori in complementi a due

Se X>0 
$$X = \sum_{i=0}^{n-2} 2^i x_i$$
  $X = -2^{n-1} + \sum_{i=0}^{n-2} 2^i x_i$   $X = -2^{n-1} + \sum_{i=0}^{n-2} 2^i x_i$ 

L'equazione trovata implica che possiamo trattare i bit  $x_{n-2}x_{n-3}...x_1x_0$  di un intero in complemento a due come se appartenessero ad un numero unsigned. Inoltre:


- ➤Per un numero positivo viene assegnato peso  $2^{n-1}$  al bit di segno  $x_{n-1}$ : poiché è nullo il suo contributo al numero è 0 sulla cifra più significativa
- ➤Per un numero negativo viene assegnato peso  $-2^{n-1}$  al bit di segno  $x_{n-1}$ : poiché esso vale 1 il suo contributo al numero è -1 sulla cifra più significativa

Con questo schema è possibile utilizzare una tecnica di moltiplicazione unsigned con un'unica modifica: *quando si moltiplica il bit di segno è necessario effettuare una sottrazione* invece di un'addizione nel passo finale se si incontra un segno negativo.

#### Modifiche all'algoritmo manuale


A seconda dei segni dei due fattori X(moltiplicatore) e Y(moltiplicando) si possono avere 4 casi:

- 1.X>0, Y>0: moltiplicazione fra unsigned, effettuata con passi add e shift
- **2.X>0, Y<0** : ogni volta che si moltiplica Y per  $x_j \neq 0$  il prodotto parziale è negativo, quindi il bit più significativo di A deve essere 1
- **3.X<0, Y>0**: per i primi n-1 prodotti il prodotto parziale è positivo, mentre solo per l'n-esimo prodotto è necessario effettuare un passo di correzione con la sottrazione A-M
- **4.X<0, Y<0**: la procedura segue il caso 2: il bit più significativo di A è 0 finché  $x_j$ =0 e diventa 1 quando moltiplico  $x_j$ =1 per Y; anche in questo caso per l'n-esimo prodotto è necessario effettuare un passo di correzione con la sottrazione A-M



- ➤II caso 2 viene gestito grazie a un latch F che viene messo a 1 quando il moltiplicando è negativo (M[7]=1) e la cifra corrente del moltiplicatore (Q[0]) è 1
- ➤II caso 3 viene gestito effettuando la correzione finale

### Moltiplicatori in complementi a due: moltiplicatore di Robertson



### Algoritmo di Robertson per operandi interi relativi di 8 bit

2CMultiplier: (in:INBUS; OUT:OUTBUS)

register A[7:0],M[7:0],Q[7:0],COUNT[2:0],F;

bus INBUS[7:0],OUTBUS[7:0];

BEGIN: A:=0,COUNT:=0,F:=0,

INPUT: M:=INBUS;Q:=INBUS;

ADD:  $A[7:0] = A[7:0] + M[7:0] \times Q[0],$ 

F := (M[7] and Q[0]) or F;

RSHIFT: A[7]:= F, A[6:0].Q:= A.Q[7:1],

INCREMENT: COUNT:=COUNT+1

TEST: if COUNT<7 then go to ADD;

SUBTRACT: A[7:0]:=A[7:0]-M[7:0]xQ[0]; {l'ultima op è sempre SUB}

RSHIFT: A[7]:=A[7], A[6:0].Q:=A.Q[7:1];

OUTPUT: OUTBUS;=Q; OUTBUS:=A;

END 2CMultiplier;

### Esempio di moltiplicazione con operandi di 8 bit

Step	Action	F	Accumulator A	Register Q
Ō	Initialize registers	0	00000000	10110011 = multiplier X
1	-		11010101	= multiplicand $Y = M$
	Add M to A	1	11010101	10110011
	Right-shift F.A.Q	1	11101010	11011001
2	_		11010101	
	Add M to A	1	10111111	11011001
	Right-shift F.A.Q	1	11011111	11101100
3			00000000	300
	Add zero to A	1	11011111	11101100
	Right-shift F.A.Q	1	11101111	11110110
4	•		00000000	-
	Add zero to A	1	11101111	111 <u>1</u> 0110
	Right-shift F.A.O	î	11110111	11111011
5	•	=	11010101	
	Add M to A	1	11001100	11111011
	Right-shift F.A.O	1	11100110	01111101
6		-	11010101	
-	Add M to A	1	10111011	01111101
	Right-shift F.A.Q	î	11011101	10111110
7		-	00000000	
	Add zero to A	1	11011101	10111110
	Right-shift F.A.O	i	11101110	11011111
8			11010101	
•	Subtract M from A	1	00011001	11011111
	Right-shift A.Q	1	00011001	11101111 = product P
	with and with		ADDOL TOO	* I TO I I I   * Product F

### Codifica di Booth-1 (1/2)

 $\square$  Si consideri un intero X la cui rappresentazione in complementi a 2 sia  $x_{n-1}x_{n-2}...x_0$  e si definisca:

$$y_0 = -x_0,$$
  
 $y_1 = -x_1 + x_0,$   
 $y_2 = -x_2 + x_1,$   
 $\vdots$   
 $\vdots$   
 $y_{n-1} = -x_{n-1} + x_{n-2}.$ 

☐ Moltiplicando la prima equazione per 2<sup>0</sup>, la seconda per 2<sup>1</sup>, la terza per 2<sup>2</sup> e così via, e sommando le n equazioni, si ottiene:

$$y_{n-1} \cdot 2^{n-1} + y_{n-2} \cdot 2^{n-2} + \dots + y_0 \cdot 2^0 = -x_{n-1} \cdot 2^{n-1} + x_{n-2} \cdot 2^{n-2} + \dots + x_0 \cdot 2^0.$$

### Codifica di Booth-1 (2/2)

 $\square$  II vettore  $y_{n-1}y_{n-2}....y_0$ , i cui elementi appartengono a  $\{-1,0,1\}$ , è la rappresentazione Booth-1 di x e:

$$x = y_{n-1} \cdot 2^{n-1} + y_{n-2} \cdot 2^{n-2} + \dots + y_0 \cdot 2^0$$

- □ x può essere rappresentato in maniera alternativa utilizzando la sua rappresentazione Booth
- $\square$  La rappresentazione Booth-1 di x può essere facilmente ottenuta sostituendo ciascuna coppia di bit adiacenti di x con un valore in  $\{-1,0,1\}$ , secondo la corrispondenza in tabella (si considera uno *zero* in coda alla stringa x per valutare la coppia  $\mathbf{x_0}$   $\mathbf{x_{-1}}$ )

X <sub>j</sub> X <sub>j-1</sub>	codifica
00/11	0
01	+1
10	-1

-codifico:

#### Codifica di Booth-2

☐ Si consideri un intero X la cui rappresentazione in complementi a 2 sia  $x_{n-1}x_{n-2}....x_0$  con n=2m bit. Si definisca:

$$y_0 = -2.x_1 + x_0,$$

$$y_1 = -2.x_3 + x_2 + x_1,$$

$$y_2 = -2.x_5 + x_4 + x_3,$$

$$\vdots$$

$$\vdots$$

$$y_{m-1} = -2.x_{2.m-1} + x_{2.m-2} + x_{2.m-3}$$

☐ Moltiplicando la prima equazione per 4<sup>0</sup>, la seconda per 4<sup>1</sup>, la terza per 4<sup>2</sup> e così via, e sommando le m equazioni, si ottiene:

$$y_{m-1}.4^{m-1} + y_{m-2}.4^{m-2} + \dots + y_0.4^0 = -x_{n-1}.2^{n-1} + x_{n-2}.2^{n-2} + \dots + x_0.2^0.$$

 $\square$  II vettore  $y_{m-1}y_{m-2}....y_0$ , i cui elementi appartengono a {-2,-1,0,1,2}, è la rappresentazione Booth-2 di x e:

$$x = y_{m-1} \cdot 4^{m-1} + y_{m-2} \cdot 4^{m-2} + \dots + y_0 \cdot 4^0$$

#### Codifica di Booth: generalizzazione

 $\square$  Si consideri un intero X la cui rappresentazione in complementi a 2 sia  $x_{n-1}x_{n-2}...x_0$  con n=r.m bit. Si definisca:

$$y_0 = -x_{r-1} \cdot 2^{r-1} + x_{r-2} \cdot 2^{r-2} + \dots + x_1 \cdot 2 + x_0,$$
  

$$y_i = -x_{i,r+r-1} \cdot 2^{r-1} + x_{i,r+r-2} \cdot 2^{r-2} + \dots + x_{i,r+1} \cdot 2 + x_{i,r} + x_{i,r-1}, \quad \forall i \in \{1, 2, \dots, m-1\}.$$

□ II vettore  $y_{m-1}y_{m-2}....y_0$ , i cui componenti appartengono all' intervallo  $\{-2^{r-1},-(2^{r-1}-1),...,-2.-1,0,1,2,...,2^{r-1}-1,2^{r-1}\}$ , è la **rappresentazione Booth-r** di X e:


$$x = y_{m-1}.B^{m-1} + y_{m-2}.B^{m-2} + \cdots + y_0.B^0$$
, where  $B = 2^r$ .

#### Moltiplicatore di Booth

- ☐ Sfruttando la codifica di Booth è possibile ridurre il numero di moltiplicazioni (e di somme) da effettuare per il prodotto fra numeri relativi.
- ☐ Facendo riferimento alla struttura sequenziale vista per il moltiplicatore di Robertson, poiché ogni cifra della rappresentazione Booth-1 del moltiplicatore appartiene a {-1,0,1}, a seconda della cifra coinvolta nel prodotto verrà effettuata un'operazione di somma o di differenza (o nessuna delle due) prima dello shift.
- Mentre nell'algortimo di Robertson viene esaminato il moltiplicatore  $X=x_{n-1}..x_jx_{j-1}...x_0$  da destra verso sinistra e si considera il bit j-esimo per determinare quale azione effettuare, nel'algoritmo di Booth ad ogni passo si esaminano 2 bit adiacenti,  $x_i$   $x_{i-1}$ :

<b>X</b> <sub>j</sub> <b>X</b> <sub>j-1</sub>	
00/11	Non viene effettuata ne la somma ne la sottrazione, ma solo lo shift
01	Y viene aggiunto al prodotto parziale corrente
10	Y viene sottratto dal prodotto parziale corrente

### Moltiplicatori di Booth



#### Algoritmo di Booth per operandi interi di 8 bit

BoothMultiplier: (in:INBUS; OUT:OUTBUS)

register A[7:0],M[7:0],Q[7:-1],COUNT[2:0];

bus INBUS[7:0],OUTBUS[7:0];

BEGIN: A:=0,COUNT:=0;

INPUT: M:=INBUS; Q[7:0]:=INBUS; Q[-1]:=0;

SCAN: **if** Q[0]Q[-1] = 01

then A[7:0] := A[7:0] + M [7:0];

**else if** Q[0]Q[-1] = 10

**then** A[7:0] := A[7:0] - M[7:0];

RSHIFT: A[7]:=A[7], A[6:0].Q:=A.Q[7:0];

INCREMENT: COUNT:=COUNT+1; go to SCAN;

TEST: if COUNT<8 then go to SCAN;

OUTPUT: OUTBUS;=A;

OUTBUS:=Q[7:0];

END BoothMultiplier;

# Divisori

# Divisione fra numeri interi: considerazioni generali


Si vuole determinare un quoziente Q e un eventuale resto R in modo che sia

$$D = Q \times V + R \text{ con } 0 \le R < V$$

- □ Se V è espresso su n bit (veri), allora poiché il resto può assumere al massimo il valore R=V-1, è anche esso espresso su al più n bit
- ☐ Il massimo quoziente si ha col minimo divisore, ossia con V=1: in questo caso Q coincide con D e quindi se D è espresso su m bit anche Q sarà espresso su al più m bit
  - in generale Q è espresso su al più m-n+1 bit

**NOTA**: stiamo considerando i bit <u>veri</u> del numero, cioè assumiamo che il primo degli n/m bit sia non nullo

# Divisione fra numeri interi: algoritmo manuale



Nel procedimento manuale di divisione il dividendo viene scandito da sinistra verso destra, e i bit del quoziente vengono determinati uno alla volta a partire da quello più significativo, procedendo con una serie di confronti e sottrazioni.

#### □Passo iniziale

- 1. Si confrontano gli n bit più significativi del dividendo (<u>dividendo parziale</u>  $D_0$ ) con gli n bit del divisore;
- 2. Si calcola la prima cifra (da sinistra) del quoziente  $q_0$ , che sarà 1 oppure 0 a seconda che il dividendo parziale  $D_0$  contenga o no il divisore;
- 3. Si effettua la sottrazione fra il dividendo parziale  $D_0$  e il prodotto  $q_iV$ , determinando il primo resto parziale  $R_1$

#### □Generico passo i

- 1. Si pone  $D_i = R_i$ , con  $R_i$  resto parziale determinato al passo i-1; si confronta  $D_i$  con il divisore;
- 2. Si calcola la i-esima cifra (da sinistra) del quoziente  $q_i$ , che sarà 1 oppure 0 a seconda che il dividendo parziale  $D_i$  contenga o no il divisore;
- 3. Si effettua la sottrazione fra il dividendo parziale  $D_i$  e il prodotto  $q_iV$  shiftato a destra di i posizioni, determinando il nuovo resto parziale  $R_{i+1}$

La procedura termina quando il dividendo è stato scandito completamente: il resto parziale R<sub>i</sub> determinato in questo passo costituisce il resto finale R della divisione

# Divisione fra numeri interi: passo i-esimo dell'algoritmo manuale

$$D=D_{m-1}...D_0$$

**V=V**<sub>n-1</sub>....**V**<sub>0</sub> si noti che all'inizio dell'algoritmo manuale è necessario allineare il divisore al dividendo parziale shiftandolo a sinistra di **m-n** posizioni


Al passo i-esimo (con i=0...m-n) vengono effettuate le seguenti operazioni:

- 1. Si confronta R<sub>i</sub>=D<sub>i</sub> con V : se D<sub>i</sub> contiene V, la cifra i-esima (da sinistra) del quoziente q<sub>i</sub> sarà 1, altrimenti sarà 0
- 2. Si calcola il nuovo dividendo parziale

$$R_{i+1} = R_i - q_i 2^{-i} V$$

Ad ogni passo è necessario effettuare un'operazione di shift del divisore di i posizioni a destra e una sottrazione

#### Divisione: algoritmo manuale




### Divisione: algoritmo alternativo

Al passo *i-esimo* invece della sequenza di operazioni:

- 1. confronto di R<sub>i</sub> con V per determinare q<sub>i</sub>
- 2. prodotto di V per q<sub>i</sub> e shift di i posizioni a destra
- 3. sottrazione del prodotto shiftato da R<sub>i</sub> per calcolare R<sub>i+1</sub> è possibile considerare una versione alternativa dell'algoritmo che effettua la nuova sequenza di operazioni:
- 1. left shift di una posizione di R<sub>i</sub>
- 2. confronto di 2R<sub>i</sub> con V per determinare q<sub>i</sub>
- 3. sottrazione del prodotto q<sub>i</sub>V da 2R<sub>i</sub>

$$R_i := 2R_i; R_{i+1} := R_i - q_i V;$$



L'algoritmo alternativo è del tutto equivalente a quello derivato dalla procedura manuale, ma ha il vantaggio che ad ogni passo si effettua sempre uno shift di una sola posizione a sinistra

NB:l'algoritmo parte con  $R_0=2R_0$ 

#### Divisione: algoritmo alternativo – es1

Consideriamo V e Q espressi su **n** bit e D su (2n-1) bit

#### CONSIDERAZIONI

D=R0	1111011	1010
2R0	1111011-	1100
conf	1010	
2R0-V*=R1	0101011-	0
2R1	101011	3
conf	1010	
2R1-V*=R2	000011	
2R2	00011	
conf	0000	
2R1-V*=R3	00011	
2R3	0011	
conf	0000	
2R1-V*=R4=R	0011	
	' <b></b>	
	A=R Q	-

- V ad ogni passo il dividendo parziale Ri viene shiftato a sinistra, e i suoi primi n bit vengono «confrontati» con V; se risultano maggiori, la cifra corrente di q viene posta a 1 e viene effettuata la sottrazione Ri-V
  - Il dividendo può essere caricato in una coppia di registri **A.Q**: Q viene "svuotato" man mano che avvengono gli shift e può essere usato per memorizzare le cifre del quoziente calcolate a ogni passo. A conterrà il resto alla fine del processo.
  - l'utilizzo della coppia A.Q come descritto in precedenza implica che Q[0] sia "vuoto" al momento della valutazione; già dal primo passo quindi, il dividendo deve essere shiftato a sinistra di una posizione: ciò implica che abbiamo a disposizione 1 bit in meno per codificare il dividendo

#### Divisione: algoritmo alternativo – es2

D=R0	1000	011	1001
2R0	1000	0 1 1 -	0 1 1 1
conf	0000		
2R0-V*=R1	1000	<u> 11-</u>	
2R1	0000	11	
conf	1001		
2R1-V*=R2	0111	<u> 11</u>	
2R2	1111	1	
conf	1001		
2R1-V*=R3	0 1 1 0	<u>1</u>	
2R3	1101 -		
conf	1001		
2R1-V*=R4=R	0100		
	ل ل	<b></b> '	
	A=R	Q	

Nota: l'algoritmo mostrato nell'esempio riprende la procedura manuale in cui idealmente si fa uso di comparatori e si abbassano le cifre necessarie ad avere una differenza non negativa

## Divisione e comparatori

Come visto per la procedura manuale, l'operazione di divisione richiede una successione di sottrazioni e di confronti.

Idealmente il confronto potrebbe essere effettuato da un circuito **comparatore**, che riceve in ingresso due numeri interi A e B e produce due uscite  $\alpha$  e  $\beta$  tali che:

$$\alpha = 1 => A>B$$


$$\beta = 1 => A < B$$

$$\alpha = \beta = 0 => A=B$$

Per realizzare il comparatore su n bit è possibile collegare opportunamente dei comparatori elementari che confrontano cifre di un solo bit.

Se ambedue i numeri A e B sono <u>interi senza segno</u> si verifica facilmente che <u>confrontando i bit di A e quelli di B a partire da sinistra verso destra</u> (iniziando quindi dai bit più significativi) <u>il risultato del confronto viene determinato non appena uno dei due numeri ha in posizione i-esima un bit di valore 0 e l'altro lo ha di valore 1: il numero col bit a 1 è certamente il maggiore, indipendentemente dai valori dei bit meno significativi.</u>

### Comparatore elementare




Il comparatore elementare prende in ingresso la cifra i-esima dei numeri A e B e i segnali uscenti dallo stadio precedente e fornisce in uscita i segnali  $\alpha$  e  $\beta$ .

I segnali di controllo entranti nel primo stadio sono nulli e quelli uscenti dall'ultimo stadio costituiscono i risultato del confronto.

✓Non appena uno dei segnali  $α_i$  e  $β_i$  diventa alto, ciascuno stadio a valle di quello i-esimo dovrà semplicemente propagare tali valori allo stadio finale  $(α_0$  e  $β_0$ )

$\alpha_{i+1}$	$\beta_{i+1}$	$a_{i}$	$\boldsymbol{b}_{i}$	a,	$\beta_{i}$
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	0
1	1	0	0	x	x
1	1	0	1	x	x
1	1	1	0	x	x
1	1	1	1	х	х

# Comparatore di interi positivi



# Confronto di interi relativi in complemento a due

Se si confrontano due numeri ambedue negativi e rappresentati in complementi a due col circuito appena mostrato, il risultato è corretto. Se invece i due numeri hanno segno opposto il risultato sarebbe scorretto poiché si indicherebbe come maggiore il numero negativo.

Il problema può essere risolto applicando al primo stadio a sinistra i bit di segno complementati:

- □ se A e B hanno lo stesso segno i due bit più significativi sono uguali e la loro complementazione non modifica il risultato corretto del confronto.
- □ se A e B hanno segno diverso il bit più significativo del numero positivo vale ora 1 mentre quello del numero negativo vale ora 0; il primo stadio a sinistra del comparatore determina quindi immediatamente che il numero positivo è maggiore di quello negativo.

# Divisione: confronto senza comparatori

Il problema centrale della divisione è il calcolo della cifra del quoziente q<sub>i</sub> come confronto fra V e 2R<sub>i</sub> al passo i-esimo:

- >Se  $V > 2R_i = q_i = 0$
- >Se V≤2R<sub>i</sub> => q<sub>i</sub>=1
- □ se V è costituito da un numero elevato di cifre l'utilizzo di comparatori potrebbe risultare oneroso in termini di circuiti logici.
- $\Box$  q<sub>i</sub> può essere calcolato sottraendo V da 2R<sub>i</sub> ed esaminando il segno della differenza: se è negativo q<sub>i</sub>=0, altrimenti q<sub>i</sub>=1
  - ✓Si noti che la differenza  $\mathbf{2R_i}$  –V andrebbe comunque calcolata se  $q_i$ =1 e in tal caso fornirebbe  $R_{i+1}$
- □ I processi di determinazione di q<sub>i</sub> e R<sub>i+1</sub> possono essere fra loro combinati secondo due principali algoritmi: restoring and non restoring

# Calcolo combinato di qi e Ri+1

L'algoritmo di divisione prevede ad ogni passo i il calcolo di:

$$R_{i+1} := 2R_i - q_i V;$$

Come si è visto, q<sub>i</sub> può essere determinato con la differenza

$$\Delta = 2R_i - V$$

Se  $\Delta \ge 0$  allora  $q_i=1$ , e quindi effettivamente la differenza calcolata fornisce il valore di  $R_{i+1}$ ;

Se  $\Delta$  < 0 allora  $q_i$ =0 e quindi ho calcolato la quantità  $2R_i$ -V, mentre avrei dovuto calcolare  $R_{i+1}$  =  $2R_i$ 

Per avere il risultato corretto è necessario in tal caso effettuare un'operazione di *restoring* che consiste nel sommare V alla quantità  $\Delta$  calcolata:

$$\Delta := R_{i+1} := 2R_i - V$$
  
 $R_{i+1} := R_{i+1} + V$ 

## Restoring division

La tecnica di **restoring division** esegue <u>sempre</u>, al passo i-esimo dell'algoritmo di divisione, la <u>sottrazione</u>

$$R_{i+1} = 2R_i - V$$

□se il risultato di tale differenza è <u>negativo</u>, allora **q**<sub>i</sub>**=0** e si effettua un'operazione di "restoring" del valore di R<sub>i+1</sub> sommando a esso il valore V <u>nello stesso passo</u>

$$R_{i+1}:=2R_i-V$$

$$R_{i+1} := R_{i+1} + V$$

□se il risultato della differenza è <u>positivo</u>, allora **q**<sub>i</sub>=1 e non ci sono ulteriori operazioni da eseguire nello stesso passo.

$$R_{i+1} := 2R_i - V$$

# Non-Restoring division(1/2)

La tecnica di **non-restoring division** prende spunto dal fatto che a un'eventuale operazione di restoring (a) effettuata al passo i-esimo nel caso in cui  $q_i$ =0, segue sempre, al passo (i+1)-esimo, la sottrazione (b).

$$R_i:=R_i+V$$
 (a)  
 $R_{i+1}:=2 R_i-V$  (b)

Le due operazioni possono essere fuse:

*i*): 
$$\Delta_i = R_{i+1} = 2R_i - V < 0 = >q_i = 0$$
 effettuo il restoring:  $R_{i+1} = R_{i+1} + V$   
*i*+1):  $\Delta_{i+1} = R_{i+2} = 2R_{i+1} - V = 2(R_{i+1} + V) - V = 2R_{i+1} + 2V - V = 2R_{i+1} + V$ 




Se al passo i, dopo aver calcolato la differenza (2R<sub>i</sub>-V) risulta q<sub>i</sub>=0, la prossima operazione eseguita sarà una somma:

$$\Delta = 2R_{i+1} + V$$

NOTA: L'algoritmo deve prevedere esplicitamente la possibilità di avere risultati negativi per la sottrazione e quindi sarà necessario un bit per memorizzare il segno

### Schema della divisione



Nota: lo schema mostrato presenta il caso in cui il dividendo contiene al più 2n-1 bit e Q, M e R hanno n bit ciascuno

### Schema della divisione

☐ II divisore V, espresso su <b>n</b> bit, viene caricato in un registro M che rimane costante per tutti i passi del calcolo. ☐ II dividendo D, espresso su <b>2n-1</b> bit, viene memorizzato in A[n-2:0].Q nella fase di inizializzazione. I registri A e Q hanno parallelismo n. ☐ II primo bit di A viene posto a 0 e la prima operazione è un left shift di A: in questo modo la cifra Q[0] è "libera" e può essere sostituita con la prima cifra calcolata del quezionte. Ad agri passo i Q[0] centerrà la cifra del quezionte appene calcolata.
quoziente. Ad ogni passo i Q[0] conterrà la cifra del quoziente appena calcolata  □Se si usa la tecnica del <b>restoring</b> , ad ogni passo dell'algoritmo viene effettuata la <u>sottrazione</u> del divisore dal dividendo parziale (shiftato) contenuto in A. Il segno della differenza determina la cifra q <sub>i</sub> del quoziente e triggera l'eventuale operazione di restoring.
□Se si usa il metodo del <i>non restoring,</i> ad ogni passo dell'algoritmo viene effettuata la <u>somma</u> o la <u>sottrazione</u> del divisore dal dividendo parziale (shiftato) contenuto in A, a seconda che il segno della precedente operazione di somma algebrica sia negativo o positivo.
□II <b>segno</b> viene memorizzato in un flip-flop S posto in testa al registro A

e viene usato per determinare la cifra q<sub>i</sub> del quoziente.

## Algoritmo di Non-Restoring division

NRDivider: (in:INBUS; OUT:OUTBUS)

register S,A[n-1:0],M[n-1:0],Q[n-1:0],COUNT[log<sub>2</sub>n:0];

bus INBUS[n-1:0], OUTBUS[n-1:0];

BEGIN: COUNT:=0;S:=0;

INPUT: A:=INBUS {carico la prima metà del dividendo D (0 in testa)}

Q=INBUS {carico la seconda metà del dividendo D}

M:=INBUS; {divisore V}

LSHIFT: S.A.Q[n-1:1]=A.Q; {la prima volta S è 0, e dopo lo shift è ancora 0}

SUB: if S==0 then

S.A:=S.A-M;

else

SUM: S.A:=S.A+M;

endif

SETq: Q[0]:=not S;

COUNT:=COUNT+1;

COUNT\_TEST: **if** COUNT< n **then** goto LSHIFT;

endif

CORRECTION: if S==1 then

S.A:=S.A+M:

endif

OUTPUT: OUTBUS;=Q, OUTBUS:=A;

**END NRDivider:**