scan\_chain\_on\_board

Corso di ASE anno 18/19

Gruppo 14 PREVITERA GABRIELE PENNONE MIRKO PENNA SIMONE

# **Contents**

1	Clas	s Index	1
	1.1	Class List	1
2	File	Index	3
	2.1	File List	3
3	Clas	s Documentation	5
	3.1	anodes_manager Entity Reference	5
		3.1.1 Detailed Description	5
	3.2	cathodes_manager Entity Reference	6
		3.2.1 Detailed Description	6
	3.3	clock_divisor Entity Reference	6
		3.3.1 Detailed Description	7
		3.3.2 Member Data Documentation	7
		3.3.2.1 STD_LOGIC_1164	7
	3.4	counter_UpMod2n_Re_Sr Entity Reference	7
		3.4.1 Detailed Description	8
	3.5	display_7_segmenti Entity Reference	8
		3.5.1 Detailed Description	9
	3.6	flipflopd Entity Reference	9
		3.6.1 Detailed Description	10
	3.7	flipflopmux Entity Reference	10
		3.7.1 Detailed Description	11
	3.8	mux2 Entity Reference	11
			11
	3.9	register_d_Re_Ar Entity Reference	11
			12
			12
		3.9.2.1 STD LOGIC 1164	12
	3.10	scan_chain Entity Reference	13
			13
	3.11		14
			14
			14
	3 12		14

ii CONTENTS

4	File	Documentation	15
	4.1	anodes_manager.vhd File Reference	15
		4.1.1 Detailed Description	15
	4.2	cathodes_manager.vhd File Reference	15
		4.2.1 Detailed Description	16
	4.3	counter_UpMod2n_Re_Sr.vhd File Reference	16
		4.3.1 Detailed Description	16
	4.4	display_7_segmenti.vhd File Reference	17
		4.4.1 Detailed Description	17
	4.5	flipflopd.vhd File Reference	17
		4.5.1 Detailed Description	17
	4.6	flipflopmux.vhd File Reference	18
		4.6.1 Detailed Description	18
	4.7	mux2.vhd File Reference	18
		4.7.1 Detailed Description	18
	4.8	scan_chain.vhd File Reference	19
		4.8.1 Detailed Description	19
Inc	lex		21

# **Chapter 1**

# **Class Index**

## 1.1 Class List

Here are the classes, structs, unions and interfaces with brief descriptions:

entity anodes_manager	
Permette di gestire gli anodi associati ad ogni cifra(digit) di un display a 7 segmenti.	
Per accendere la cifra giusta(digit) è necessario che l'anodo sia 0, poichè gli anodi sono pilotati	
da segnali 0-attivi	Ę
entity cathodes_manager	6
entity clock divisor	
Filtra i fronti del clock ad una frequenza "clock_frequency_in" per averli ad una frequenza più	
bassa "clock_frequency_out"	6
entity counter_UpMod2n_Re_Sr	7
entity display_7_segmenti	8
entity flipflopd	
Flipflopd implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable	
e reset asincrono	ç
	10
	11
entity register d Re Ar	
. • == =	11
·	13
• –	14
- · · · · · · · · · · · · · · · · · · ·	1/

2 Class Index

# **Chapter 2**

# File Index

## 2.1 File List

Here is a list of all documented files with brief descriptions:

anodes_manager.vhd	
Anodees_manager per il display a 7 segmenti	15
cathodes_manager.vhd	
Cathodes_manager per il display a 7 segmenti	15
counter_UpMod2n_Re_Sr.vhd	
Contatore modulo 2 alla N	16
display_7_segmenti.vhd	
Componente che permette di pilotare fino a 4 digit ricevendo il valore da mostrare sul display	
come sequenza di bit	17
flipflopd.vhd	
Flipflopd implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable	
e reset asincrono	17
flipflopmux.vhd	
Flipflopmux è un flip flop D con multiplexer	18
mux2.vhd	
Implementazione dataflow di un mux 2	18
scan_chain.vhd	
Scan chain è un registro di width flipflop D multiplexati	19

File Index

## **Chapter 3**

## **Class Documentation**

## 3.1 anodes\_manager Entity Reference

Permette di gestire gli anodi associati ad ogni cifra(digit) di un display a 7 segmenti.

Per accendere la cifra giusta(digit) è necessario che l'anodo sia 0, poichè gli anodi sono pilotati da segnali 0-attivi.

#### Libraries

IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

select\_digit in STD\_LOGIC\_VECTOR( 2 downto 0 )

anodes\_manager input: seleziona digit

• enable\_digit in STD\_LOGIC\_VECTOR( 7 downto 0)

anodes\_manager input: abilita digit

anodes out STD\_LOGIC\_VECTOR( 7 downto 0)

anodes\_manager output: digit da accendere

#### 3.1.1 Detailed Description

Permette di gestire gli anodi associati ad ogni cifra(digit) di un display a 7 segmenti. Per accendere la cifra giusta(digit) è necessario che l'anodo sia 0, poichè gli anodi sono pilotati da segnali 0-attivi.

The documentation for this class was generated from the following file:

anodes\_manager.vhd

## 3.2 cathodes\_manager Entity Reference

#### Libraries

IEEE

architecture dataflow of anodes manager end

#### **Use Clauses**

- STD LOGIC 1164
- NUMERIC STD

#### **Ports**

- select\_digit in STD\_LOGIC\_VECTOR( 2 downto 0 )
   cathodes\_manager input: seleziona digit su cui mostrare la cifra
- values in STD\_LOGIC\_VECTOR(31 downto 0)

cathodes\_manager input: valore da mostrare (codifica esadecimale)

dots in STD\_LOGIC\_VECTOR( 7 downto 0 )

cathodes\_manager input: punto da accendere per la parte decimale

cathodes out STD\_LOGIC\_VECTOR(7 downto 0)

cathodes\_manager output: catodo da accendere

#### 3.2.1 Detailed Description

Permette di gestire l'abilitazione dei catodi associati ad ogni segmento omologo di ogni cifra(digit) di un display a 7 segmenti.

Per accendere il giusto segmento è necessario che il catodo sia 0, poichè i catodi sono pilotati da segnali 0-attivi.

The documentation for this class was generated from the following file:

cathodes\_manager.vhd

## 3.3 clock\_divisor Entity Reference

Filtra i fronti del clock ad una frequenza "clock\_frequency\_in" per averli ad una frequenza più bassa "clock\_ ← frequency\_out".

#### Libraries

IEEE

architecture behavioral of cathodes\_manager end

#### **Use Clauses**

STD\_LOGIC\_1164

#### Generics

• clock\_frequency\_in integer:= 100000000

frequenza del clock in ingresso

clock\_frequency\_out integer:= 1000

frequenza del clock in uscita

#### **Ports**

• enable in STD\_LOGIC

clock\_divisor input: segnale enable

reset\_n in STD\_LOGIC

clock\_divisor input: segnale reset

clock\_freq\_in in STD\_LOGIC

clock\_divisor input: segnale di clock in ingresso

clock\_freq\_out out STD\_LOGIC

clock\_divisor output: segnale di clock in uscita

#### 3.3.1 Detailed Description

Filtra i fronti del clock ad una frequenza "clock\_frequency\_in" per averli ad una frequenza più bassa "clock\_ frequency\_out".

#### 3.3.2 Member Data Documentation

```
3.3.2.1 STD_LOGIC_1164
```

```
STD_LOGIC_1164 [Package]
```

last changes: <11/11/2018><15/10/2018><log> Aggiunta doc doxygen

The documentation for this class was generated from the following file:

· clock\_divisor.vhd

## 3.4 counter\_UpMod2n\_Re\_Sr Entity Reference

#### Libraries

• IEEE

architecture behavioral of clock\_divisor end

#### **Use Clauses**

- STD\_LOGIC\_1164
- numeric\_std

#### Generics

```
n NATURAL:= 1
```

• enable\_level STD\_LOGIC:=' 1 '

#### **Ports**

• enable in STD\_LOGIC

enable input

reset\_n in STD\_LOGIC

reset input

clock in STD\_LOGIC

clock input

count\_hit out STD\_LOGIC

count\_hit output

• COUNTS out STD\_LOGIC\_VECTOR((n-1)downto 0)

COUNT output.

#### 3.4.1 Detailed Description

Contatore modulo 2 alla N. Il conteggio viene effettuato sul fronte di salita del clock e il reset è sincrono.

The documentation for this class was generated from the following file:

counter\_UpMod2n\_Re\_Sr.vhd

## 3.5 display\_7\_segmenti Entity Reference

#### Libraries

• IEEE

architecture behavioral of counter\_UpMod2n\_Re\_Sr end

## **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

```
· enable in STD_LOGIC
```

enable del componente

clock in STD\_LOGIC

clock

reset in STD\_LOGIC

reset 1-attivo

values in STD\_LOGIC\_VECTOR(31 downto 0)

Stringa di bit del valore da mostrare.

dots in STD\_LOGIC\_VECTOR( 7 downto 0 )

Segnali che permette di pilotare i punti.

• enable digit in STD\_LOGIC\_VECTOR(7 downto 0)

Segnali che attiva le digit.

anodes out STD\_LOGIC\_VECTOR( 7 downto 0 )

Uscita che pilota gli anodi.

cathodes out STD\_LOGIC\_VECTOR( 7 downto 0 )

Uscita che pilota i catodi.

#### 3.5.1 Detailed Description

Componente che permette di pilotare fino a 4 digit ricevendo il valore da mostrare sul display come sequenza di bit

The documentation for this class was generated from the following file:

• display\_7\_segmenti.vhd

## 3.6 flipflopd Entity Reference

flipflopd implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable e reset asincrono.

#### Libraries

IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

```
init value STD_LOGIC:='0'
```

definisce il livello iniziale del flipflop

reset\_level STD\_LOGIC:=' 0 '

definisce il livello reset

• enable\_level STD\_LOGIC:=' 1 '

definisce il livello enable

#### **Ports**

clock in STD\_LOGIC

flipflopd input : segnale di clock per sincronizzare

enable in STD\_LOGIC

flipflopd input : segnale enable

reset in STD\_LOGIC

flipflopd input : segnale reset

d in STD LOGIC

flipflopd input: input data

· q out STD\_LOGIC

flipflopd output : output data

#### 3.6.1 Detailed Description

flipflopd implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable e reset asincrono.

The documentation for this class was generated from the following file:

· flipflopd.vhd

## 3.7 flipflopmux Entity Reference

#### Libraries

IEEE

architecture behavioural end

#### **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

· clock in STD\_LOGIC

clock

en in STD\_LOGIC

enable

• reset\_n in STD\_LOGIC

reset

scan\_en in STD\_LOGIC

segnale di selezione del multiplexer per modalità (0 = normale, 1 = controllo)

• d in STD\_LOGIC

ingresso del flipflop in modalità normale

scan\_in in STD\_LOGIC

ingresso del flipflop in modalità controllo

• q out STD\_LOGIC

uscita del flipflop

#### 3.7.1 Detailed Description

flipflopmux è un flip flop D con multiplexer: scan\_en è il segnale di controllo del multiplexer, se scan\_en = 0 l'ingresso è d, se scan\_en = 1 l'ingresso è scan\_in.

The documentation for this class was generated from the following file:

• flipflopmux.vhd

## 3.8 mux2 Entity Reference

#### Libraries

IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

- in0 in STD\_LOGIC
- in1 in STD\_LOGIC
- sel in STD\_LOGIC
- o out STD\_LOGIC

#### 3.8.1 Detailed Description

multiplexer: l'uscita o è in0 se sel = 0, in1 se sel = 1 se sel assume altri valori, lo riporto in uscita per evitare fault masking

The documentation for this class was generated from the following file:

• mux2.vhd

## 3.9 register\_d\_Re\_Ar Entity Reference

Registro di dimensione "dimension" che prende in ingresso un dato D e lo memorizza.

#### Libraries

IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

```
    dimension NATURAL:= 8
        definisce il parallelismo del registro
    reset_level STD_LOGIC:=' 1 '
            definisce il livello reset
    load_level STD_LOGIC:=' 1 '
            definisce il livello enable
```

#### **Ports**

```
    clock in STD_LOGIC
        register_d_Re_Ar input : segnale di clock per sincronizzare
    load in STD_LOGIC
        register_d_Re_Ar input : segnale enable
    reset in STD_LOGIC
        register_d_Re_Ar input : segnale reset
    d in STD_LOGIC_VECTOR(dimension - 1 downto 0)
        register_d_Re_Ar input : inpput data
    q out STD_LOGIC_VECTOR(dimension - 1 downto 0)
        register_d_Re_Ar input : output data
```

### 3.9.1 Detailed Description

Registro di dimensione "dimension" che prende in ingresso un dato D e lo memorizza.

#### 3.9.2 Member Data Documentation

```
3.9.2.1 STD_LOGIC_1164

STD_LOGIC_1164 [Package]

last changes: <16/11/2018> <16/11/2018> <log> create
```

The documentation for this class was generated from the following file:

register\_d\_Re\_Ar.vhd

## 3.10 scan\_chain Entity Reference

#### Libraries

IEEE

architecture behavioral of register\_d\_Re\_Ar end

#### **Use Clauses**

• STD\_LOGIC\_1164

#### Generics

```
    width integer:= 8
        dimensione del registro

    shift_direction std_logic:=' 1 '
        shift a sinistra
```

#### **Ports**

clock in STD\_LOGIC

segnale clock di tempificazione

• en in STD\_LOGIC

segnale di abilitazione 1-attivo

reset\_n in STD\_LOGIC

segnale di reset 0-attivo

• scan\_en in STD\_LOGIC

segnale di selezione modalità (0 = normale, 1 = controllo)

scan\_in in STD\_LOGIC

primo valore scan-in

d\_reg in STD\_LOGIC\_VECTOR(width - 1 downto 0)

valore in ingresso nel registro

scan\_out out STD\_LOGIC

ultimo valore scan-out

q\_reg out STD\_LOGIC\_VECTOR(width - 1 downto 0)

valore in uscita del registro

#### 3.10.1 Detailed Description

Scan chain è un registro di width flipflop D multiplexati. Quando scan\_en = 0, il componente si comporta come un normale registro. Quando scan\_en = 1, diventa uno shift register che shifta ad ogni colpo di clock. La direzione dello shift è regolata dal generic shift\_direction (0 = right, 1 = left)

The documentation for this class was generated from the following file:

scan\_chain.vhd

## 3.11 scan\_chain\_on\_board Entity Reference

#### Libraries

IEEE

#### **Use Clauses**

• STD\_LOGIC\_1164

#### **Ports**

- clock in STD\_LOGIC
- · scan in in STD LOGIC
- scan\_clk in STD\_LOGIC
- scan\_en in STD\_LOGIC
- scan\_out out STD\_LOGIC
- anodes out STD\_LOGIC\_VECTOR(7 downto 0)
- cathodes out STD\_LOGIC\_VECTOR( 7 downto 0 )

#### 3.11.1 Member Data Documentation

```
3.11.1.1 STD_LOGIC_1164

STD_LOGIC_1164 [Package]
```

last changes: <16/11/2018><16/11/2018><log> create

The documentation for this class was generated from the following file:

• scan\_chain\_on\_board.vhd

## 3.12 tb\_shifter Entity Reference

### Libraries

• ieee

#### **Use Clauses**

• std\_logic\_1164

The documentation for this class was generated from the following file:

· tb\_shifter.vhd

## **Chapter 4**

## **File Documentation**

## 4.1 anodes\_manager.vhd File Reference

anodees\_manager per il display a 7 segmenti

#### **Entities**

• anodes\_manager entity

Permette di gestire gli anodi associati ad ogni cifra(digit) di un display a 7 segmenti. Per accendere la cifra giusta(digit) è necessario che l'anodo sia 0, poichè gli anodi sono pilotati da segnali 0-attivi.

### 4.1.1 Detailed Description

anodees\_manager per il display a 7 segmenti

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

Nothings

## 4.2 cathodes\_manager.vhd File Reference

cathodes\_manager per il display a 7 segmenti

16 File Documentation

#### **Entities**

· cathodes\_manager entity

## 4.2.1 Detailed Description

cathodes\_manager per il display a 7 segmenti

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

Nothings

## 4.3 counter\_UpMod2n\_Re\_Sr.vhd File Reference

Contatore modulo 2 alla N.

## **Entities**

• counter\_UpMod2n\_Re\_Sr entity

#### 4.3.1 Detailed Description

Contatore modulo 2 alla N.

Author

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

## Dependencies:

## 4.4 display\_7\_segmenti.vhd File Reference

Componente che permette di pilotare fino a 4 digit ricevendo il valore da mostrare sul display come sequenza di bit.

#### **Entities**

· display\_7\_segmenti entity

#### 4.4.1 Detailed Description

Componente che permette di pilotare fino a 4 digit ricevendo il valore da mostrare sul display come sequenza di bit.

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

Nothings

## 4.5 flipflopd.vhd File Reference

flipflopd implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable e reset asincrono.

#### **Entities**

• flipflopd entity

flipflopd implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable e reset asincrono.

#### 4.5.1 Detailed Description

flipflopd implementa un flipflop di tipo d che commuta sul fronte di salita, con segnale di enable e reset asincrono.

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

18 File Documentation

## 4.6 flipflopmux.vhd File Reference

flipflopmux è un flip flop D con multiplexer

#### **Entities**

· flipflopmux entity

## 4.6.1 Detailed Description

flipflopmux è un flip flop D con multiplexer

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

Nothings

## 4.7 mux2.vhd File Reference

implementazione dataflow di un mux 2

## **Entities**

• mux2 entity

## 4.7.1 Detailed Description

implementazione dataflow di un mux 2

Author

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

## 4.8 scan\_chain.vhd File Reference

Scan chain è un registro di width flipflop D multiplexati.

#### **Entities**

• scan\_chain entity

## 4.8.1 Detailed Description

Scan chain è un registro di width flipflop D multiplexati.

**Author** 

Gabriele Previtera, Mirko Pennone, Simone Penna

Date

04/03/2019

Version

0.2

#### Dependencies:

20 File Documentation

## Index

```
anodes_manager, 5
anodes_manager.vhd, 15
cathodes_manager, 6
cathodes_manager.vhd, 15
clock_divisor, 6
    STD_LOGIC_1164, 7
counter_UpMod2n_Re_Sr, 7
counter_UpMod2n_Re_Sr.vhd, 16
display_7_segmenti, 8
display_7_segmenti.vhd, 17
flipflopd, 9
flipflopd.vhd, 17
flipflopmux, 10
flipflopmux.vhd, 18
mux2, 11
mux2.vhd, 18
register_d_Re_Ar, 11
    STD_LOGIC_1164, 12
STD_LOGIC_1164
    clock_divisor, 7
    register_d_Re_Ar, 12
    scan_chain_on_board, 14
scan_chain, 13
scan_chain.vhd, 19
scan_chain_on_board, 14
    STD_LOGIC_1164, 14
tb_shifter, 14
```