
CT Übungsaufgaben Microcontroller Basics

Aufgabe 1


Gegeben sind die folgenden Buszugriffe





a) Geben Sie für beide Zugriffe jeweils die Richtung an (write oder read) sowie die Adresse des Zugriffs und den geschriebenen bzw. gelesenen Wert.

b) Was enthält der Speicher <u>vor</u> dem Zugriff "Access 1"? Tragen Sie die Bytes, auf welche zugegriffen wird, mit ihren Adressen in der Memory Map ein. Der Prozessor ist little endian.



c) Was enthält der Speicher <u>nach</u> dem Zugriff "Access 2"? Tragen Sie die Bytes, auf welche zugegriffen wird, mit ihren Adressen in der Memory Map ein. Der Prozessor ist little endian.

Adresse Inhalt (Byte) 0x6100'ABC8 0x88 0x6100'ABC9 0x77 0x6100'ABCA 0x66 0x6100'ABCB 0x55

Gegeben ist ein System Bus mit den 6 Adresslinien A[5:0].

a) Wie viele Bytes können damit adressiert werden?

26 = 64 → Es können 64 Bytes adressiert werden.

Als Byte behandstern

b) Unter wie vielen Adressen kann ein 8-bit Control Register angesprochen werden, wenn dafür 4 dieser Adressleitungen dekodiert werden?

 $2^{(6-4)} = 4 \rightarrow Das$ Byte kann unter 4 Adressen angesprochen werden.

c) Unter welchen Adressen (in Hex) kann das Control Register angesprochen werden, wenn nur die oberen 4 Adressleitungen wie folgt dekodiert werden:

```
select = A[5] & A[4] & !A[3] & !A[2]
```

$1100XXb \rightarrow 0x30, 0x31, 0x32, 0x33$

d) Unter welchen Adressen (in Hex) kann das Control Register angesprochen werden, wenn nur die unteren 4 Adressleitungen wie folgt dekodiert werden:

```
select = !A[3] & A[2] & A[1] & !A[0]
```

$XX0110b \rightarrow 0x06, 0x16, 0x26, 0x36$

e) Unter welchen Adressen (in Hex) kann das Control Register angesprochen werden, wenn nur die mittleren 4 Adressleitungen wie folgt dekodiert werden:

```
select = !A[4] & !A[3] & A[2] & !A[1]
```

$X0010Xb \rightarrow 0x04, 0x05, 0x24, 0x25$

f) Wie müssen die Adressen dekodiert werden, wenn das Control Register genau unter der Adresse 0x28 angesprochen werden soll ?

```
select = A[5] & !A[4] & A[3] & !A[2] & !A[1] & !A[0]
```

- · Anzahl Addresslinien: Bus mit n Addresslinien -> es konnen 2" Bytes addressiest werden
- Address Decoding: wit n Addressleitungen, \times davon werden deleodiert, \rightarrow kann das Byte/Begister unter $2^{(n-\times)}$ Addressen angesprochen werden

```
Decoding operifischer leitungen:

Select = A[i] -> Address-Bit = 1

[A[i] -> Address-Bit = 0

[Aii] -> Address-Bit = 0

(wichts appealow)

Cuichts appealow)

Guidents

(a) Schreibe Addresse in binar auf 1 setze für jede Addressleitung

Wert wie nach legende ein

Für alle Stellen mit X kann entweder O oder 1 imposetzt weden

-> alle möglichen Kombinationen = Addressen unter denen das Rogister angesprochen werden kann
```

```
longulecturt: ist spezifische Addresse gegeben, schreibe in Binār und mit der legende oben

schreibe für alle Leitungen ACi]: select = A[n] b A[n-n] b ... b A[o] (beachte ENDIAN)!

(oder !A[i] falls nätig)

ader nicuts falls
```

KR C-Code Register Addressing

Aufgabe 3

Schreiben Sie Codesequenzen in C für die folgenden Fälle. Verwenden Sie unsigned integer Typen aus stdint.h

a) Lesen Sie den Wert eines 8-bit Control Registers an der Adresse 0x6100 \ 0007 in eine von Ihnen zu definierende Variable ein.

```
#define MY_BYTE_REG (*((volatile uint8_t *)(0x61000007)))
uint8_t my_var;
my var = MY BYTE REG;
```

b) Setzen Sie sämtliche Bits eines 16-Bit Control Registers an Adresse 0x6100 '0008 auf ,1'.

```
#define MY_HALFWORD_REG (*((volatile uint16_t *)(0x61000008)))
MY HALFWORD REG = 0xFFFF;
```

c) Warten Sie in einer Schleife, bis Bit 15 im 32-bit Control Register an der Adresse 0x6100 '000c auf ,1' gesetzt ist.

```
#define MY_WORD_REG (*((volatile uint32_t *)(0x6100000C)))
while (!(MY_WORD_REG & 0x00008000)){
}
```

d) Setzen Sie Bit 16 im Control Register an Adresse 0x6100 '0010 auf ,1' ohne die anderen Bits des Registers zu verändern.

```
#define MY_WORD_REG2 (*((volatile uint32_t *)(0x61000010)))
MY WORD REG2 |= 0x00010000;
```

```
    Pegister Size: 8 bits → Byk (uint 8-t)
    16 bits → Halfword (uint 16-t)
    32 bits → Word (uint 32-t)
```

· Register an spezifischer Addresse ingreiten: #define MY_xsizex_REG (*((volatile uintX_t*)(0x....)))

```
- West aus REG in Variable einlesen
- REG auf bestimmten West setzen
- einzelne Bits verändern
- warten bis sich West in REG verändart
```



CT Übungsaufgaben GPIO Konfiguration und Programmierung

Auf dem STM32F429 Discovery Board soll der Wert des User Buttons (B1) eingelesen werden und der invertierte Wert an der grünen User Led (LD3) oder der roten User Led (LD4) oder in einem eigenen Muster ausgegeben werden. Die Dokumentation finden Sie unten (Seite 3) und verwenden Sie das in OLAT abgelegte Referenzmanual.

Aufgaben:

a) Welche GPIO-Ports müssen für die Ein- bzw. Ausgabe angesprochen werden? Geben Sie den Namen und die Basisadressen an.

GPIO Port A \rightarrow Eingabe 0x40020000 GPIO Port G \rightarrow Ausgabe 0x40021800

b) Welche Register müssen für die Ausgabe an der LED konfiguriert werden? Geben Sie die Namen und die Adressen an.

 MODER
 0x40021800

 TYPER
 0x40021804

 SPEEDR
 0x40021808

 PUPDR
 0x4002180C

c) Konfiguration (Bit-Werte), welche Bits müssen vom Reset her verändert werden?

 MODER
 0x1 << (2*13) // Mode Out, Pin 13</td>

 TYPER
 0x0 << 13 // Push Pull, Pin 13</td>

 SPEEDR
 0x1 << (2*13) // Speed med., Pin 13</td>

 PUPDR
 0x0 << (2*13) // No PullUp, Pin 13</td>

d) Welche Register müssen für die Eingabe konfiguriert werden? Geben Sie die Namen und die Adressen an.

MODER 0x40020000

TYPER 0x40020004 // für Eingabe nicht relevant SPEEDR 0x40020008 // für Eingabe nicht relevant

PUPDR 0x4002000C

e) Konfiguration (Bit-Werte), welche Bits müssen vom Reset her verändert werden?

MODER0x0 << (2*0)// Mode In, Pin 0TYPER// Wird nicht verwendet, ignoriertSPEEDR// Wird nicht verwendet, ignoriertPUPDR0x0 << (2*0)// No PullUp, Pin 0

f) Wie werden die beiden LED gelöscht? Geben Sie Port, Registername und –Adresse sowie die dazugehörigen Bitwerte an

Port G + BSSR_offset 0x1 << (16+13) // Clr 0..15→ bit 16..31 0x40021800 + 0x18

Port G + BSSR_offset 0x1 << (16+14) // Clr 0..15→ bit 16..31

0x40021800 + 0x18

g) Schreiben Sie eine Eingabemethode, die den aktuellen Zustand des User Buttons B1 einliest und zurückgibt, damit wissen Sie, welche Werte B1 im Ruhezustand und im gedrückten Zustand liefert.

Port A + IDR offset 0x40020000 + 0x10 Gelesenen Wert mit 0x1 maskieren, dann auf 1 (gedrückt) testen.

Hinweis:

Sie können die GPIO mit dem gegebenen Programmrahmen auch auf einem STM32F429 ohne CT-Board verwenden. Auf dem CT-Board muss dazu der Drehschalter P10 in Stellung 0 gesetzt werden. Zudem muss im Projekt-Teil "Options for target 1" im Reiter C/C++ im Abschnitt "Preprocessor Symbols" im Feld "Define:" NO FMC eingetragen werden.

Ideen für die Programmierung (freiwillig):

h) Anschliessend erweitern Sie die main-Schleife so, dass das Drücken des Buttons an der oder den Led angezeigt wird.

Button gedrückt → grün leuchtet:

Port G + BSSR offset 0x1 << (13)0x40021800 + 0x18

Button gedrückt → grün leuchtet, rot aus Button nicht gedrückt → grün aus, rot leuchtet:

> Port G + BSSR offset 0x1 << (13) und 0x1 << (16+14)

> 0x40021800 + 0x18Port G + BSSR offset 0x1 << (14) und 0x1 << (16+13)

0x40021800 + 0x18

Actually write a proper KR!!

• Ein-/Ansgabe (Port - Namen &-Addressen)

CT Übungsaufgaben Serielle Datenübertragung



Aufgabe 1

Auf einer seriellen asynchronen Übertragungsleitung (UART) mit 19'200 Bit/s, 7 Daten-Bits, und einem Stop-Bit (ohne Parity Bit) soll die Zeichenfolge "AC" übertragen werden.

ASCII('A') = 0x41 = 100 0001b ASCII('C') = 0x43 = 100 0011b

a) Wie lange dauert die Übertragung eines Bits (Periode T)?

 $1/19^{\circ}200 \text{ s} = 52.1 \text{ us}$

b) Zeichnen Sie den zeitlichen Verlauf der Übertragung ein. Bezeichnen Sie die einzelnen Bits wie folgt:


S \rightarrow Start-Bit $= \emptyset$

Achting Parity-Bit!

E \rightarrow Stop-Bit (End) = \wedge

D -> Daten-Bit Achtmg: Endian! nomaleoneise little, O oder 1

I → Idle-Bit (keine Übertragung) = /



LSB first

c) Welche Taktabweichung in % von der Bit-Zeit (T) darf der Empfänger maximal aufweisen, damit die Zeichen noch fehlerfrei empfangen werden können, falls der Sender mit exakter Frequenz läuft?

fallende Flanke Start-Bit bis Mitte D6 = 7.5 Bits
Maximale Abweichung für die richtige Erkennung D6: 0.5 bits
Taktabweichung: 100% * 0.5 / 7.5 = ~ 6.67%

KR UART übertragung/ sync

a) Wie synchronisieren sich Sender und Empfänger bei einer UART?

Mit Hilfe der negativen Flanke des ersten übertragenen Bits Letztes Bit (Stopp) oder Idle → '1' Erstes Bit (Start) = '0'

b) Wie viele Nutzdaten-Bytes kann man pro Sekunde übertragen, wenn die UART eingestellt ist auf 9600 baud (entspricht hier 9600 bit/Sek.), 8 Datenbits, 2 Stoppbits, 1 Paritybit.

Pro Nutzdate-Byte werden 1 Startbit, 8 Datenbits, 2 Stoppbits und 1 Paritybit, d.h. total 12 Bits übertragen


9600/12 bit/s = 800 Bytes/s


Aufgabe 2



- a) Zeichnen Sie das Timing Diagramm (Signale SCLK, SS#, MOSI, MISO) für ein SPI Interface
 - 8 Bit Daten (MOSI: 0xA7, MISO: 0x37), MSB first
 - Mode 3 d.h. CPOL = 1 und CPHA = 1
- b) Zeichnen Sie die Sampling Edges ein.
- c) Wie lange dauert eine Bit Cell d.h. eine Clockperiode wenn SCLK eine Frequenz von 100kHz hat?

0.01 ms





CT Übungsaufgaben Timer/Counter, PWM

Aufgabe 1

a) Erklären Sie in Stichworten die einzelnen Funktionseinheiten eines Timers anhand der Tabelle.

| Register | Inhalt | Funktion(en) | | | |
|-----------------|-------------------------------|--|--|--|--|
| Prescaler | Divisor für Eingangssignal | Es wird nur jeder n-te Wert gezählt. | | | |
| Counter | Aktueller Timerwert | Der Wert wird mit jedem n-ten Tick um eins erhöht oder erniedrigt | | | |
| Reload | Wert für Timer- überlauf | <u>Upcounter</u> : Timer zählt bis zu diesem Wert, dann Überlauf <u>Downcounter</u> : Startwert für Timer | | | |
| Capture/Compare | Vergleichswert | <u>Capture</u> : Bei einem Event wird der Wert des Counters hier gespeichert <u>Compare</u> : Sobald der Wert vom Counter erreicht wird, wird ein Event ausgelöst. | | | |

b) Erläutern Sie die Funktion Capture.


Bei einem Event wird der Inhalt des Counter Registers in das Capture / Compare Register kopiert. Der Counter läuft weiter.

c) Erläutern Sie die Funktion Compare.


Sobald der Counter den Wert des Capture / Compare Register erreicht hat, wird ein Event oder ein Interrupt ausgelöst. Der Counter läuft weiter.

KR Timing Diagramm

d) Ergänzen Sie das gegebene Timing Diagram. Die Funktion Capture wird bei steigender Flanke des Signals "event "ausgelöst. Der Timer ist als Upcounter konfiguriert, und der Prescaler ist auf 4 (im Register steht 0x03) eingestellt. Die Startwerte entsprechen sonst dem Zustand nach einem Reset.



Lösung:





Es soll Timer 3 des STM32F429 konfiguriert werden. Verwenden Sie das Reference Manual (zu finden in OLAT) zur Lösung der Aufgabe. Geben Sie die entsprechende Codezeilen in C an

a) Als Source soll die interne Clock CK_INT mit 84 MHz verwendet werden. Setzen Sie die Bits im entsprechenden Register auf die notwendigen Werte. Hinweis: andere Bits des Registers sollen nicht verändert werden.

```
TIM3 SMCR &= 0xFFF8; // TIM3 SMCR [2:0] 0b000
```

b) Der Timer soll als Upcounter konfiguriert werden. Hinweis: andere Bits des Registers sollen nicht verändert werden.

```
TIM3 CR1 &= 0xFF8F -> See reference Hannal
```

c) Die Zeit für den Timerüberlauf soll 200 ms betragen. Welche Werte müssen Sie in die Register PSC und ARR schreiben (Angabe hexadezimaler Werte)? Hinweis: Es sind verschiedene richtige Lösungen möglich.



Timer 4 des STM32F429 ist bereits als Upcounter konfiguriert und läuft. Das Reload Register enthält folgenden Wert:

```
TIM4 ARR = 0x9C3F
```

Aufgabe 3

a) Geben Sie den Wert für das CCR-Register an, damit ein Duty Cycle von 25% mittels PWM Mode 1 erzeugt wird.

```
TIM4 CCR1 = 0x2710 // 0x9C3F = (40000-1) -> 0x2710 = (10000)
```

TIMx_CNT zählt von 0 ...39999 = 40000 Ticks -> Duty Cycle 25% entspricht 10000 Ticks

```
PWM Mode 1 (Upcounting): OC_REFx='1' as long as TIMx_CNT<TIMx_CCR otherwise OC_REFx= '0'
-> 0...9999 = 10000 Ticks -> TIMx_CNT<TIMx_CCR -> OC_REFx= '1'
-> 10000...39999 = 30000 Ticks -> TIMx_CNT>=TIMx_CCR -> OC_REFx= '0'
```

b) Nun ist Timer 4 als Downcounter im PWM Mode 2 statt als Upcounter im PWM Mode 1 konfiguriert. Was müssen Sie ändern, um ein identisches elektrisches Signal zu erhalten (Werte)?

```
TIM4 CCR1 anpassen
```

```
TIM4_CCR1 = 0x752F // entspricht (30000-1)

PWM Mode 2 (Downcounting): OC_REFx='1' as long as TIMx_CNT>TIMx_CCR otherwise OC_REFx= '0'
-> 39999...30000 = 10000 Ticks -> TIMx_CNT>TIMx_CCR -> OC_REFx= '1'
-> 29999...0 = 30000 Ticks -> TIMx_CNT<=TIMx_CCR -> OC_REFx= '0'
```



Der Timer ist als Upcounter konfiguriert. Bestimmen Sie das generierte PWM-Signal am Ausgang (Zahlen + Skizze). Die Source liefert ein Signal der Frequenz 0,5 MHz.

Die relevanten Konfigurationsregister sind wie folgt initialisiert:

```
TIM3_PSC = 0x01F3

TIM3_ARR = 0x752F

TIM3_CCR1 = 0x2710

TIM3_CCMR1 = 0x0070
```

Welches Signal wird erzeugt? Zeichnen Sie das Signal und geben Sie die Werte für Periode und Duty Cycle an (Zeitangaben).

Lösung:


Gegebene Register entsprechen:

```
TIM3_PSC = 0 \times 01F3 // (500-1) -> 1 kHz

TIM3_ARR = 0 \times 752F // (30000-1) -> Periode 30 Sekunden

TIM3_CCR1 = 0 \times 2710 // (10000) -> 10 Sekunden

TIM3_CCMR1 = 0 \times 0070 // PWM Mode 2
```



Periode: 30 Sekunden, Duty Cycle: (30 Sekunden-10Sekunden) = 20 Sekunden

13.3.6 Timing diagram

As shown in *Figure 45*, the ADC needs a stabilization time of t_{STAB} before it starts converting accurately. After the start of the ADC conversion and after 15 clock cycles, the EOC flag is set and the 16-bit ADC data register contains the result of the conversion.




Figure 45. Timing diagram

13.7 Fast conversion mode

It is possible to perform faster conversion by reducing the ADC resolution. The RES bits are used to select the number of bits available in the data register. The minimum conversion time for each resolution is then as follows:

12 bits: 3 + 12 = 15 ADCCLK cycles

10 bits: 3 + 10 = 13 ADCCLK cycles

8 bits: 3 + 8 = 11 ADCCLK cycles

• 6 bits: 3 + 6 = 9 ADCCLK cycles

13.12 ADC interrupts

An interrupt can be produced on the end of conversion for regular and injected groups, when the analog watchdog status bit is set and when the overrun status bit is set. Separate interrupt enable bits are available for flexibility.

Two other flags are present in the ADC_SR register, but there is no interrupt associated with them:

- JSTRT (Start of conversion for channels of an injected group)
- STRT (Start of conversion for channels of a regular group)

| Interrupt event | Event flag | Enable control bit | | |
|--|------------|--------------------|--|--|
| End of conversion of a regular group | EOC | EOCIE | | |
| End of conversion of an injected group | JEOC | JEOCIE | | |
| Analog watchdog status bit is set | AWD | AWDIE | | |
| Overrun | OVR | OVRIE | | |

Table 70. ADC interrupts

13.13.2 ADC control register 1 (ADC_CR1)

Address offset: 0x04

Reset value: 0x0000 0000

| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|-----|----------|---------|-------------|------------|-------|------------|--------|----------|-------|------------------|----------|----|----|----|----|
| | Reserved | | | OVRIE RES | | AWDEN | JAWDEN | Descried | | | | | | | |
| | | Reserve | eu | | rw | rw | rw | rw | rw | | Reserved | | | | |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DIS | SCNUM[| 2:0] | JDISCE N | DISC EN | JAUTO | AWDSG L | SCAN | JEOCIE | AWDIE | EOCIE AWDCH[4:0] | | | | | |
| rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw | rw |

Bits 31:27 Reserved, must be kept at reset value.

Bit 26 OVRIE: Overrun interrupt enable

This bit is set and cleared by software to enable/disable the Overrun interrupt.

- 0: Overrun interrupt disabled
- 1: Overrun interrupt enabled. An interrupt is generated when the OVR bit is set.

Bits 25:24 RES[1:0]: Resolution

These bits are written by software to select the resolution of the conversion.

00: 12-bit (15 ADCCLK cycles)

01: 10-bit (13 ADCCLK cycles)

10: 8-bit (11 ADCCLK cycles)

11: 6-bit (9 ADCCLK cycles)

Bit 23 AWDEN: Analog watchdog enable on regular channels

This bit is set and cleared by software.

- 0: Analog watchdog disabled on regular channels
- 1: Analog watchdog enabled on regular channels

Bit 22 JAWDEN: Analog watchdog enable on injected channels

This bit is set and cleared by software.

- 0: Analog watchdog disabled on injected channels
- 1: Analog watchdog enabled on injected channels

Bits 21:16 Reserved, must be kept at reset value.

Bits 15:13 DISCNUM[2:0]: Discontinuous mode channel count

These bits are written by software to define the number of regular channels to be converted in discontinuous mode, after receiving an external trigger.

000: 1 channel

001: 2 channels

111: 8 channels

Bit 12 JDISCEN: Discontinuous mode on injected channels

This bit is set and cleared by software to enable/disable discontinuous mode on the injected channels of a group.

- 0: Discontinuous mode on injected channels disabled
- 1: Discontinuous mode on injected channels enabled

| ADC region | | offset | | Address of register |
|-------------|--------|---------------|--------------------|--------------------------------------|
| | ADC1 | 0x000 - 0x04C | Specific registers | 0x40012000 + 0x000 + register offset |
| | | | Reserved | |
| 0x4001 2000 | ADC2 | 0x100 - 0x14C | Specific registers | 0x40012000 + 0x100 + register offset |
| 0x4001 23FF | | | Reserved | |
| 0,4001 2511 | ADC3 | 0x200 - 0x24C | Specific registers | 0x40012000 + 0x200 + register offset |
| | | | Reserved | |
| | Common | 0x300 - 0x308 | Common registers | 0x40012000 + 0x300 + register offset |

CT Übungsaufgaben ADC

1. Offset errors

- a. Draw the transfer function of an ideal 3-Bit ADC. V_{REF} is set to 2V.
- b. That ADC has an offset error of -1.5 LSB.
 - I. Draw the new transfer function
 - II. Convert the LSB in volts
 - III. Convert the offset error in Volts
 - IV. Calculate the offset error in % of FSR

2. Programming the ADC

Consider the ADC registers and addresses given below. Assume that the ADCs are properly initialized and started for regular channel conversion.


Write C code (including correct register addresses) to do the following:

- a. Wait until ADC1 conversion has completed.
- b. Set an 8-bit variable (var2) to 0xFF if there was a loss of data on ADC2, otherwise reset that variable to 0.
- c. Set ADC3 resolution to 10-bit.

Solution

1. Offset errors

Solution 1.a (as below, but only the green curve) Solution for 1.b (only the blue curve)




> nou to diagrams

 V_{REF} = 2 V \rightarrow 1LSB = 2/2³ = 2/8 = 0.25V Offset error of -1.5 LSB corresponds to -1.5 * 0.25V = 0.375V

 $FSR = V_{REF} - 1LSB = 2 - 0.25V = 1.75V$ Offset Error (%FSR) = Offset Error (V) * 100 / FSR = 0.375V * 100 / 1.75V = 21.43%

Additional information:

In case of a positive offset error of +1.5 LSB, the graph will look like below.



2. Programming the ADC

```
// Check Bit1 (EOC) of ADC1 status register.
// Address of status register of ADC1 register is:
//0x4001'2000 + base offset of ADC1 + status reg offset = 0x40012000
#define MY STATUS REG ADC1 (*((volatile uint8 t *)(0x40012000)))
while (! (MY STATUS REG ADC1 & 0x02)) {
}
// If bit5 of status register is 1, then an overrun has occurred.
// Address of status register of ADC1 register is:
//0x4001'2000 + base offset of ADC2 + status reg offset = 0x40012100
#define MY STATUS REG ADC2 (*((volatile uint8 t *)(0x40012100)))
if (MY STATUS REG ADC2 & 0x20) {
   var2 = 0xFF;
} else {
   var2 = 0x00;
// Write [bit25 bit24] of ADC3 control register1 to [01]
// Address of that register is:
//0x4001'2000 + base offset ADC3 + Control reg1 offset = 0x40012204
```

```
#define MY_control_REG1_ADC3 (*((volatile uint32_t *)(0x40012204)))
MY_control_REG1_ADC3 |= 0x01000000; // force bit24 to 1
MY_control_REG1_ADC3 &= 0xFDFFFFFF; // force bit25 to 0

Could also be written as:
MY_control_REG1_ADC3 &= 0xFCFFFFFF; // force [bit25 bit24] to [00]
MY_control_REG1_ADC3 |= 0x01000000; // force [bit25 bit24] to [01]
```

CT Übungsaufgaben Memory

Aufgabe 1

- a) Nennen Sie drei Unterschiede zwischen einem 'asynchronous SRAM' (statisches RAM) und einem SDRAM (Synchronous Dynamic RAM).
- 1. statisch (Inhalt bleibt bestehen solange Speisung anliegt) vs. dynamisch (permanenter refresh notwendig)
- 2. Speicherelement: Flip-flop vs. Kondensator
- 3. Schnittstelle: asynchron (NWE,NOE) vs. synchron (RAS,CAS)
- 4. Zugriffszeit:
 SRAM alle Zugriffzeiten gleich lang
 SDRAM Hohe Latenz für ersten Zugriff, kurze Zugriffszeit für Folgeadressen
- 5. SDRAM: kleinere Speicherzellen → höhere Anzahl von Speicherzellen pro Fläche
- b) Was ist die typische Funktion des Pins $\overline{0E}$ bei einem asynchronen SRAM? Der Pin kontrolliert, ob das Memory Daten auf den Bus schreibt (treibt) oder ob sich die SRAM Ausgangstreiber der Datenleitungen im Floating Zustand befinden. Der Pin wird beim Auslesen des RAMs durch den Prozessor aktiviert (low gesetzt).





Gegeben ist der folgende 'asynchronous SRAM' Baustein.

a) Wie viele Adresspins benötigt der Baustein?

 $64K = 2^{16} \rightarrow 16 \ Adresspins \rightarrow ADDR[15:0]$

- b) Der Baustein wird an den 'Flexible Memory Controller' (FMC) des STM32F4xxx angeschlossen. Adresse 0x6800 ' 0000 soll die tiefste Adresse sein, unter welcher der Baustein angesprochen werden kann. Tragen Sie die anzuschliessenden FMC–Signale direkt links neben den Pfeilen ein.
- c) Unter welcher Adresse greifen Sie aus der Software heraus auf das Byte an der höchsten Adresse des Bausteines zu?

0x6800'FFFF Base Addresse + Anz. Adressen

d) Beim Entwickeln der Software stellen Sie fest, dass Sie unter der Adresse 0x6BFF '0000 auf das identische Byte des Bausteins wie unter 0x6800 '0000 zugreifen. Was ist die Erklärung?

Partial Address Decoding: Die Bits A[25:16] sind nicht angeschlossen und werden deshalb nicht decodiert.

e) Unter wie vielen 64KByte Adressblöcken kann auf den Baustein zugegriffen werden? A[25:16] → 10 Adresslinien → 2¹⁰ = 1024 Adressblöcke

0x68XX'0000 0x69XX'0000 0x6AXX'0000 0x6BXX'0000

| Welche der folgenden Aussagen treffen für ein DRAM (Dynamisches RAI | √I) zu? | |
|---|-----------|-----------------------|
| Bezeichnen Sie das entsprechende Feld mit einem 'X'. | trifft zu | trifft nicht zu |
| Die Daten werden in einer RS Flip-flop artigen Zelle gespeichert. | | X |
| Zugriffe auf einzelne Speicherstellen haben eine hohe Latenz. | X | |
| Auf Grund der Leckströme ist ein periodischer Refresh notwendig. | X | |
| Der Preis pro Speicherzelle ist hoch. | | X |
| Ist ein flüchtiger (volatiler) Speicher. | X | |
| Eignet sich gut für Blockzugriffe. | X | |
| Falls keine Zugriffe erfolgen, ist der Leistungsverbrauch sehr klein. | | Y |

Aufgabe 4Kreuzen Sie jeweils für NOR und NAND Flash an, ob die Aussagen zutreffen.


| | NOR F | NOR Flash 1) | | Flash | |
|--|-----------|--------------------|-----------|--------------------|--|
| | trifft zu | trifft nicht zu | trifft zu | trifft nicht zu | |
| Erlaubt das Ausführen von Programmcode direkt aus dem Speicher. | X | | | X | |
| Der Speicher kann nur Sektor-weise gelöscht, d.h. auf '1' geschrieben werden. | X | | X | | |
| Eignet sich für wahlfreie Zugriffe auf einzelne Bytes. | X | | | X | |
| Eignet sich für das effiziente Speichern von grossen Datenblöcken. | | X | X | | |
| Erfordert eine spezielle Schnittstelle, welche nicht mit asynchronous SRAM Lesezugriffen kompatibel ist. | | X | X | | |
| Bits in einem einzelnen Byte können immer auf '0' geschrieben werden. | X | | X | | |
| Bits in einem einzelnen Byte können immer auf '1' geschrieben werden. | | X | | X | |
| Wenn Programmcode abgelegt wird, dann muss dieser in der Regel vor der Ausführung ins RAM geladen werden. | | X | X | | |
| Verwendet die Floating Gate Transistor Technologie | X | | X | | |
| Der erste Lesezugriff benötigt eine hohe Latenzzeit, die folgenden Lesezugriffe erfolgen aber sehr viel schneller. | | X | X | | |
| Grosse Datenblöcke können schnell abgespeichert werden. | | X | X | | |
| Wird vor allem für das Speichern von Programmcode und von persistenten Daten eingesetzt. | X | | | X | |
| Solid-State-Disks (SSD) werden aus diesem Speicher gebaut. | | X | X | | |

1) NOR mit Parallel Interface


1. Spezifikation LED Steuerung mit CT Board

Beschreibung

Beim Starten des Systems werden beide LED's ausgeschaltet und das System geht in den Wartezustand *WAIT* über. Wird der Schiebeschalter S0 in die Position *oben* geschoben, werden beide LED's (LED0 und LED1) eingeschaltet und das System geht in den Zustand *ALL_ON* über. Wird nun erneut Schalter S0 oder Schalter S1 in die Position *oben* geschoben, wird die entsprechende LED ausgeschaltet und das System geht in den Wartezustand über.



UML-Diagramm



2. Software Struktur


Hauptprogramm

Das Hauptprogramm initialisiert das System und fragt in einer Schleife periodisch ab, ob ein Ereignis an den Schiebeschaltern aufgetreten ist. Falls ja wird das Ereignis zur Verarbeitung an die State Machine weitergegeben.

```
/*
  * Main program
  *
  * Endless loop to detect and process events
  */
int main(void)
{
    event_t event;
    fsm_init();
    timer_init();

    while (1) {
        event = get_event();
        if (event != NO_SWITCH) {
            fsm_handle_event(event);
        }
    }
}
```

Zustandsautomat



3. Mögliche Implementierung

Wichtiger Hinweis: Unten stehender Programm-Code ist nur ein Musterbeispiel für eine mögliche Implementierung der einzelnen Funktionen ohne Aufteilung in einzelne Programmmodule, etc. Auch die Handhabung von Ereignissen etc. ist vollständig auf das einfache Beispiel ausgerichtet.

Includes und Macros

```
/* standard includes */
#include <stdint.h>
/* macros for accessing CT Board */
#define LED 07 00 (*((volatile uint8 t *)(0x60000100)))
#define DIPSW 07 00 (*((volatile uint8 t *)(0x60000200)))
Definition von Enumerationstypen
/* type definitions for states, events and leds */
typedef enum {
    WAIT,
    ALL ON
} fsm state t;
typedef enum {
    NO SWITCH = 0 \times 00,
    S0
             = 0 \times 01, // bit position of switch S0
    S1
             = 0 \times 02
                        // bit position of switch S1
```

Definition einer modullokalen Variable für die Zustände

```
/* use static state variable for module internal usage */
static fsm state t state = WAIT;
```

Einlesen eines Ereignisses

```
* Reads the dip switches and detects events, i.e. changes from
 * 0 to 1 compared to the last reading of the switches. The function
 * includes a priorisation of events for simultaneous events.
 * The variable last switch value is defined as static to
 * retain the value between function calls.
* Returns a single event
static event t get event(void)
{
    static uint8 t last switch value = 0x3; // avoids event
                                              // @first call
    event t retval = NO SWITCH;
    uint8 t all events;
    uint8 t current switch value;
    current switch value = DIPSW 07 00;
    // rising edge detection
    // handle only one event in case of simultaneous events
    all events = ~last switch value & current switch value;
    last switch value = current_switch_value;
    if (all events & (uint8 t)S0) {
        retval = S0;
    } else if (all events & (uint8 t)S1) {
       retval = S1;
    timer wait for tick(); // delay for debouncing
    return retval;
}
Ausgeben von Aktionen
* Turns LEDs off according to parameters
* param[in]: leds bitmask indicating LEDS to be turned off
static void led turn off(led t leds)
{
    LED 07 00 &= ~leds;
}
* Turns LEDs on according to parameters
* param[in]: leds bitmask indicating LEDS to be turned on
static void led turn on(led t leds)
{
   LED 07 00 |= leds;
```

}

Initialisierung der FSM

```
/*
 * Initializes the FSM and sets the initial state and actions
 */
static void fsm_init(void)
{
    LED_07_00 = 0x0;
    state = WAIT;
}
```

Ereignisse mit Zustandsautomat (FSM) verarbeiten

```
* Finite State Machine implementation
* The function processes the given event based on the current
* state. It sets the new state and triggers the required actions
* param[in]: event the event to be processed
static void fsm handle event(event t event)
{
    /* Implementation FSM */
    switch (state) {
        case WAIT:
            switch (event) {
                // an if statement could be used alternatively
                case S0:
                    led turn on(LED0 LED1);
                    state = ALL ON;
                    break;
                default:
                    state = WAIT;
            }
            break;
        case ALL ON:
            switch (event) {
                case S0:
                    led turn off(LED0);
                    state = WAIT;
                    break;
                case S1:
                    led turn off(LED1);
                    state = WAIT;
                    break;
                default:
                    state = ALL ON;
            }
            break;
        default:
            state = WAIT;
    }
}
```

KR SSMs

CT Übungsaufgaben Software State Machines

Aufgabe 1

Für eine Autowaschanlage soll eine Software Steuerung entwickelt werden, welche wie folgt spezifiziert ist:

- Die Anlage soll im Ruhezustand auf das Drücken der Starttaste warten. Wurde die Starttaste gedrückt, sollen nacheinander die drei Arbeitsschritte 'wash' (waschen), 'rinse' (spülen) und 'dry' (trocknen) ausgeführt werden.
- Jeder der drei Arbeitsschritte soll gleich lange dauern. Für die Kontrolle der Zeitdauer steht ein Timer zur Verfügung.
- Beim Arbeitsschritt 'wash' soll Wasser und Shampoo eingeschaltet sein.
- Beim Arbeitsschritt 'rinse' soll nur Wasser eingeschaltet sein.
- Beim Arbeitsschritt 'dry' soll nur der Luftstrom eingeschaltet sein.
- Bei jedem Arbeitsschritt soll der Ablauf durch Drücken der Stopptaste abgebrochen werden können. Alle Aktoren sollen ausgeschaltet werden und die Steuerung soll in den Ruhezustand zurückkehren.

Folgende Ereignisse (Events) sind definiert:

startDie Starttaste wurde gedrückt.stopDie Stoptaste wurde gedrückt.

time_out Der Timer ist abgelaufen.


Die Aktoren und der Timer können mit den folgenden Meldungen angesteuert werden:

water_onwater_offWasser wird eingeschaltetWasser wird ausgeschaltet

shampoo_onDas Beimischen des Shampoos wird eingeschaltet.shampooAusDas Beimischen des Shampoos wird ausgeschaltet.air_onDer Luftstrom für das Trocknen wird eingeschaltet.air_offDer Luftstrom für das Trocknen wird ausgeschaltet.

timer start Startet den Timer neu.

Zeichnen Sie das State-Diagramm der Steuerung in UML, mit den oben definierten Ereignissen und Meldungen.





CT Übungsaufgaben Interrupt

Ein Prozessorsystem, welches mit 1 MHz getaktet ist, empfängt über ein Peripheriegerät auf einer Schnittstelle Daten mit einer Rate von 16 kbit/s. Das Peripheriegerät kann 32 bit zwischenspeichern und zeigt dem Prozessor über eine Interrupt-Leitung an, dass die nächsten 32 bit abholbereit sind. Werden die Daten bis zum nächsten Interrupt nicht abgeholt, gehen die Daten verloren.

Die Interrupt Service Routine (ISR) benötigt inklusive Aufruf und Rücksprung im Schnitt 100 Clockzyklen. Das System verwendet keine weiteren Interrupts.

a) Quantifizieren Sie den Einfluss des Interrupts auf das System. D.h. welchen Anteil in Prozent der Gesamtrechenzeit verbringt das System mit der Behandlung der Interrupts?

```
Interruptfrequenz = (16 kbit/s) / 32 bit = 500 Hz
interrupt service time = 100 * 1/(1 MHz) = 100 us
Impact = Interruptfrequenz * interrupt service time * 100 %
= 500 Hz * 100 us * 100 % = 5 %
```

b) Bei welcher Datenrate der Schnittstelle würde der Prozessor 100% der Rechenzeit mit der Behandlung von Interrupts verbringen?

```
(x / 32 \text{ bit}) * 100 \text{ us} * 100 \% = 100 \% \rightarrow x = 32 * (1/100) \text{ Mbit/s} = 320 \text{ kBit/s}
```

c) Annahme: Die Datenrate wird so gewählt, dass das Prozessorsystem 90% der Rechenzeit mit der Behandlung von Interrupts verbringt. Messungen ergeben, dass trotzdem hin und wieder Daten verloren gehen. Nennen Sie eine plausible Ursache.

Die Interrupt Service Time (inklusive Interrupt Latency) ist nicht immer gleich. Die angegebenen 100 Clockzyklen sind ein Durchschnittswert. Der effektive Wert kann schwanken, z.B. weil die Latency je nach Instruktion bei welcher ein Interrupt auftritt unterschiedlich ist oder z.B. weil die Anzahl Instruktionen in der ISR von den bearbeiteten Daten abhängen. Dadurch hat eine nachfolgende ISR bei einer hohen Auslastung allenfalls zu wenig Zeit für die Bearbeitung. Die Daten können nicht rechtzeitig abgeholt werden.