## 组成样卷A卷

## 杭州电子科技大学学生考试卷(A)卷

考试课程	计算机组成原理		考试日期	05年01月19日		成绩		
课程号	A050409	教 师 号		任课教师姓名		冯建文、戴钧		
考生姓名		学号(8位)		年级	02	专业	软件	座位号

			25,112	3	<u>=</u>	
题号	_	=	三	1	2	总分
分数	20	15	18	20	27	100
得分				E. :		

## 一. 单项选择题(20分,每题1分)

- 完整的计算机系统应包括()
  - 运算器、存储器、控制器
  - 外设和主机 В.
  - 主机和实用程序 C.
  - 配套的硬件设备和软件系统 D.
- 2. 计算机中 CPU 可以直接访问的程序和数据存放在( )中。
  - A. 硬盘 B. 光盘 C. 主存 D. 运算器 E. 控制器
- 3. 在机器数()中,零的表示形式是唯一的。
- A. 原码 B. 补码 C. 补码和移码 D. 原码和反码
- 4. 在定点二进制运算中,减法运算一般通过()来实现。
  - A. 原码运算的二进制减法器 B. 补码运算的二进制减法器
  - C. 补码运算的十进制加法器 D. 补码运算的二进制加法器
- 5. 带有1位奇偶校验位的校验码能检测出()位错误。

  - A. 1 B. 2 C. 奇数 D. 偶数

7.	在浮点数编码表示中()在机器数中不出现,是隐含的。
	A. 基数 B. 符号 C. 尾数 D. 阶码
8.	下面哪一种 <b>不是</b> 冯•诺依曼体系结构的基本特点: ( )。
	A. 采用二进制表示数据 B. 采用存储程序的方式
	C. 硬件系统由五大部件组成 D. 机器以存储器为中心交换数据
9.	8 位的定点小数的补码所能表示的数据范围是()。
	A. [- (1-2 <sup>-8</sup> ), 1-2 <sup>-8</sup> ]  B. [-1, 1-2 <sup>-7</sup> ]
	C. [-1, 1-2 <sup>-8</sup> ] D. [- (1-2 <sup>-7</sup> ), 1-2 <sup>-7</sup> ]
10.	存储周期是指( )。
	A. 从存储器读写操作开始到读写操作完成为止的时间
	B. 存储器的存取时间
	C. 存储器的写入时间
	D. 存储器进行连续读和写操作所允许的最短时间间隔
11.	下面有关交叉存储器的说法中,( )是错误的。
	A. 交叉存储器实质上是一种模块式存储器,它能并行执行多个独立的读写操作。 $B$ . <b>交叉存</b>
	储器的每个模块的体选信号通常是由地址总线的高位经过译码产生的。
	C. 交叉存储器的每个模块都有自己的 MAR 和 MDR。
	D. 交叉存储器的每个模块的地址是不连续的,相邻地址的单元位于相邻的模块。
12.	存储系统采用 Cache-主存-辅存的三级层次结构,其目的主要是( )。
	A. 提高存储器的访问速度
	B. 扩大存储器的容量
	C. 便于存储器管理
	D. 解决存储器容量、速度、价格之间的矛盾
13.	下面哪一种存储器是非易失性的、随机存取的存储器: ( )。
	A. EEPROM B. DRAM C. SRAM D. 磁盘
14.	在计算机系统中, ( )是软件和硬件的交界面。它既是软件设计者的依据,也是硬件设计者的
	目标。
	A. CPU B. 指令系统 C. 操作系统 D. 体系结构
15.	74LS181 ALU, 具有功能, 其片内进位链结构为。( )
	A. 8 种算术运算和 8 种逻辑运算, 并行进位
	B. 8 种算术运算和 8 种逻辑运算, 串行进位

6. 下列校验码中,正确的奇校验码是()。

A. 11011011 B. 11010010 C. 10000001 D. 11011001

C. 16 种算术运算和 16 种逻辑运算,并行进位

16.	下面	有关 Cache 的说法哪一个是不正确的: (  )。
	Α.	设置 Cache 的目的,是解决 CPU 和主存之间的速度匹配问题。
	В.	设置 Cache 的理论基础,是程序访问的局部性原理。
	C.	Cache 与主存统一编址,Cache 的地址空间属于主存的一部分 。
	D.	Cache 的功能均由硬件实现,对程序员是透明的。
17.	微程	是序控制器中,机器指令与微指令的关系是( )。
Α	. 每	一条机器指令由一条微指令来执行
В	. 每	一条机器指令由一段微指令编写的微程序来解释执行
C	. 每	一条机器指令组成的程序可由一条微指令来执行
Г	). —	条微指令由若干条机器指令组成
18.	一个	·指令周期通常由()组成。
Α.	若干	<b>个机器周期 &amp;nb</b> s, p; B. 若干个时钟周期
C	. 若	干个工作脉冲 D. 若干个节拍
19.	下值	有关 CPU 的叙述中,哪一个是正确的: ( )。
	A.	RISC 的特点包括:CPU 寄存器数量多,采用流水线技术,指令长度固定,访问主存只有
		取数/存数指令和主要用硬布线控制逻辑等。
	B.	硬布线逻辑控制器为每条指令按时间顺序提供相应的控制信号,而且比微程序控制器的执行
		速度快,内部结构较规整,易扩充修改。
	C.	微指令格式中的控制字段,只能够选用直接控制法、字段直接编码法、字段间接编码法之中
		的一种。
	D.	微指令格式中的下址字段,与指令格式中的地址字段一样,指出了操作数的地址信息。
20.	下面	有关存储器的叙述中,哪一个是正确的:。
į.	A.	SRAM 是非易失性存储器, 而 DRAM 是易失性存储器。
	B.	虚拟存储器是指主存-辅存一级,它由软件来实现对存储系统的统一调度和管理。
	C.	多体交叉存储器主要解决扩充容量问题。
	D.	相联存储器是按内容访问的存储器,一般应用于快速查询的场合。
	二. :	填空题(15 分,每空 1 分)
۱.	控制	制器中有若干个专用寄存器, <sub></sub> 寄存器用来存放指令, <sub></sub> 用来指出指令地址。微程序
	控制	J器中微程序存放于。
2.	半导	导体 RAM 通常分为 SRAM 和 DRAM,主要区别在于:前者是用来存储信息的,
	而后	者是用来存储信息的,前者与后者相比,速度快,价格高。
3.	从_	取出一条指令并执行完这条指令的时间,称为指令周期。指令系统是指
-		

D. 16 种算术运算和 16 种逻辑运算, 串行进位

4. 君	E微程序控制器中,指令	译码器的作用是_		_ 0	
5.	控制器由专用寄存器	片、指令译码器.	,,	构成,控	制器的功能
是		_``	<b>处理特殊请求和异常情</b>	<b></b>	
6. 8	数指令的格式可以分为.	微指令和_	微指令,前者	并行处理能力强,	但微指令与
长	<u> </u>				
三. 计	·算题(18 分)				
1.	(18分)设浮点数的格	式为:阶码5位,	包含一位符号位,尾	数 5 位,包含一位往	符号位,阶码
,	尾数均用补码表示,排列	河顺序为:			
	阶符(1位)	阶码 (4位)	数符(1位)	尾数 (5 位)	
ļ	则按上述浮点数的格式:				
1	(2分)若数Z的浮点数	效的 16 进制形式为	1ABH, 求Z的十进	制的真值。	
2	(4分)若(X) <sub>10</sub> =15/	32, $(Y)_{10} = -1.2$	5,则求 X 和 Y 的规构	各化浮点数表示形式	£.
3	(5分) 求 [X+Y]≅ (要	求用补码计算, 列	」出计算步骤)。		
4	(7分)求 [X*Y]≅(要求	阶码用补码计算,	尾数用补码 BOOTH	算法计算,列出计算	拿过程和算式
四. 综	合设计题(47 分)				
1. (	(20分) 某机字长 8 位,	CPU 地址总线 16	位,数据总线8位,7	存储器 <b>按字节编址</b> ,	CPU
的	控制信号线有: MREQ#	(存储器访问请求	k, 低电平有效), R	W#(读写控制,作	<b>毛电平</b>
为	写信号,高电平为读信	号)。试问:			
(1)	(2分) 若该机主存	采用 16K×1 位的 1	DRAM 芯片(内部为	128×128 阵列)构	成最大主存
	空间,则共需个	芯片。若采用异步	>刷新方式,单元刷新	周期为 2ms,则刷	新信号的周
	期为ms。				
(2)	(4分) 若为该机配	备 2K×8 位的 Cach	e,每字块4字节,采	用 4 路组相联映象	,则主存地
	址中字段块内地址	位,字段 Cache	组地址位,字段	高位标记位。	若主存地址
	为 1234H,则该地址	映象到的 Cache 的	第组。		
(3)	(4分)若 CPU 执行	于一段时间时,Ca	che 完成存取的次数为	7 2400 次,主存完	成的存取次数
	为 100 次,已知 cach	的存储周期为 20	ns,主存的存储周期为	月100ns。则 Cache/	主存系统的平
	均访问时间为n	s,Cache/主存系统	的效率为。		
(4)	(10 分)若用若干/	ト8K×4 位的 SRAI	M 芯片形成 24K×8 位	的 RAM 存储区域	,起始地址为
	2000H,假设 SRAM	芯片有 CS#(片选	, 低电平有效)和 W	E#(写使能,低电	平有效)信号
	控制端: 试写出 RAN	1 的地址范围,并	画出 SRAM 与 CPU f	的连接图(请标明:	SRAM 芯片个
	数、译码器的输入输	出线、地址线、数	据线、控制线及其连	妾)。	
2.	(27 分) 设某 8 位计算机	L指令格式如下:			
	OP (4位)	SR (2位) DR	(2位)		

A DDR/ DATA / DISP

注意:除了HALT指令为单字指令外,其他指令均为双字指令;其中, SR为源寄存器号, DR为目的寄存器号,指令第二字为地址、数据或偏移量。模型机结构如图1:

(1) (9分) 下面是该模型机的指令系统的一部分:

指令助记符	功能	OP
MOV1 DR,DATA	DATA→DR	0000
MOV2 [ADDR],SR	SR→ADDR	0001
ADD DR,[[ADDR]]	$(DR) + ((ADDR)) \rightarrow DR$	1000
SUB DR,[SI+ADDR]	$(DR) - ((SI) + ADDR) \rightarrow DR$	1001
JMP DISP	$(PC) + DISP \rightarrow PC$	1100
HALT	停机	1111

内存地址的部分单元内容如下:

		5.			
单元地址	内容	单元地址	内容	单元地址	内容
10H	80H	20H	01H	24H	91H
11H	90H	21H	23H	25H	01H
12H	10H	22H	81H	26H	F0H
13H	11H	23H	12H	27H	20H

若(PC)=20H,变址寄存器(SI)=10H,则此时启动程序执行,问执行了几条指令程序停止? 写出每条指令的助记符、寻址方式、EA、操作数和执行结果。

(2) (6分) 该微程序控制器有 28 种微操作命令,采用直接控制法,有 4 个转移控制状态,采用译码形式编码,微指令格式中的下址字段 8 位,微指令格式如下,则操作控制字段和判别测试字段各有几位? 控存的容量为多少(字数×字长)?

控制字段	判别测试字段	下址字段

- (3) (6分)模型机的某条指令的微程序流程图如图 2 所示,写出该条指令的功能、寻址方式、指令第二字的含义。
- (4) (6分) 写出上述 SUB DR,[SI+ADDR]指令的微程序流程图。




图 1 模型机结构




图 2 微程序流程图