

## Εθνικό Μετσόβιο Πολυτεχνείο

Σχολή: Ηλεκτρολόγων Μηχανικών & Μηχανικών

Υπολογιστών

Συστήματα Μικροϋπολογιστών (6° εξάμηνο) 1<sup>η</sup> Ομάδα Ασκήσεων

Δημήτριος Καλαθάς - el18016 Δημήτριος Καλέμης - el18152

### Ασκήσεις Προσομοίωσης

### Άσκηση 1


Αρχικό πρόγραμμα σε assembly	Πρόγραμμα για συνεχή λειτουργία
MVI C,08H LDA 2000H RAL JC 080DH DCR C JNZ 0805H MOV A,C CMA STA 3000H RST 1	START:  MVI C,08H  LDA 2000H  LABEL2:  RAL  JC LABEL1  DCR C  JNZ LABEL2  LABEL1:  MOV A,C  CMA  STA 3000H  JMP START  END

### Παρατηρήσεις


Το παραπάνω πρόγραμμα ανιχνεύει τον MSB των διακοπτών που είναι «πάνω» και εμφανίζει στα λαμπάκια τη θέση του (από αριστερά) σε δυαδική μορφή.

#### Παράδειγμα

Εδώ, ο πρώτος διακόπτης από δεξιά (MSB)που είναι πάνω είναι ο 5ος μετρώντας από αριστερά, οπότε εμφανίζεται στα λαμπάκια το διάδικό 5 (δηλαδή το 00000110).



## Διάγραμμα Ροής




### Πρόγραμμα σε assembly IN 10H LXI B,1388H MVI E,01H CHECK: CALL DELB ;wait for ~1/2 sec LDA 2000H MOV D,A :Check if LSB = OFF **RRC** ;loop until LSB = ON JC CHECK MOV A,D RLC ;check if MSB = OFF JC LEFT ;if MSB = OFF go LEFT ;else go RIGHT RIGHT: MOV A,E CMA STA 3000H CMA ;Next led - Right RRC MOV E,A JMP CHECK LEFT: MOV A,E CMA STA 3000H CMA RLC ;Next led - Left MOV E,A JMP CHECK **END**

Πρόγραμμα σε assembly		
	LXI B,2710H	
START:	LDA 2000H CPI 64H JNC MEG_99 MVI D,00H	;Compare with 100 ;Jump if A≥100 ;Set a counter equal to 0
KATW_APO	SUI 0AH	;Subtract 10
	INR D JNC KATW_APO_100 DCR D	;Jump if A still ≥10
	ADI 0AH MOV E,A MOV A,D RLC RLC	;E gets Monades ;A gets Dekades in 4 LSB
	RLC RLC RLC ADD E CMA STA 3000H JMP START	;A gets Dekades in 4 MSB ;A gets also Monades in 4 LSB ;Store the result
MEG_99:	CPI C8H JNC MEG_199 MVI A,F0H STA 3000H CALL DELB	;Compare with 200 ;Jump if A≥200 ;4 LSB leds open
	MVI A,FFH STA 3000H CALL DELB JMP START	;4 LSB leds closed
MEG_199:	MVI A,0FH STA 3000H CALL DELB	;4 MSB leds open
	MVI A,FFH STA 3000H CALL DELB JMP START END	;4 MSB leds closed

Οι συναρτήσεις κόστους ανά τεμάχιο για κάθε τεχνολογία φαίνονται στον παρακάτω πίνακα

1η	2η	3η	4η
20000 + 20x	10000 + 40x	100000 + 4x	200000 + 2x
x	<u> </u>	<u> </u>	<u> </u>

ενώ οι αντίστοιχες γραφικές παραστάσεις φαίνονται στο επόμενο διάγραμμα οπού στο οριζόντιο άξονα είναι τα τεμάχια και στον κάθετο άξονα το κόστος τους.



Εξισώνοντας τις εκφράσεις των καμπυλών ανά 2, βρίσκουμε τα σημεία τομής των καμπυλών μεταξύ τους

1η-2η	2η-3η	1η-3η	2η-4η	1η-4η	3η-4η
x = 500	x = 2500	x = 5000	x = 5000	x = 10000	x = 50000

Μελετώντας τον προηγούμενο πίνακα και το διάγραμμα των γραφικών παραστάσεων, εξάγουμε τα διαστήματα τιμών του αριθμού τεμαχίων που ελαχιστοποιούν το κόστος κατασκευής για κάθε τεχνολογία

0 < x < 500: **2** $\eta$ 

500 < x < 5000: **1** $\eta$ 

5000 < x < 50000: **3** $\eta$ 

 $x > 50000 : 4\eta$ 

Παρατηρούμε ότι οι τεχνολογίες με υψηλό κόστος σχεδίασης γίνονται συμφέρουσες μόνο σε υψηλούς αριθμούς τεμαχίων.

Αν z το κόστος ανά IC για την τεχνολογία των FPGAs, τότε το συνολικό κόστος κατασκευής για τη 2η τεχνολογία θα είναι μικρότερο αυτού της 1ης όταν

για τη 2η τεχνολογία σα είναι μικρότερο αυτού της της σταν  $\frac{10000 + (z+10)x}{x} < \frac{20000 + 20x}{x} \Rightarrow z < \frac{10000}{x} + 10$  Για  $z \le 10$  το συνολικό κόστος κατασκευής της 2ης τεχνολογίας είναι πάντα μικρότερο από αυτό της 1ης, άρα για να αποκλειστεί η 1η τεχνολογία πρέπει το κόστος ανά IC της 2ης να είναι το πολύ 10€ ανά τεμάχιο.

## Άσκηση 5

A) Περιγραφή Verilog σε επίπεδο πυλών των F1, F2, F3, F4

F1=A(BC+D)+B'C'D	F2(A,B,C,D)= $\Sigma$ (0,2,3,5,7,9,10,11,13,14)
module Circuit_F1 (A, B, C, D, F1);     output F1;     input A, B, C, D;     wire Bnot, Anot, w1, w2, w3, w4;  not G1 (Bnot, B);     not G2 (Anot, A);     and G3 (w1, B, C);     or G4 (w2, w1, D);     and G5 (w3, A, w2);     and G6 (w4, D, Bnot, Anot);     or G7 (F1, w3, w4); endmodule	primitive Circuit_F2 (A, B, C, D, F2); output F2; input A, B, C, D; table 0 0 0 0 0 : 1; 0 0 0 1 : 0; 0 0 1 0 : 1; 0 1 0 0 : 0; 0 1 0 1 : 1; 0 1 1 0 : 0; 0 1 1 1 : 1; 1 0 0 0 : 0; 1 0 0 1 : 1; 1 0 1 0 : 1; 1 1 0 1 : 1; 1 1 1 0 : 0; endtable endprimitive

```
F3=ABC+(A+BC)D+(B+C)DE
                                                F4=A(B+CD+E)+BCDE
module Circuit_F3 (A, B, C, D, E, F3);
                                        module Circuit_F4(A, B, C, D, E, F4);
      output F3;
                                               output F4:
      input A, B, C, D, E;
                                               input A, B, C, D, E;
      wire w1, w2, w3, w4, w5, w6, w7;
                                               wire w1, w2, w3, w4;
      and G1 (w1, A, B, C):
                                               and G1 (w1, C, D);
      and G2 (w2, B, C);
                                               or G2 (w2, w1, B, E);
      or G3 (w3, w2, A);
                                               and G3 (w3, w2, A);
      and G4 (w4, w3, D);
                                               and G4 (w4, B, C, D, E);
      or G5 (w5, C, B);
                                               or (F4, w3, w4);
      and G6 (w6, E, D);
                                        endmodule
      and G7 (w7, w5, w6);
      or G8 (F3, w1, w4, w7);
endmodule
```

Β) Οι ίδιες συναρτήσεις, με μοντελοποίηση ροής δεδομένων:

```
module Circuit_F1 (A, B, C, D, F1);
       output F1;
       input A, B, C, D;
       assign F1= (A&((B&C) | D)) | (~B&~C&D);
endmodule
module Circuit_F2 (A, B, C, D, F2);
       output F2:
       input A, B, C, D;
       assign F2= (~A&~B&~C&~D) | (~A&~B&C&~D) | (~A&~B&C&D) |
       (~A&B&~C&D) | (~A&B&C&D) | (A&~B&~C&D) |
       (A&~B&C&~D) | (A&~B&C&D) | (A&B&~C&D) | (A&B&C&~D);
endmodule
module Circuit_F3 (A, B, C, D, E, F3);
       output F3;
       input A, B, C, D, E;
       assign F3= (A\&B\&C) | (D\&((B\&C) | A)) | (D\&E\&(B | C));
endmodule
module Circuit_F4 (A, B, C, D, E, F4);
       output F4;
       input A, B, C, D, E;
       assign F4 = (A&(B | (C&D) | E)) | (B&C&D&E);
endmodule
```

```
(i)

a)

module Circuit_A (A, B, C, D, F);
input A, B, C, D;
output F;
wire w, x, y, z, a, d;
and (x, D, A, b);
and (y, c, A);
and (w, z, D);
or (z, y, C);
or (F, x, w);
not (c, C);
not (b, B);
endmodule
```




FIGURE 1:  $\Lambda$ OΓΙΚΟ ΔΙΑΓΡΑΜΜΑ ΓΙΑ ΤΟ Α

```
b)

module Circuit_B (F1, F2, F3, X, Y, W, Z);
    output F1, F2, F3;
    input X, Y, W, Z;
    or (F1, F2, F3);
    nor (F2, W1, W2, W3);
    or (F3, W4, W5);
    and (W1, W6, Z);
    and (W2, W6, W7, W);
    or (W3, W7, W, Z);
    not (W6, Y);
    not (W7, X);
    xnor (W4, Y, Z);
    xor (W5, X, W);
endmodule
```




FIGURE 2: ΛΟΓΙΚΟ ΔΙΑΓΡΑΜΜΑ ΓΙΑ ΤΟ Β

```
c)
module Circuit_C (x1, x2, x3, A, B);
output x1, x2, x3;
input A, B;
assign x1 = A && B;
and (x2, A, B);
assign x3 = A || B;
endmodule
```





FIGURE 3: ΛΟΓΙΚΟ ΔΙΑΓΡΑΜΜΑ ΓΙΑ ΤΟ C

(ii) Παρακάτω παρουσιάζεται ένας αθροιστής-αφαιρέτης τεσσάρων bit για μη προσημασμένους δυαδικούς αριθμούς:



Περιγραφή HDL σε επίπεδο πύλης:

```
module half_adder (output S, C, input x, y);
                        xor (S, x, y);
                        and (C, x, y);
endmodule
module full_adder (output S, C, input x, y, z);
                        wire S1, C1, C2;
                        half_adder HA1 (S1, C1, x, y),
                                    HA2 (S, C2, S1, z);
                        or G1 (C, C2, C1);
endmodule
module 4bit_add_sub (output [3:0]S, output Cout, input [3:0]A, B, input Cin);
                        wire [3:0]w;
                        wire C0, C1, C2;
                        xor (w[0], B[0], Cin);
                        xor (w[1], B[1], Cin);
                        xor (w[2], B[2], Cin);
                        xor (w[3], B[3], Cin);
                        full_adder(S[0], C0, A[0], w[0], Cin);
                        full_adder(S[1], C1, A[1], w[1], C0);
                        full_adder(S[2], C2, A[2], w[2], C1);
                        full_adder(S[3], Cout, A[3], w[3], C2);
```

endmodule

```
(iii)
    module 4bit_add_sub (output [3:0]S, output Cout, input [3:0]A, B, input Cin);
    assign {Cout, S} = Cin? (A+(~B)+1) : (A+B);
endmodule
```

### <u>Άσκηση 7</u>

### (i) Παρακάτω φαίνεται η απλοποίηση της εξόδου γ:

AB/x	0	1
00	(1)	0
01	(1)	0
11	0	1
10	1	0

$$y = A'x' + ABx + AB'x'$$

```
module Mealy (y, x, clock, reset);
    output [1:0]y;
    input x, clock, reset;
    reg [1:0] state;
    parameter a=2'b00, b=2'b01, c=2'b10, d=2'b11;
    always @ (posedge clock, negedge reset)
        if (reset == 0) state <= a;
        else case (state)
            a: if(~x) state <= d; else state <= a;
            b: if(~x) state <= c; else state <= a;
            c: if(~x) state <= d; else state <= b;
            d: if(~x) state <= c; else state <= d;
        endcase
        assign y = (~state[1] & ~x) | (state[1] & state[0] & x) | (state[1] & ~state[0] & ~x);
endmodule</pre>
```

### (ii) Παρακάτω φαίνεται η απλοποίηση της εξόδου y:

AB/x	0	1
00	0	0
01	(1)	0
11	(1)	0
10	1)	0

$$y = Bx' + Ax' = x'(A + B)$$

```
module Mealy (y, x, clock, reset);
  output [1:0]y;
  input x, clock, reset;
  reg [1:0] state;
  parameter a=2'b00, b=2'b01, c=2'b10, d=2'b11;
  always @ (posedge clock, negedge reset)
      if (reset == 0) state <= a;
      else case (state)
            a: if(~x) state <= d; else state <= a;
            b: if(~x) state <= c; else state <= a;
            c: if(~x) state <= b; else state <= d;
            d: if(~x) state <= c; else state <= d;
            endcase
      assign y = ~x(state[1] | state[0]);
endmodule</pre>
```