Εισαγωγή στη Σχεδίαση Συστημάτων VLSI

2η Εργαστηριακή Άσκηση

Ομάδα 11: Βασίλης Κόκκορης (03120867)


Δημήτριος Μιχαλακόπουλος (03120229)

Τμήμα 3 - Βάρδια: 10:45-11:30


Σχολή: Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

ΘΕΜΑ 1


Το κύκλωμα που υλοποιεί μια πύλη XOR σε τεχνολογία CMOS φαίνεται παρακάτω:



Το layout της πύλης XOR στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος προκειμένου να επαληθεύσουμε την ορθή λειτουργία της πύλης φαίνεται παρακάτω:



Σχόλια: Παρατηρούμε ότι η έξοδος Y της XOR προκύπτει από την πύλη μετάδοσης, που υλοποιείται από τα transistor P2-N2 με σήματα ελέγχου A και A΄ αντίστοιχα και σήμα εισόδου του B, και από τον αντιστροφέα που υλοποιείται από τα transistor P1-N1 με σήμα εισόδου το B.


Για A=0 και A΄=1 περνάει στην έξοδο αυτούσιο το σήμα B επειδή η πύλη μετάδοσης είναι κλειστή και ο αντιστροφέας P1-N1 έχει V_{dd}=A=0 και V_{ss}=A΄=1. Δηλαδή, για B=0 το P1 είναι κλειστό και το N1 είναι ανοιχτό, επομένως στην έξοδο έχουμε το σήμα A=0, αυξημένο όμως κατά V_{th}, και εντελώς αντίστοιχα για B=1 το P1 είναι ανοιχτό και το N1 είναι κλειστό, επομένως στην έξοδο έχουμε το σήμα A=1, μειωμένο όμως κατά V_{th}.

Για A=1 και A΄=0 συμβαίνει ακριβώς το ανάποδο, δηλαδή η πύλη μετάδοσης είναι ανοιχτή και η έξοδος προκύπτει μόνο από τον αντιστροφέα P1-N1, ο οποίος λειτουργεί κανονικά. Έτσι, προκύπτει ο παρακάτω πίνακας τιμών που επαληθεύεται από την προσομοίωση:


A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

Καθυστέρηση: Παρατηρούμε από την προσομοίωση ότι στον πρώτο κύκλο οι καθυστερήσεις που εισάγονται είναι 52ps για το λογικό 1 και 40ps για το λογικό 0. Έπειτα, οι τιμές αυτές σταθεροποιούνται στα 15ps για το λογικό 1 και στα 31ps για το λογικό 0.


Το εναλλακτικό κύκλωμα που υλοποιεί μια πύλη XOR σε τεχνολογία CMOS με την χρήση σύνθετης πύλης φαίνεται παρακάτω:



Το layout της πύλης XOR στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος προκειμένου να επαληθεύσουμε την ορθή λειτουργία της πύλης φαίνεται παρακάτω:




Σχόλια: Ο πίνακας τιμών που προκύπτει για αυτή την υλοποίηση της XOR και επαληθεύεται από την προσομοίωση φαίνεται παρακάτω:

A	B	X=(A+B)΄	Y=(AB+X)΄
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	0


Καθυστέρηση: Παρατηρούμε από την προσομοίωση ότι στον πρώτο κύκλο οι καθυστερήσεις που εισάγονται είναι 100ps για το λογικό 1 και 37ps για το λογικό 0. Έπειτα, οι τιμές αυτές σταθεροποιούνται στα 31ps για το λογικό 1 και στα 29ps για το λογικό 0. Έχουμε, λοιπόν, αύξηση της καθυστέρησης, το οποίο οφείλεται στο ότι ο αριθμός των transistor αυξήθηκε από 6 σε 10, πράγμα που κάνει την πρώτη υλοποίηση της πύλης XOR καλύτερη.

ΘΕΜΑ 2


Το κύκλωμα που υλοποιεί την συνάρτηση F=[A(B+CD) + BD]' σε τεχνολογία CMOS φαίνεται παρακάτω:



Το layout της συνάρτησης στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος προκειμένου να επαληθεύσουμε την ορθή λειτουργία του φαίνεται παρακάτω:




Σχόλια: Η συνάρτηση F=[A(B+CD) + BD]' μπορεί να γραφτεί ισοδύναμα F=[AB+ACD+BD]΄. Ο πίνακας τιμών που προκύπτει για την ζητούμενη συνάρτηση και επαληθεύεται από την προσομοίωση φαίνεται παρακάτω:


A	B	C	D	AB	ACD	BD	F
0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	1
0	0	1	0	0	0	0	1
0	0	1	1	0	0	0	1
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	0	1
0	1	1	1	0	0	1	0
1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	1
1	0	1	0	0	0	0	1
1	0	1	1	0	1	0	0
1	1	0	0	1	0	0	0
1	1	0	1	1	0	1	0
1	1	1	0	1	0	0	0
1	1	1	1	1	1	1	0

ΘΕΜΑ 3


Το κύκλωμα που υλοποιεί έναν πολυπλέκτη 2 σε 1 σε τεχνολογία CMOS με την χρήση σύνθετης πύλης φαίνεται παρακάτω:



Το layout του πολυπλέκτη στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος προκειμένου να επαληθεύσουμε την ορθή λειτουργία του φαίνεται παρακάτω:



Σχόλια: Ο πίνακας τιμών του πολυπλέκτη που προκύπτει και έπειτα επαληθεύεται από την προσομοίωση φαίνεται παρακάτω:

Y	B	A	AY′	BY	AY′+BY	F
0	0	0	0	0	0	1
0	0	1	1	0	1	0
0	1	0	0	0	0	1
0	1	1	1	0	1	0
1	0	0	0	0	0	1
1	0	1	0	0	0	1
1	1	0	0	1	1	0
1	1	1	0	1	1	0

Το κύκλωμα παίρνει έξοδο F=0 όταν AY΄=1 ή BY=1, το οποίο υλοποιείται συνδέοντας σε σειρά δύο NMOS transistor με τις αντίστοιχες εισόδους, για καθένα από τα δύο λογικά γινόμενα και στην συνέχεια στην μεταξύ τους παράλληλη σύνδεση. Αυτό αποτελεί το Pull-Down κομμάτι του κυκλώματος.

Αντίστοιχα, το κύκλωμα παίρνει έξοδο F=1 όταν AY'=0 και BY=0, που συμπληρωματικά συμβαίνει όταν (AY'+ BY)΄=(A+Y΄)(B+Y). Η υλοποίηση αυτή γίνεται συνδέοντας παράλληλα δύο PMOS transistor με τις αντίστοιχες εισόδους, για καθένα από τα δύο λογικά αθροίσματα και στην συνέχεια στην μεταξύ τους εν σειρά σύνδεση. Αυτό αποτελεί το Pull-Up κομμάτι του κυκλώματος.

Καθυστέρηση: Παρατηρούμε από την προσομοίωση ότι στον πρώτο κύκλο οι καθυστερήσεις που εισάγονται κατά μέσο όρο είναι 33ps για το λογικό 1 και 37ps για το λογικό 0. Έπειτα, οι τιμές αυτές κατά μέσο όρο σταθεροποιούνται στα 23ps για το λογικό 1 και στα 29ps για το λογικό 0.