Εισαγωγή στη Σχεδίαση Συστημάτων VLSI

3η Εργαστηριακή Άσκηση

Ομάδα 11: Βασίλης Κόκκορης (03120867)


Δημήτριος Μιχαλακόπουλος (03120229)


Τμήμα 3 - Βάρδια: 10:45-11:30

Σχολή: Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών


ΘΕΜΑ 1

Τα κυκλώματα που υλοποιούν τις συναρτήσεις αθροίσματος και κρατούμενου ενός πλήρους αθροιστή φαίνονται αντίστοιχα παρακάτω:







Το layout του Full Adder στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος προκειμένου να επαληθεύσουμε την ορθή λειτουργία του φαίνεται παρακάτω:






Σχόλια: Ο πίνακας τιμών του πλήρους αθροιστή που προκύπτει και έπειτα επαληθεύεται από την προσομοίωση φαίνεται παρακάτω:


A	B	C	SUM	CARRY
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Καθυστέρηση: Στο κύκλωμα του κρατούμενου παρατηρούμε μέγιστη καθυστέρηση t_{carry}=35ps και αντίστοιχα στο κύκλωμα του αθροίσματος παρατηρούμε μέγιστη καθυστέρηση t_{sum}=54ps. Συνεπώς, για ολόκληρο το κύκλωμα του πλήρους αθροιστή θα ισχύει ότι t_{max}=54ps, κάτι που είναι πλήρως λογικό, αφού η έξοδος του κυκλώματος του κρατούμενου χρησιμοποιείται στο κύκλωμα του αθροίσματος και κατά συνέπεια του αποδίδει μεγαλύτερη καθυστέρηση.


ΘΕΜΑ 2


Το layout του ελάχιστου αναστροφέα χωρίς φορτίο καθώς και η προσομοίωσή του στο Microwind φαίνονται παρακάτω:







Το layout του ελάχιστου αναστροφέα που οδηγεί 1 αναστροφέα (n=1) καθώς και η προσομοίωσή του στο Microwind φαίνονται παρακάτω:







Το layout του ελάχιστου αναστροφέα που οδηγεί 3 αναστροφείς (n=3) καθώς και η προσομοίωσή του στο Microwind φαίνονται παρακάτω:





Το layout του ελάχιστου αναστροφέα που οδηγεί 5 αναστροφείς (n=5) καθώς και η προσομοίωσή του στο Microwind φαίνονται παρακάτω:





Καθυστέρηση: Γνωρίζουμε ότι σε τεχνολογία cmos018 η καθυστέρηση του ελάχιστου αναστροφέα είναι περίπου 12.4ps και παρατηρώντας τις παραπάνω προσομοιώσεις προκύπτει ο εξής πίνακας καθυστερήσεων:


Πλήθος αναστροφέων ως φορτίο	Υπολογισμός Καθυστέρησης d	Θεωρητική Τιμή Καθυστέρησης	Πραγματική Τιμή Καθυστέρησης	Καν.
n=0	d=1+0*1=1	12.4ps	13ps	1
n=1	d=1+1*1=2	24.8ps	25ps	1.92
n=3	d=1+3*1=4	49.6ps	49ps	3.77
n=5	d=1+5*1=6	74.4ps	72ps	5.54

Παρατηρούμε ότι οι πραγματικές τιμές αν και με ορισμένες αποκλίσεις, συμβαδίζουν αρκετά καλά σε σχέση με τις θεωρητικές τιμές.


ΘΕΜΑ 3

Παρακάτω φαίνονται τα διάφορα layout μαζί με τις αντίστοιχες προσομοιώσεις τους στο Microwind για τις διάφορες τιμές του k:


- k=1: W_p=0.8μ, L_p=0.2μ, W_n=0.4μ, L_n=0.2μ




- προσομοίωση χωρίς φορτίο στην έξοδο




- προσομοίωση με φορτίο 0.01pF στην έξοδο




- k=4: W_p=3.2μ, L_p=0.2μ, W_n=1.6μ, L_n=0.2μ




- προσομοίωση χωρίς φορτίο στην έξοδο




- προσομοίωση με φορτίο 0.01pF στην έξοδο




- <u>k=8: W_p=6.4μ, L_p=0.2μ, W_n=3.2μ, L_n=0.2μ</u>



- προσομοίωση χωρίς φορτίο στην έξοδο



- προσομοίωση με φορτίο 0.01pF στην έξοδο



Σχόλια: Παρατηρούμε ότι με την αύξηση του πλάτους των transistor, προκύπτει προοδευτική ελάττωση της παρασιτικής καθυστέρησης,

γεγονός που οφείλεται στο ότι αυξάνεται το πλήθος των φορέων και κατά συνέπεια η ταχύτητα διάχυσης των ηλεκτρονίων. Αυτό, βέβαια, έχει σημαντική επίπτωση στο κόστος σχεδιασμού, καθώς το εμβαδόν των transistor αυξάνεται σημαντικά όσο αυξάνεται ο αριθμός k.

Υπολογισμός χωρητικότητας εισόδου

Η χωρητικότητα εισόδου υπολογίζεται πατώντας το κουμπί "view electrical node" και κάνοντας κλικ στην βάση του αναστροφέα. Έτσι, λοιπόν, προκύπτουν οι παρακάτω χωρητικότητες:

k=1: C_{in}=1.64fF
k=4: C_{in}=6.45fF
k=8: C_{in}=12.87fF

Υπολογισμός παρασιτικής καθυστέρησης

Η παρασιτική καθυστέρηση ενός αναστροφέα υπολογίζεται όταν η έξοδός του δεν οδηγεί κάποιο φορτίο. Παρατηρώντας, λοιπόν, τις παραπάνω γραφικές παραστάσεις των προσομοιώσεων έχουμε ότι:


k=1: t_{pr}=16ps και t_{pf}=10ps
k=4: t_{pr}=12ps και t_{pf}=6ps
k=8: t_{pr}=12ps και t_{pf}=6ps

Υπολογισμός κλίσης K_{load}

Η κλίση της K_{load} προκύπτει από τον τύπο: $K_{load,r} = \frac{t_r - t_{pr}}{C_L}$ για την άνοδο και εντελώς αντίστοιχα: $K_{load,f} = \frac{t_f - t_{pf}}{C_L}$ για την κάθοδο. Ως φορτίο συνδέουμε ένα πυκνωτή C_L=0.01pf στην έξοδο και από τις γραφικές παραστάσεις των παραπάνω προσομοιώσεων έχουμε ότι:

k=1: t_r=92ps και t_f=56ps -> $K_{load,r}$=7600 και $K_{load,f}$=4600
k=4: t_r=31ps και t_f=19ps -> $K_{load,r}$=1900 και $K_{load,f}$=1300
k=8: t_r=22ps και t_f=13ps -> $K_{load,r}$=1000 και $K_{load,f}$=700

Έτσι προκύπτουν τα παρακάτω Φύλλα Δεδομένων:



Functions

A	Y
0	1
1	0

Cell Size

Drive Strength	Height (µm)	PMOS Width (µm)	NMOS Width (µm)
INVX1	0.2	0.8	0.4
INVX4	0.2	3.2	1.6
INVX8	0.2	6.4	3.2

Pin Capacitance

Pin	Capacitance (pF)		
	X1	X4	X8
A	0.00164	0.00645	0.01287

Delays at 25°C, 1.8V, Typical Process

Description	Intrinsic Delay (ns)		
	X1	X4	X8
A → Y ↑	0.016	0.012	0.006
A → Y ↓	0.010	0.012	0.006

Description	K_{load} (ns/pF)		
	X1	X4	X8
A → Y ↑	7.6	1.9	1
A → Y ↓	4.6	1.3	0.7

Από τα δικά μας Φύλλα Δεδομένων για τις διάφορες τιμές του k, παρατηρούμε ότι οι τιμές της χωρητικότητας εισόδου και της παρασιτικής καθυστέρησης είναι μικρότερες σε σχέση με τα Φύλλα Δεδομένων της TSMC. Αντιθέτως, οι τιμές της K_{load} είναι μεγαλύτερες, πράγμα που οφείλεται στο ότι το Microwind δεν μπορεί να λάβει υπόψιν τα θερμικά και τα παρασιτικά φαινόμενα που λαμβάνουν χώρα σε ένα ολοκληρωμένο με πραγματική ακρίβεια, παρά μόνο να προσομοιώσει μια κοντινή προσέγγιση των αληθινών τιμών.