Εισαγωγή στη Σχεδίαση Συστημάτων VLSI

4η Εργαστηριακή Άσκηση

Ομάδα 11: Βασίλης Κόκκορης (03120867)


Δημήτριος Μιχαλακόπουλος (03120229)

Τμήμα 3 - Βάρδια: 10:45-11:30

Σχολή: Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών


ΘΕΜΑ 1

Αρχικά, μας ζητείται να υπολογίσουμε την χωρητικότητα C, η οποία αντιστοιχεί στην χωρητικότητα της πύλης του nmos, του ελάχιστου αναστροφέα. Επιλέγουμε να χρησιμοποιήσουμε τεχνολογία cmos65n για τις ασκήσεις, επομένως θα έχουμε W_{min}=140nm και L_p=L_n=70nm. Έτσι, οι διαστάσεις του ελάχιστου αναστροφέα διαμορφώνονται ως εξής: W_p=2W_{min}=280nm, W_n=W_{min}=140nm και L_p=L_n=70nm. Το layout του ελάχιστου αναστροφέα στο Microwind φαίνεται παρακάτω:



Η χωρητικότητα εισόδου του ελάχιστου αναστροφέα είναι 3C και αυτή αντιστοιχεί σε 0.51fF, επομένως για τους θεωρητικούς υπολογισμούς θα έχουμε ως δεδομένο ότι C=0.51/3=0.17fF. Επιπλέον, ως δεδομένο έχουμε ότι σε τεχνολογία cmos65n η καθυστέρηση του ελάχιστου αναστροφέα είναι τ=3ps.

Η σχεδίαση της πύλης AND 2 εισόδων γίνεται με δύο τρόπους ως εξής: α) με μια πύλη NAND 2 εισόδων και ένα Inverter, β) με δύο Inverter και μια NOR 2 εισόδων. Τα αντίστοιχα κυκλώματα φαίνονται παρακάτω:



<u>Θεωρητικοί Υπολογισμοί</u>

α) g1=4/3, h1=x/4C

g2=1, h2=12C/x

F= g1* h1* g2* h2= 4/3* x/4C *1*12C/x =4 =>

θέτω f1= f2=$(F)^{1/2}$=2 => f2=g2* h2=12C/x => x=6C

f1= g1* h1=4/3*6C/4C=2 και f2= g2* h2=1*12C/6C=2

Η συνολική καθυστέρηση D είναι:

D= f1 + f2 + p1 +p2 = 2+2+2+1 =7 (τ=3RC) άρα $\mathbf{t_{\alpha,\theta}=7*\tau=7*3=21ps}$

<u>2ο Στάδιο</u>

$C_{in,2}$=2kC+kC=3kC=6C => k=2 άρα:

$W_p=2*2W_{min}=4*140=560nm$

$W_n=2*W_{min}=2*140=280nm$

<u>1ο Στάδιο</u>

$C_{in,1}$=2mC+2mC=4mC=4C => m=1 άρα:

$W_p=1*2W_{min}=2*140=280nm$

$W_n=1*2W_{min}=2*140=280nm$

β) g1=1, h1=y/3C, g2=5/3, h2=12C/y

F= g1* h1* g2* h2= 1* y/3C * 5/3 * 12C/y =20/3~6,66 =>

θέτω f1=3.33 και f2=2 (η τιμή αυτή επιλέχθηκε για να δώσει πύλη NOR 2 με ακέραιες διαστάσεις και αναλογίες για ίσους χρόνους ανόδου και καθόδου) => f2=g2* h2=(5/3)*(12C/y) => y=10C (η τιμή αυτή είναι αποδεκτή γιατί είναι ακέραια και πολλαπλάσια του 5).

f1= g1* h1=1*10C/3C=3.33 και f2= g2* h2=(5/3)*(12C/10C)=2

Η συνολική καθυστέρηση D είναι:

D= f1 + f2 + p1 +p2 =3.3+2+1+2=8.3 (τ=3RC) άρα **$t_{\beta,\theta}$=8.3*τ=24.9ps**

<u>2ο Στάδιο</u>

$C_{in,2}$=4qC+qC=5qC=y=10C => q=2 άρα:

W_p=2*4W_{min}=8*140=1120nm

W_n=2*W_{min}=2*140=280nm

<u>1ο Στάδιο</u>

$C_{in,1}$=2kC+kC=3kC=3C => k=1 άρα:

W_p=1*2W_{min}=280nm


W_n=1*W_{min}=140nm

Το συμπέρασμα που προκύπτει από τα παραπάνω είναι ότι η πρώτη υλοποίηση της πύλης AND 2 εισόδων είναι πιο γρήγορη σε σχέση με την δεύτερη υλοποίηση. Αυτό το πόρισμα είναι λογικό καθώς η πύλη NAND είναι ταχύτερη από την πύλη NOR στα CMOS, γεγονός που οφείλεται στο ότι έχει μικρότερη χωρητικότητα εισόδου, και κατά συνέπεια μικρότερο λογικό φόρτο.


Τέλος, και για τα δύο κυκλώματα έχουμε ότι: C_{out}=12C=12*0.17=2.04fF

Τα layout της AND 2 εισόδων φαίνονται αντίστοιχα παρακάτω:

α)




β)




Οι προσομοιώσεις των κυκλωμάτων προκειμένου να επαληθεύσουμε τους θεωρητικούς μας υπολογισμούς φαίνονται παρακάτω:

α)



$t_{\alpha,\pi}$=(17+13)/2=30/2=15ps

β)




$t_{\beta,\pi}$=(21+17)/2=38/2=19ps

Παρατηρούμε ότι οι πειραματικές τιμές των προσομοιώσεων απέχουν λίγο από τις θεωρητικές τιμές που υπολογίσαμε, αλλά παρουσιάζουν μεταξύ τους την ίδια διαφορά των 4ps. Αυτό πάντως που προκύπτει και από το Microwind και επιβεβαιώνει τις θεωρητικές μας παρατηρήσεις, είναι ότι η πρώτη υλοποίηση της AND 2 εισόδων είναι ταχύτερη.

ΘΕΜΑ 2

Η σχεδίαση μιας πύλης AND 6 εισόδων γίνεται με τέσσερις τρόπους ως εξής: α) με μία πύλη NAND 6 εισόδων και ένα Inverter, β) με δύο πύλες NAND 3 εισόδων και μία πύλη NOR 2 εισόδων γ) με τρεις πύλες NAND 2 εισόδων και μία πύλη NOR 3 εισόδων, δ) με δύο πύλες NAND 3 εισόδων, δύο Inverter, μία πύλη NAND 2 εισόδων και ένα Inverter. Τα αντίστοιχα κυκλώματα φαίνονται παρακάτω:



(i) Από θεωρία έχουμε ότι η καθυστέρηση κάθε μονοπατιού ορίζεται ως εξής: $\mathrm{D} = n\hat{f} + P \overset{\hat{f}=\sqrt[n]{F}}{\Longrightarrow} D = n\sqrt[n]{F} + P \overset{F=GH}{\Longrightarrow} D = n\sqrt[n]{GH} + P$

α) n=2, G=8/3, P=7 άρα: $D_\alpha = 2\sqrt[2]{(\frac{8}{3})H} + 7 = 4\sqrt[2]{\frac{2}{3}H} + 7$

β) n=2, G=25/9, P=5 άρα: $D_\beta = 2\sqrt[2]{(\frac{25}{9})H} + 5 = \frac{10}{3}\sqrt[2]{H} + 5$

γ) n=2, G=28/9, P=5 άρα: $D_\gamma = 2\sqrt[2]{(\frac{28}{9})H} + 5 = \frac{4}{3}\sqrt[2]{7H} + 5$

δ) n=4, G=20/9, P=7 άρα: $D_\delta = 4\sqrt[4]{(\frac{20}{9})H} + 7$

(ii) Πίνακας υπολογισμών καθυστέρησης D για H=5:

	$G=\prod g_i$	$P=\sum p_i$	N	F=GBH	$\hat{f}=\sqrt[n]{F}$	$D_F=N\hat{f}$	$D=D_f+P$
α)	8/3*1	6+1=7	2	8/3*5=13.3	3.65	7.3≈7	7+7=14
β)	5/3*5/3	3+2=5	2	25/9*5=18.9	3.73	7.45≈7	7+5=12
γ)	4/3*7/3	2+3=5	2	28/9*5=15.5	3.94	7.9≈8	8+5=13
δ)	5/3*1*4/3*1	3+1+2+1=7	4	20/9*5=11.1	1.8	7.3≈7	7+7=14

Πίνακας υπολογισμών καθυστέρηση D για H=18:

	$G=\prod g_i$	$P=\sum p_i$	N	F=GBH	$\hat{f}=\sqrt[n]{F}$	$D_F=N\hat{f}$	$D=D_f+P$
α)	8/3*1	6+1=7	2	8/3*18=48	6.93	13.86≈14	14+7=21
β)	5/3*5/3	3+2=5	2	25/9*18=50	7.07	14.14≈14	14+5=19
γ)	4/3*7/3	2+3=5	2	28/9*18=56	7.48	14.96≈15	15+5=20
δ)	5/3*1*4/3*1	3+1+2+1=7	4	20/9*18=40	2.52	10.06≈10	10+7=17

Η τιμή του B=1 και στις δύο περιπτώσεις λόγω της διάταξης των πυλών στα σχήματα. Παρατηρούμε ότι για H=5 η ταχύτερη υλοποίηση είναι η β) και για H=18 η ταχύτερη υλοποίηση είναι η δ). Συνεπώς, υπάρχει ένα σημείο από το οποίο και μετά, το φορτίο εξόδου είναι αρκετά μεγάλο έτσι ώστε να πρέπει να υλοποιήσουμε το κύκλωμά μας σε περισσότερα στάδια προκειμένου να επιτύχουμε μικρότερη καθυστέρηση D.

(iii)

Από το προηγούμενο ερώτημα για H=18 θα έχουμε τα εξής:

$t_{\beta,\theta}=D_{\beta,18}*\tau=19*3=57ps$

$t_{\delta,\theta}=D_{\delta,18}*\tau=17*3=51ps$

Η χωρητικότητα εξόδου είναι: $C_{out}=H*C_{in}=18*5C=90C=90*0.17=15.3fF$

α)

<u>2ο Στάδιο:</u> g_2=5/3, f_2=10, $C_{out,2}$=C_{out}=90C

$C_{in,2} = \frac{g_2 C_{out,2}}{f_2} = \frac{5/3*90C}{10} = 15C = q * 5C \Rightarrow q = 3$ άρα:

W_p=3*4W_{min}=12*140=1680nm

W_n=3*W_{min}=3*140=420nm


<u>1ο Στάδιο:</u> g_1=5/3, f_1=5, $C_{out,1}$=$C_{in,2}$=15C

$C_{in,1} = \frac{g_1 C_{out,1}}{f_1} = \frac{5/3*15C}{5} = 5C = m * 5C \Rightarrow m = 1$ άρα:


W_p=1*2W_{min}=280nm

W_n=1*2W_{min}=280nm

Το layout αυτής της υλοποίησης AND 6 εισόδων φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος στο Microwind φαίνεται παρακάτω:



$t_{\beta,\pi}$=(51+21)/2=72/2=36ps

β)

<u>4ο Στάδιο:</u> g_4=1, f_4=5, $C_{out,4}$=C_{out}=90C

$C_{in,4} = \frac{g_4 C_{out,4}}{f_4} = \frac{1*90C}{5} = 18C = k * 3C \Rightarrow k = 6$ άρα:

W_p=6*2W_{min}=12*140=1680nm

W_n=6*W_{min}=6*140=840nm

<u>3ο Στάδιο:</u> g_3=4/3, f_3=2, $C_{out,3}$=$C_{in,4}$=18C

$C_{in,3} = \frac{g_3 C_{out,3}}{f_3} = \frac{4/3 *18C}{2} = 12C = m * 4C \Rightarrow m = 3$ άρα:

W_p=3*2W_{min}=6*140=840nm

W_n=3*2W_{min}=6*140=840nm

<u>2ο Στάδιο:</u> g_2=1, f_2=2, $C_{out,2}$=$C_{in,3}$=12C

$C_{in,2} = \frac{g_2 C_{out,2}}{f_2} = \frac{1*12C}{2} = 6C = k * 3C \Rightarrow k = 2$ άρα:

W_p=2*2W_{min}=4*140=560nm

W_n=2*W_{min}=2*140=280nm


<u>1ο Στάδιο:</u> g_1=5/3, f_1=2, $C_{out,1}$=$C_{in,2}$=6C

$C_{in,1} = \frac{g_1 C_{out,1}}{f_1} = \frac{5/3 * 6C}{2} = 5C = m * 5C \Rightarrow m = 1$ άρα:


W_p=1*2W_{min}=1*140=280nm

W_n=1*2W_{min}=1*140=280nm

Το layout αυτής της υλοποίησης AND 6 εισόδων φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος στο Microwind φαίνεται παρακάτω:



$t_{\delta,\pi}$=(44+16)/2=60/2=30ps

Παρατηρούμε ότι οι χρόνοι των προσομοιώσεων παρουσιάζουν αρκετά μεγάλη απόκλιση σε σχέση με τους θεωρητικούς μας υπολογισμούς. Αυτό, όμως, που επιβεβαιώνεται από τις πειραματικές μετρήσεις είναι ότι για H=18 η υλοποίηση δ) είναι ταχύτερη από την υλοποίηση β).

ΘΕΜΑ 3

Επιλέγουμε να χρησιμοποιήσουμε ξανά τεχνολογία cmos65n οπότε ο ελάχιστος αναστροφέας CMOS K1 θα έχει ίδιες διαστάσεις με πριν και ως εκ τούτου θα ισχύει ότι: C_{inv}=0.51fF και C_{out}=256C_{inv}=0.13pF.

(i) Θεωρητικοί υπολογισμοί για την σειρά αναστροφέων K1, K2, K3, K4:
G=g_1*g_2*g_3*g_4=1*1*1*1=1
P=p_1+p_2+p_3+p_4=1+1+1+1=4
H=C_{out}/C_{in}=256C_{inv}/C_{inv}=256
F=GH=1*256=256
$\hat{f} = \sqrt[4]{GH} = \sqrt[4]{256} = 4$=$f_1$=$f_2$=$f_3$=$f_4$
D=n$\hat{f}$+P=4*4+4=20 άρα **$t_{1,\theta}$=D*τ=20*3=60ps**

<u>Αναστροφέας K4:</u> g_4=1, f_4=4, $C_{out,4}$=256C_{inv}
$C_{in,4} = \frac{g_4 C_{out,4}}{f_4} = \frac{1*256C_{inv}}{4} = 64C_{inv}$ άρα:
W_p=64*8λ=512λ
W_n=64*4λ=256λ

<u>Αναστροφέας K3:</u> g_3=1, f_3=4, $C_{out,3}$=$C_{in,4}$=64C_{inv}
$C_{in,3} = \frac{g_3 C_{out,3}}{f_3} = \frac{1*64C_{inv}}{4} = 16C_{inv}$ άρα:
W_p=16*8λ=128λ
W_n=16*4λ=64λ

<u>Αναστροφέας Κ2:</u> $g_2=1$, $f_2=4$, $C_{out,2}=C_{in,3}=16C_{inv}$

$C_{in,2}=\frac{g_2 C_{out,2}}{f_2}=\frac{1*16C_{inv}}{4}=4C_{inv}$ άρα:

$W_p=4*8\lambda=32\lambda$

$W_n=4*4\lambda=16\lambda$


<u>Αναστροφέας Κ1:</u> $g_1=1$, $f_1=4$, $C_{out,1}=C_{in,2}=4C_{inv}$

$C_{in,1}=\frac{g_1 C_{out,1}}{f_1}=\frac{1*4C_{inv}}{4}=C_{inv}$ άρα:


$W_p=1*8\lambda=8\lambda$

$W_n=1*4\lambda=4\lambda$

Το layout της σειράς αναστροφέων Κ1, Κ2, Κ3, Κ4 φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος στο Microwind φαίνεται παρακάτω:



$t_{1,\pi}$=(58+59)/2=117/2=58.5ps

(ii) Θεωρητικοί υπολογισμοί για την σειρά αναστροφέων K1, K2:

$G=g_1*g_2=1*1=1$

$P=p_1+p_2=1+1=2$

$H=C_{out}/C_{in}=256C_{inv}/C_{inv}=256$

$F=GH=1*256=256$

$\hat{f}=\sqrt[2]{GH}=\sqrt[2]{256}=16=f_1=f_2$

$D=n\hat{f}+P=2*16+2=34$ άρα **$t_{2,\theta}=D*\tau=34*3=102ps$**

<u>Αναστροφέας K2:</u> $g_2=1$, $f_2=16$, $C_{out,2}=256C_{inv}$

$C_{in,2}=\frac{g_2 C_{out,2}}{f_2}=\frac{1*256C_{inv}}{16}=16C_{inv}$ άρα:

$W_p=16*8\lambda=128\lambda$

$W_n=16*4\lambda=64\lambda$


<u>Αναστροφέας Κ1:</u> g_1=1, f_1=16, $C_{out,1}$=$C_{in,2}$=16C_{inv}

$C_{in,1} = \frac{g_1 C_{out,1}}{f_1} = \frac{1*16C_{inv}}{16} = C_{inv}$ άρα:


W_p=1*8λ=8λ

W_n=1*4λ=4λ

Το layout της σειράς αναστροφέων Κ1, Κ2 φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος στο Microwind φαίνεται παρακάτω:



$t_{2,\pi}$=(103+98)/2=201/2=100.5ps

Παρατηρούμε ότι οι τιμές που λαμβάνουμε από την προσομοίωση του Microwind είναι πολύ κοντά στις θεωρητικές τιμές που υπολογίσαμε.

Έτσι, επιβεβαιώνουμε ότι η πρώτη υλοποίηση του κυκλώματος είναι ταχύτερη από την δεύτερη, όπως και την προηγούμενη παρατήρησή μας, ότι η αύξηση των σταδίων ενός κυκλώματος σε μεγάλες χωρητικότητες εξόδου συνεπάγεται την μείωση της καθυστέρησής του.