Εισαγωγή στη Σχεδίαση Συστημάτων VLSI

5η Εργαστηριακή Άσκηση

Ομάδα 11: Βασίλης Κόκκορης (03120867)


Δημήτριος Μιχαλακόπουλος (03120229)

Τμήμα 3 - Βάρδια: 10:45-11:30

Σχολή: Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

ΘΕΜΑ 1


Το κύκλωμα που υλοποιεί τον ημιαθροιστή φαίνεται παρακάτω:




Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
1   module hadd (Sum,Cout,a,b);
2       input a,b;
3       output Sum,Cout;
4       xor (Sum,a,b);
5       and (Cout,a,b);
6   endmodule
7
8   // Simulation parameters in Verilog Formatalways
9   always
10  #200 a=~a;
11  #400 b=~b;
12
13  // Simulation parameters
14  // a CLK 1 1
15  // b CLK 2 2
```

Το layout του ημιαθροιστή στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:




Σχόλια: Ο πίνακας αληθείας του ημιαθροιστή φαίνεται παρακάτω:

b	a	Cout	Sum
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του ημιαθροιστή στο Microwind, επομένως η υλοποίησή μας είναι ορθή.


Το κύκλωμα που υλοποιεί τον πλήρη αθροιστή φαίνεται παρακάτω:




Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
1   module fadd (Sum,Cout,a,b,Cin);
2       input a,b,Cin;
3       output Sum,Cout;
4       wire x,y,z;
5       xor (x,a,b);
6       xor (Sum,x,Cin);
7       and (y,a,b);
8       and (z,Cin,x);
9       or (Cout,y,z);
10  endmodule
11
12  // Simulation parameters in Verilog Format
13  always
14  #200 a=~a;
15  #400 b=~b;
16  #800 Cin=~Cin;
17
18  // Simulation parameters
19  // a CLK 1 1
20  // b CLK 2 2
21  // Cin CLK 4 4
```

Το layout του πλήρους αθροιστή στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:




<u>Σχόλια:</u> Ο πίνακας αληθείας του πλήρους αθροιστή φαίνεται παρακάτω:

Cin	b	a	Cout	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του πλήρους αθροιστή στο Microwind, επομένως η υλοποίησή μας είναι ορθή.

Το κύκλωμα που υλοποιεί τον αθροιστή δύο αριθμών 2 bit φαίνεται παρακάτω:




Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
module fadd2bit (S0,S1,S2,C0,A0,A1,B0,B1,Cin);
    input A0,A1,B0,B1,Cin;
    output S0,S1,S2;
    wire x,y,z,u,v,w,C0;
    xor (x,A0,B0);
    and (y,A0,B0);
    xor (S0,x,Cin);
    and (z,x,Cin);
    or (C0,z,y);
    xor (u,A1,B1);
    and (v,A1,B1);
    xor (S1,u,C0);
    and (w,u,C0);
    or (S2,w,v);
endmodule


// Simulation parameters in Verilog Formatalways
#200 A0=~A0;
#400 A1=~A1;
#800 B0=~B0;
#1600 B1=~B1;
#3200 Cin=~Cin;

// Simulation parameters
// A0 CLK 1 1
// A1 CLK 2 2
// B0 CLK 4 4
// B1 CLK 8 8
// Cin CLK 16 16
```

Το layout του αθροιστή 2 bit στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:



<u>Σχόλια:</u> Ο πίνακας αληθείας του πλήρους αθροιστή 2 bit για C_{in}=0 φαίνεται παρακάτω:


B1	B0	A1	A0	S2	S1	S0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0

1	1	1	0	1	0	1
1	1	1	1	1	1	0

Ομοίως και για C_{in}=1 απλά προσθέτουμε 1 στο S2S1S0 και προκύπτει το αντίστοιχο αποτέλεσμα. Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του πλήρους αθροιστή 2 bit στο Microwind, επομένως η υλοποίησή μας είναι ορθή.

ΘΕΜΑ 2


Το κύκλωμα που υλοποιεί ένα μανδαλωτή D φαίνεται παρακάτω:




Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
1   module Dlatch (Q,Qinv,D,Clk);
2       input D,Clk;
3       output Q,Qinv;
4       assign Dinv=~D;
5       assign Q=~(Qinv|(Clk&Dinv));
6       assign Qinv=~(Q|(Clk&D));
7   endmodule
8
9   // Simulation parameters in Verilog Format
10  always
11  #200 Clk=~Clk;
12  #400 D=~D;
13
14  // Simulation parameters
15  // Clk CLK 1 1
16  // D CLK 2 2
```

Το layout του μανδαλωτή D στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:




Σχόλια: Ο πίνακας αληθείας του μανδαλωτή D φαίνεται παρακάτω:

Clock	D	Q(n+1)	Q'(n+1)
0	0	Q(n)	Q'(n)
0	1	Q(n)	Q'(n)
1	0	0	1
1	1	1	0

Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του μανδαλωτή D στο Microwind, επομένως η υλοποίησή μας είναι ορθή.

Το κύκλωμα που υλοποιεί έναν ακμοπυροδότητο καταχωρητή φαίνεται παρακάτω:



Σχήμα 5.2 (α) Διακόπτης ή Πολυπλέκτης 2 σε 1 (β) Μανδαλωτής (γ) ακμοπυροδότητος καταχωρητής (αλλάζει στον επόμενο κύκλο ρολογιού)


Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
module DnegEdge (Q,D,Clk);
    input D,Clk;
    output Q;
    wire v,w,x,y,z,ClkInv;
    not (ClkInv,Clk);
    pmos (v,D,ClkInv);
    nmos (v,D,Clk);
    pmos (v,x,Clk);
    nmos (v,x,ClkInv);
    not (w,v);
    not (x,w);
    pmos (y,w,Clk);
    nmos (y,w,ClkInv);
    pmos (y,z,ClkInv);
    nmos (y,z,Clk);
    not (Q,y);
    not(z,Q);
endmodule


// Simulation parameters in Verilog Format
always
#200 Clk=~Clk;
#400 D=~D;

// Simulation parameters
// Clk CLK 1 1
// D CLK 2 2
```

Το layout του καταχωρητή στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:




<u>Σχόλια:</u> Ο πίνακας αληθείας του ακμοπυροδότητου καταχωρητή φαίνεται παρακάτω:

Clock	D	Q(n+1)
0	0	Q(n)
0	1	Q(n)
1	0	0
1	1	1

Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του καταχωρητή στο Microwind, επομένως η υλοποίησή μας είναι ορθή. Επίσης, βλέπουμε ότι η έξοδος Q αλλάζει σε κάθε αρνητική ακμή του ρολογιού στην τιμή που είχε η είσοδος D στην προηγούμενη θετική ακμή. Με πιο απλά λόγια, η τιμή της εξόδου του καταχωρητή αλλάζει στον επόμενο κύκλο ρολογιού.

Το κύκλωμα που υλοποιεί έναν θετικά ακμοπυροδότητο καταχωρητή φαίνεται παρακάτω:




Σχήμα 5.3 Θετικά ακμοπυροδότητος καταχωρητής (αλλάζει στον τρέχοντα κύκλο ρολογιού)


Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
1   module DposEdge (Q,Qinv,D,Clk);
2       input D,Clk;
3       output Q,Qinv;
4       wire a,b,c,d;
5       nand (b,c,a);
6       nand (c,b,Clk);
7       nand (d,a,Clk);
8       nand (a,d,D);
9       nand (Q,c,Qinv);
10      nand (Qinv,d,Q);
11  endmodule
12
13  // Simulation parameters in Verilog Format
14  always
15  #200 Clk=~Clk;
16  #400 D=~D;
17
18  // Simulation parameters
19  // Clk CLK 1 1
20  // D CLK 2 2
```

Το layout του καταχωρητή στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:




Σχόλια: Ο πίνακας αληθείας του θετικά ακμοπυροδότητου καταχωρητή φαίνεται παρακάτω:

Clock	D	Q(n+1)
0	0	Q(n)
0	1	Q(n)
1	0	0
1	1	1

Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του καταχωρητή στο Microwind, επομένως η υλοποίησή μας είναι ορθή. Επίσης, βλέπουμε ότι η έξοδος Q αλλάζει σε κάθε θετική ακμή του ρολογιού στην τιμή που έχει η είσοδος D. Με πιο απλά λόγια, η τιμή της εξόδου του καταχωρητή αλλάζει στον ίδιο κύκλο ρολογιού.

ΘΕΜΑ 3

Το κύκλωμα που υλοποιεί ένα T flip-flop φαίνεται παρακάτω:



Σχήμα 5.4 Κύκλωμα T flip-flop


Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
module Tff (T,Clk);
    input Clk;
    output T;
    wire a,b,c,d,e,ClkInv;
    not (ClkInv,Clk);
    pmos (a,d,Clk);
    nmos (a,d,ClkInv);
    pmos (a,c,ClkInv);
    nmos (a,c,Clk);
    not (b,a);
    not (c,b);
    pmos (d,b,ClkInv);
    nmos (d,b,Clk);
    pmos (d,e,Clk);
    nmos (d,e,ClkInv);
    not (T,d);
    not (e,T);
endmodule


// Simulation parameters in Verilog Format
always
#200 Clk=~Clk;

// Simulation parameters
// Clk CLK 1 1
```

Το layout του T flip-flop στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:




<u>Σχόλια:</u> Ο πίνακας αληθείας του T flip-flop φαίνεται παρακάτω:

Clock	T(n+1)
0	T(n)
1	T’(n)

Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του T flip-flop στο Microwind, επομένως η υλοποίησή μας είναι ορθή. Επίσης, βλέπουμε ότι η έξοδος T του flip-flop αλλάζει μόνο κατά την θετική ακμή του ρολογιού, δηλαδή σε διπλάσια περίοδο, με αποτέλεσμα να έχει την μισή συχνότητα. Επειδή σε αυτή την υλοποίηση η είσοδος του T flip-flop είναι το ρολόι, ουσιαστικά στην έξοδο παίρνουμε ένα ρολόι Clock το οποίο έχει την μισή συχνότητα (ή διπλάσια περίοδο) από το αρχικό. Έχοντας αυτά υπόψιν για να υλοποιήσουμε ένα μετρητή 3 bit θέλουμε μια έξοδο που να αλλάζει τιμή σε κάθε κύκλο ρολογιού, μία έξοδο που να αλλάζει τιμή σε κάθε 2 κύκλους ρολογιού και μία έξοδο που να αλλάζει τιμή σε κάθε 4 κύκλους ρολογιού, άρα 3 T flip-flops εν σειρά.

Το κύκλωμα που υλοποιεί τον μετρητή 3 bit φαίνεται παρακάτω:



Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
module Counter3Bit (T0,T0Inv,T1,T1Inv,T2,T2Inv,Clk);
    input Clk;
    output T0,T0Inv,T1,T1Inv,T2,T2Inv;
    wire a0,b0,c0,d0,e0,a1,b1,c1,d1,e1,a2,b2,c2,d2,e2,ClkInv;
    not (ClkInv,Clk);


    pmos (a0,d0,Clk);
    nmos (a0,d0,ClkInv);
    pmos (a0,c0,ClkInv);
    nmos (a0,c0,Clk);
    not (b0,a0);
    not (c0,b0);
    pmos (d0,b0,ClkInv);
    nmos (d0,b0,Clk);
    pmos (d0,e0,Clk);
    nmos (d0,e0,ClkInv);
    not (T0,d0);
    not (e0,T0);
    not (T0Inv,T0);

    pmos (a1,d1,T0);
    nmos (a1,d1,T0Inv);
    pmos (a1,c1,T0Inv);
    nmos (a1,c1,T0);
    not (b1,a1);
    not (c1,b1);
    pmos (d1,b1,T0Inv);
    nmos (d1,b1,T0);
    pmos (d1,e1,T0);
    nmos (d1,e1,T0Inv);
    not (T1,d1);
    not (e1,T1);
    not (T1Inv,T1);


    pmos (a2,d2,T1);
    nmos (a2,d2,T1Inv);
    pmos (a2,c2,T1Inv);
    nmos (a2,c2,T1);
    not (b2,a2);
    not (c2,b2);
    pmos (d2,b2,T1Inv);
    nmos (d2,b2,T1);
    pmos (d2,e2,T1);
    nmos (d2,e2,T1Inv);
    not (T2,d2);
    not (e2,T2);
    not (T2Inv,T2);
endmodule

// Simulation parameters in Verilog Format
always
#200 Clk=~Clk;
```

Το layout του μετρητή 3 bit στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:




<u>Σχόλια:</u> Ο πίνακας αληθείας του μετρητή 3 bit φαίνεται παρακάτω:

Clock	T2	T1	T0	T2’	T1’	T0’
Cycle 1	1	1	1	0	0	0
Cycle 2	1	1	0	0	0	1
Cycle 3	1	0	1	0	1	0
Cycle 4	1	0	0	0	1	1
Cycle 5	0	1	1	1	0	0
Cycle 6	0	1	0	1	0	1
Cycle 7	0	0	1	1	1	0
Cycle 8	0	0	0	1	1	1


Παρατηρούμε ότι οι τιμές του πίνακα αληθείας συμβαδίζουν πλήρως με τις τιμές που παίρνουμε από την προσομοίωση του T flip-flop στο Microwind, επομένως η υλοποίησή μας είναι ορθή. Επίσης, βλέπουμε ότι για τις εξόδους T2T1T0 το κύκλωμα λειτουργεί ως μετρητής προς τα κάτω από το 111 ως το 000, ενώ για τις εξόδους T2'T1'T0' το κύκλωμα λειτουργεί ως μετρητής προς τα πάνω από το 000 ως το 111.

Για να βρούμε την μέγιστη συχνότητα λειτουργίας του κυκλώματος ελαττώνουμε σταδιακά την περίοδο του ρολογιού και παρατηρούμε τις κυματομορφές που προκύπτουν από τις παρακάτω προσομοιώσεις:


- t_{low}=0.090 ns, t_{rise}=0.010 ns, t_{high}=0.090 ns, t_{fall}=0.010 ns -> f=5GHz




- t_{low}=0.080 ns, t_{rise}=0.010 ns, t_{high}=0.080 ns, t_{fall}=0.010 ns -> f=5.55GHz



- t_{low}=0.070 ns, t_{rise}=0.010 ns, t_{high}=0.070 ns, t_{fall}=0.010 ns -> f=6.25GHz



- t_{low}=0.060 ns, t_{rise}=0.010 ns, t_{high}=0.060 ns, t_{fall}=0.010 ns -> f=7.14GHz



Παρατηρούμε ότι για συχνότητα 6.25GHz το σήμα παρουσιάζει μια μικρή παραμόρφωση. Στα 7.14GHz, όμως, η παραμόρφωση γίνεται πολύ πιο αισθητή, άρα η μέγιστη συχνότητα του μετρητή 3 bit είναι κοντά στα 7.14GHz (περίπου στα 7GHz για λόγους απλούστευσης).

ΘΕΜΑ 4


Για να πάρουμε την επιθυμητή κυματομορφή χρησιμοποιούμε τον μετρητή 3 bit της προηγούμενης άσκησης και με χάρτη Karnaugh ξεκινάμε από την τιμή T2T1T0=111 (Cycle 1) και για κάθε τιμή του μετρητή μέχρι την τιμή T2T1T0=000 (Cycle 8) θέτουμε την ανάλογη έξοδο. Έτσι, προκύπτει ο παρακάτω χάρτης Karnaugh:

T2/T1T0	00	01	11	10
0	1	0	0	1
1	0	1	0	1

Το κύκλωμα εξόδου που προκύπτει είναι: out=T2’T0’+T1T0’+T2T1’T0

Για το κομμάτι του start/stop λαμβάνουμε ένα σήμα Qss από έναν θετικά ακμοπυροδότητο καταχωρητή με είσοδο ένα σήμα ss και ρολόι Clk, ώστε να ανανεώνουμε την έξοδο μόνο στις θετικές ακμές. Το κύκλωμά μας θέλουμε να τίθεται στο λογικό μηδέν όταν Qss=0 και όταν τελειώσει ο 8ος κύκλος του μετρητή, άρα όταν Qss=0 και όταν T2T1T0=111, ή πιο εύκολα T2'T1'T0'=000, το οποίο υλοποιείται με μία πύλη OR 4 εισόδων. Έπειτα, παίρνουμε την έξοδο της OR και με μία πολύ AND 2 εισόδων συγχρονίζουμε αυτό το σήμα με το ρολόι Clk και οδηγούμε την έξοδο αυτών στην είσοδο του μετρητή 3 bit.

Το σχέδιο του παραπάνω κυκλώματος φαίνεται παρακάτω:



Ο κώδικας Verilog HDL που χρησιμοποιήθηκε φαίνεται παρακάτω:

```
module ssWave (out,ss,in,Clk);
    input in,Clk;
    output ss,out;
    wire a,b,c,d,Qss,QssInv;
    wire CLK,CLKInv,T0,T0Inv,T1,T1Inv,T2,T2Inv,a0,b0,c0,d0,e0,a1,b1,c1,d1,e1,a2,b2,c2,d2,e2;
    wire w,x,y,z;

    not (ss,in); //antistrefoume gia na xekinaei apo 1 kai oxi apo 0 to roloi
    nand (b,c,a);
    nand (c,b,Clk);
    nand (d,a,Clk);
    nand (a,d,ss);
    nand (Qss,c,QssInv);
    nand (QssInv,d,Qss);

    or (w,T0Inv,T1Inv,T2Inv,Qss); //edw vgainei to teliko CLK twn T flip flops
    and (CLK,Clk,w);


    not (CLKInv,CLK); // T flip flops
    pmos (a0,d0,CLK);
    nmos (a0,d0,CLKInv);
    pmos (a0,c0,CLKInv);
    nmos (a0,c0,CLK);
    not (b0,a0);
    not (c0,b0);
    pmos (d0,b0,CLKInv);
    nmos (d0,b0,CLK);
    pmos (d0,e0,CLK);
    nmos (d0,e0,CLKInv);
    not (T0,d0);
    not (e0,T0);
    not (T0Inv,T0);

    pmos (a1,d1,T0);
    nmos (a1,d1,T0Inv);
    pmos (a1,c1,T0Inv);
    nmos (a1,c1,T0);
    not (b1,a1);
    not (c1,b1);
    pmos (d1,b1,T0Inv);
    nmos (d1,b1,T0);
    pmos (d1,e1,T0);
    nmos (d1,e1,T0Inv);
    not (T1,d1);
    not (e1,T1);
    not (T1Inv,T1);


    pmos (a2,d2,T1);
    nmos (a2,d2,T1Inv);
    pmos (a2,c2,T1Inv);
    nmos (a2,c2,T1);
    not (b2,a2);
    not (c2,b2);
    pmos (d2,b2,T1Inv);
    nmos (d2,b2,T1);
    pmos (d2,e2,T1);
    nmos (d2,e2,T1Inv);
    not (T2,d2);
    not (e2,T2);
    not (T2Inv,T2);

    and (x,T2Inv,T0Inv); //ylopoihsh kymatomorfhs
    and (y,T1,T0Inv);
    and (z,T2,T1Inv,T0);
    or (out,x,y,z);
endmodule
```


Το layout του κυκλώματος στο Microwind φαίνεται παρακάτω:



Η προσομοίωση του κυκλώματος φαίνεται παρακάτω:



<u>Σχόλια:</u> Η επιθυμητή κυματομορφή εξόδου φαίνεται παρακάτω:



Σχήμα 5.5 Κυματομορφή Μετρητή

Οι δύο έξοδοι ταυτίζονται επομένως η υλοποίησή μας είναι ορθή.