《AMBA AXI 协议规范》

目录

- 《AMBA AXI 协议规范》
  - 目录
- AMBA® AXI 协议规范
  - 发布信息
  - 非机密专有声明
  - AMBA 规范许可协议
  - 目录
  - 前言
    - 目标读者
    - 使用本规范
- 第 A 部分
  - 第 A1 章 引言
  - 第 A2 章 AXI 传输
  - 第 A3 章 AXI 事务
    - A3.1. 事务请求
  - 第 A4 章 请求属性
    - A4.2. 内存属性
  - 第 A5 章 事务标识符与排序
  - 第 A6 章 原子访问
    - A6.4. 原子事务
  - 第 A7 章 请求操作码
  - 第 A8 章 缓存
  - 第 A9 章 缓存维护
    - A9.5. 写通道上的 CMO
    - A9.11. 处理器缓存维护指令
  - 第 A10 章 附加的请求限定符
  - 第 A11 章 其他写事务
  - 第 A12 章 系统监控、调试与用户扩展
    - A12.2. 内存标记扩展（MTE）

A12.4 用户回环信号
第 A13 章 未翻译事务
第 A14 章 接口时钟与电源门控
第 A15 章 分布式虚拟内存消息
A15.3. DVM 消息
第 A16 章 接口与数据保护
第 B 部分
第 B1 章 信号列表
B1.1. 写通道
第 B2 章 接口类
B2.1. 接口类概述
B2.1.1 AXI5
B2.1.2 ACE5-Lite
B2.1.3 ACE5-LiteDVM
B2.1.4 ACE5-LiteACP
第 B3 章 ID 约束摘要
第 B4 章 修订
第 C 部分
第 C1 章 术语表

AMBA® AXI 协议规范

文档编号 ARM IHI 0022

文档质量 已发布

文档版本 L 版

文档保密级别 非机密

发布日期 2025 年 8 月 27 日

版权所有 © 2003-2025 Arm Limited 或其关联公司。保留所有权利。

AMBA® AXI 协议规范

发布信息

日期 版本 变更

2025/8/27 L • L 版的 EAC-0 发布。

• 信用式传输选项。

• Arm 压缩技术。

• 保护信令的新选项。

• RME - 细粒度数据隔离。

• 未翻译事务 v4。

• 面向物理存储点的 CMO。

• 其他细微的补充、更正和澄清。

2023/9/29 K • K 版的 EAC-0 发布。

• 内存加密上下文（MEC）。

• 内存系统资源分区与监控（MPAM）扩展。 • 内存标记扩展（MTE）简化选项。

• 其他细微的补充、更正和澄清。

2023/3/1 J • J 版的 EAC-0 发布。

• 简化的文档结构。

• 移除了 AXI3、AXI4、AXI4-Lite、ACE 和 ACE5 的内容。

• 为 AXI5、AXI5-Lite、ACE5-Lite、ACE5-LiteDVM 和

ACE5-LiteACP 接口类新增的内容。

2021/1/26 H.c • 更正了表 D13-22 中关于 AxADDR[15] 的错误。 2021/1/11 H.b • 规范了术语，使用管理者（Manager）表示发起读和

写请求的代理，使用从属者（Subordinate）表示响应读和写请求的代理。

2020/3/31 H • H 版的 EAC-0 发布。

• 为 AMBA 5 接口变体定义的新可选特性。

2019/7/30 G • G 版的 EAC-0 发布。

• 为 AMBA 5 接口变体定义的新可选特性。

2017/12/21 F.b • EAC-1 发布，以解决在 F 版的 EAC-0 发布中发现的问题。 2017/12/18 F • F 版的 EAC-0 发布。

• 为 AMBA 协议定义的新接口：AXI5、AXI5-Lite、ACE5、ACE5-Lite、

ACE5-LiteDVM 和 ACE5-LiteACP。

2013/2/22 E • AMBA AXI 和 ACE 协议规范的第二版发布。 2011/10/28 D • AMBA AXI 和 ACE 协议规范的第一版发布。 2011/6/3 D-2c • AMBA AXI 和 ACE 协议规范的公开测试版草稿。 2010/3/3 C • AXI 规范 v2.0 的第一版发布。 2004/3/19 B • AXI 规范 v1.0 的第一版发布。 2003/6/16 A • 首次发布。

非机密专有声明

本文档受版权及其他相关权利保护，本文档所含信息的使用或实现可能受一项或多项专利或待审专利申请的保护。未经 Arm Limited（“Arm”）事先明确的书面许可，不得以任何形式、任何手段复制本文档的任

何部分。除非另有明确说明，本文档不授予任何知识产权的任何许可，无论是明示的还是默示的、基于禁止反言的还是其他形式的。

您对本文档中信息的访问，以您接受以下条件为前提：您不会将相关信息用于、也不会允许他人将相关信息用于判定本文档的主题事项是否侵犯任何第三方专利。

本文档的内容仅供参考。本文中提出的任何解决方案均可能随条件、信息、范围和数据的改变而变化。本文档是基于截至其发布日期可获得的信息，经合理努力编制而成的。本文档中的信息范围可能超出 Arm 必须提供的范围，此类附加信息仅旨在进一步帮助接收方，不代表 Arm 对其义务范围的看法。您确认并同意，您拥有系统安全与功能安全方面必要的专业知识，并且，尽管 Arm 在本文中可能提供任何信息或支持，您仍应自行负责遵守与您的产品相关的所有法律、法规要求以及安全和安防相关要求。此外，您还需对与本文档所述任何 Arm 技术结合使用的任何应用负责，并且为降低风险，您应提供充分的设计与运行防护措施。

本文档可能包含技术性错误或排版错误。本文档按“原样”提供。对于本文档，ARM 不作任何明示、默示或法定的陈述和保证，包括但不限于对适销性、满意质量、不侵权或特定用途适用性的默示保证。为免疑义，Arm 未就任何专利、版权、商业秘密、商标或其他权利作出任何陈述，也未开展任何分析以识别或了解上述权利的范围和内容。

在法律未禁止的范围内，对于因使用本文档而引起的任何损害，ARM 在任何情况下均不承担责任，包括但不限于任何直接、间接、特殊、附带、惩罚性或后果性损害，无论其如何引起，也无论基于何种责任理论，即使 ARM 已被告知发生此类损害的可能性。

Arm 在本文档中提及任何第三方的产品或服务，并不构成对其使用的明示或默示的批准或认可。

本文档仅由商业物项构成。您应负责确保对本文档的任何被许可的使用、复制或披露完全符合任何相关出口法律和法规，以保证本文档或其任何部分不会以违反此类出口法律的方式被直接或间接出口。使用“partner”一词来指代 Arm 的客户，无意建立或指代与任何其他公司的合伙关系。Arm 可随时更改本文档，恕不另行通知。

为方便起见，本文档可翻译为其他语言；您同意，若本文档英文版本与任何译文之间存在任何冲突，应以本文档英文版本的条款为准。

本声明的有效性、解释与履行应受英格兰法律管辖。

Arm 公司徽标以及标有 ® 或 ™ 的字词均为 Arm Limited（或其关联公司）的注册商标或商标

在美国和/或其他地区。请遵循 Arm 的商标使用指南，网址为 http://www.arm.com/company/policies/trademarks. 保留所有权利。本文档中提及的其他品牌和名称可能是其各自所有者的商标。

版权所有 © 2003-2025 Arm Limited 或其关联公司。保留所有权利。

Arm Limited。公司编号 02557590，在英格兰注册。

110 Fulbourn Road, Cambridge, England CB1 9NJ.

PRE-21451 版本 3

AMBA 规范许可协议

本最终用户许可协议（“许可协议”）是您（单一自然人或单一法律实体）与 Arm Limited（“Arm”）之间就本许可协议所附相关 AMBA 规范中 Arm 的知识产权（包括但不限于任何版权）的使用而达成的法律协议。Arm 将相关 AMBA 规范许可给您，前提是您接受本许可协议的全部条款。单击“我同意”，或以其他方式使用或复制相关 AMBA 规范，即表示您同意受本许可协议全部条款的约束。

“被许可方”指您及您的子公司。“子公司”指：在您为单一实体的情况下，其多数有表决权股份现在或以后由您直接或间接拥有或控制的任何公司。仅在该控制存在的期间内，某公司才属于子公司。

1. 在遵守第 2、3 和 4 条各项规定的前提下，Arm 特此向被许可方授予一项永久、非排他、

不可转让、免版税、全球范围的许可，用于：

(i) 为开发和委托开发符合相关 AMBA 规范的

产品之目的，使用和复制相关 AMBA 规范；

(ii) 制造和委托制造具有以下任一情形的产品：(a) 由被许可方或为被许可方在

第 1(i) 条授予的许可下创建的；或 (b) 集成了由第三方在该第三方的 AMBA 规范许可协议第 1(i) 条中由 Arm 授予的许可下创建的一项或多项产品的；以及

(iii) 要约出售、出售、供应或以其他方式分销具有以下任一情形的产品：(a) 由被许可方或为被许可方

在第 1(i) 条授予的许可下创建的；或 (b) 由被许可方或为被许可方在第 1(ii) 条授予的许可下制造的。

2. 被许可方特此同意，第 1 条授予的许可须遵守以下限制：

(i) 若根据第 1(i) 条创建的产品是包含 CPU 的集成电路，则：(a) 此类 CPU

应仅在获得 Arm 许可的情况下制造；或 (b) 此类 CPU 既不实质性符合、也未以符合 Arm 不时许可的 Arm 指令集的名义进行营销；

(ii) 第 1(iii) 条授予的许可不得延伸至产品中本身不符合

相关 AMBA 规范某一部分的任何部分或功能；以及

(iii) 未向被许可方授予再许可本协议项下授予被许可方的权利的任何权利。

3. 除按第 1 条明确许可的情形外，被许可方不获得对任何 Arm

技术或其中所含任何知识产权的任何权利、所有权或权益。在任何情况下，均不得将按第 1 条授予的许可解释为以明示、默示、禁止反言或其他方式向被许可方授予使用相关 AMBA 规范以外的任何 Arm 技术的许可。

4. 相关 AMBA 规范按“原样”提供，不附带任何明示、

默示或法定的陈述或保证，包括但不限于对令人满意的质量、适销性、不侵权或特定用途适用性的任何保证，也不保证对此类 Arm 技术的任何使用或实现不会侵犯任何第三方专利、版权、商业秘密或其他知识产权。

5. 尽管本协议中有任何相反规定，在法律允许的

最大限度内，对于就本协议标的向 Arm 提出的所有索赔（无论是基于合同、侵权还是其他），Arm 的合计最大责任（包括但不限于 (I) 被许可方对 Arm 技术的使用；以及 (II) 在本协议项下由被许可方创建的任何产品中对 Arm 技术的实现）不得超过被许可方根据本协议向 Arm 支付的费用（如有）。存在一项以上索赔或诉讼不会扩大或延长该限额。被许可方免除 Arm 超出该限额的一切义务、责任、索赔或要求。

6. 根据第 1 条的规定，未向被许可方授予任何明示、默示或其他形式的许可，以使用 Arm

商号或 AMBA 商标来关联相关 AMBA 规范或基于其的任何产品。第 1 条中的任何内容均不得解释为授权被许可方就相关 AMBA 规范代表 Arm 作出任何陈述。

7. 本许可协议在由您或 Arm 终止前持续有效。在不损害其任何其他权利的前提下，

若被许可方违反本许可协议的任何条款和条件，则 Arm 可在向您发出书面通知后立即终止本许可协议。您可以随时终止本许可协议。在本许可协议由您或 Arm 期满或终止后，被许可方应停止使用相关 AMBA 规范，并销毁您持有的相关 AMBA 规范的所有副本以及所有文档和相关材料。本许可协议期满或终止后，第 6 条和第 7 条的规定继续有效。

8. 本协议的有效性、解释和履行应受英国法律管辖。

保密状态

本文件为非机密文件。使用、复制和披露本文件的权利可能须遵守 Arm 与 Arm 向其交付本文件的一方所订立协议条款中的许可限制。

产品状态

本文件中的信息为最终信息，即针对已开发完成的产品。

网址

http://www.arm.com

目录

AMBA® AXI 协议规范

- 发布信息 · ii
- 非保密专有声明 · iii
- AMBA 规范许可证 · iv
- 保密状态 · v
- 产品状态 · v
- 网址 · v
- 前言
- 目标读者 · xiii
- 如何使用本规范 · xiii
- 约定 · xv
- 排版约定 · xv
- 时序图 · xv
- 信号 · xvi
- 数字 · xvi
- 伪代码说明 · xvi
- 延伸阅读 · xvii

- 反馈 · xviii
- 关于本规范的反馈 · xviii
- 包容性术语承诺 · xviii
- **第 A 部分 规范**
  - **第 A1 章 简介**
    - A1.1 关于 AXI 协议 · 21
    - A1.2 AXI 架构 · 22
      - A1.2.1 接口与互连 · 24
    - A1.3 术语 · 25
      - A1.3.1 AXI 组件与拓扑 · 25
      - A1.3.2 AXI 事务与传输 · 25
      - A1.3.3 缓存与缓存操作 · 25
      - A1.3.4 时序描述 · 25
  - **第 A2 章 AXI 传输**
    - A2.1 时钟与复位 · 27
      - A2.1.1 时钟 · 27
      - A2.1.2 复位 · 27
    - A2.2 AXI 传输选项 · 28
    - A2.3 Valid-Ready 传输 · 29
      - A2.3.1 Valid-Ready 信号 · 30
      - A2.3.2 通道握手信号之间的依赖关系 · 31
    - A2.4 信用式传输 · 33
      - A2.4.1 信用式流控 · 34
      - A2.4.2 资源平面 · 35
      - A2.4.3 共享信用 · 36
      - A2.4.4 传输级时钟门控 · 38
      - A2.4.5 信用式传输信号 · 39
    - A2.5 流水线与寄存器级 · 40
    - A2.6 AXI 事务与传输 · 41
  - **第 A3 章 AXI 事务**

- A3.1 事务请求 · 43
  - A3.1.1 大小属性 · 43
  - A3.1.2 长度属性 · 44
  - A3.1.3 事务中的最大字节数 · 45
  - A3.1.4 突发属性 · 46
  - A3.1.5 传输地址 · 49
  - A3.1.6 事务等式 · 49
  - A3.1.7 传输的伪代码描述 · 51
  - A3.1.8 常规事务 · 52
- A3.2 写数据与读数据 · 53
  - A3.2.1 写数据通道（W） · 53
  - A3.2.2 读数据通道（R） · 55
  - A3.2.3 窄传输 · 55
  - A3.2.4 字节不变性 · 56
  - A3.2.5 非对齐传输 · 58
- A3.3 事务响应 · 61
  - A3.3.1 写响应 · 61
  - A3.3.2 读响应 · 62
  - A3.3.3 从属者 Busy 指示 · 64

第 A4 章 请求属性

- A4.1 从属者类型 · 67
- A4.2 内存属性 · 68
  - A4.2.1 可缓冲，AxCACHE[0] · 68
  - A4.2.2 可修改，AxCACHE[1] · 69
  - A4.2.3 分配与其他分配，AxCACHE[2] 和 AxCACHE[3] · 70
- A4.3 内存类型 · 71
  - A4.3.1 内存类型要求 · 71
  - A4.3.2 不匹配的内存属性 · 74
  - A4.3.3 更改内存属性 · 74
  - A4.3.4 事务缓冲 · 74

        - A4.3.5 Device 内存类型的使用示例 · 75
    - A4.4 协议错误 · 76
        - A4.4.1 软件协议错误 · 76
        - A4.4.2 硬件协议错误 · 76
    - A4.5 保护属性 · 77
        - A4.5.1 保护属性的信令 · 77
        - A4.5.2 特权与指令属性 · 78
        - A4.5.3 物理地址空间（PAS） · 79
        - A4.5.4 领域管理扩展 · 79
        - A4.5.5 细粒度数据隔离 · 79
    - A4.6 内存加密上下文 · 81
        - A4.6.1 MEC 信令 · 81
        - A4.6.2 MECID 用法 · 82
        - A4.6.3 MEC 与 GDI · 83
    - A4.7 多区域接口 · 84
        - A4.7.1 区域标识符信令 · 84
        - A4.7.2 使用区域标识符 · 84
    - A4.8 QoS 信令 · 86
        - A4.8.1 QoS 标识符 · 86
        - A4.8.2 QoS 接受指示 · 87
- **第 A5 章 事务标识符与排序**
    - A5.1 事务标识符 · 90
        - A5.1.1 事务 ID 信号 · 90
    - A5.2 唯一 ID 指示符 · 91
    - A5.3 请求排序 · 93
        - A5.3.1 内存位置与外设区域 · 93
        - A5.3.2 Device 与 Normal 请求 · 94
        - A5.3.3 观察与完成定义 · 94
        - A5.3.4 管理者排序保证 · 94
        - A5.3.5 从属者排序要求 · 95

        - A5.3.6 互连排序要求 · 96
        - A5.3.7 端点前的响应 · 96
        - A5.3.8 不同内存类型的请求之间的排序 · 97
        - A5.3.9 有序写观察 · 97
    - A5.4 互连对事务标识符的使用 · 99
    - A5.5 写数据与响应排序 · 100
    - A5.6 读数据排序 · 101
        - A5.6.1 读数据交织 · 101
        - A5.6.2 读数据分块 · 102
- **第 A6 章 原子访问**
    - A6.1 单副本原子性大小 · 108
    - A6.2 多副本写原子性 · 109
    - A6.3 独占访问 · 110
        - A6.3.1 独占访问序列 · 110
        - A6.3.2 从管理者的角度看独占访问 · 111
        - A6.3.3 独占访问限制 · 111
        - A6.3.4 从从属者的角度看独占访问 · 112
    - A6.4 原子事务 · 113
        - A6.4.1 概述 · 113
        - A6.4.2 原子事务操作 · 114
        - A6.4.3 原子事务属性 · 114
        - A6.4.4 原子事务的 ID 使用 · 116
        - A6.4.5 原子事务的请求属性限制 · 117
        - A6.4.6 原子事务信号 · 117
        - A6.4.7 事务结构 · 118
        - A6.4.8 响应信号 · 119
        - A6.4.9 原子事务依赖 · 120
        - A6.4.10 对原子事务的支持 · 121
- **第 A7 章 请求操作码**
    - A7.1 操作码信号 · 124

- A7.2 AWSNOOP 编码 · 126
- A7.3 ARSNOOP 编码 · 129

第 A8 章 缓存

- A8.1 AXI 中的缓存 · 132
- A8.2 缓存行大小 · 133
- A8.3 缓存一致性与域 · 134
  - A8.3.1 系统域 · 134
  - A8.3.2 不可共享域 · 134
  - A8.3.3 可共享域 · 134
  - A8.3.4 域信号 · 135
  - A8.3.5 域一致性 · 136
  - A8.3.6 域与内存类型 · 136
- A8.4 I/O 一致性 · 137
- A8.5 缓存可共享行 · 138
  - A8.5.1 支持读写完整缓存行的操作码 · 139
  - A8.5.2 可共享缓存支持的配置 · 140
- A8.6 预取事务 · 142
  - A8.6.1 预取事务的规则 · 142
  - A8.6.2 预取数据的响应 · 143
- A8.7 缓存暂存 · 144
  - A8.7.1 暂存事务操作码 · 144
  - A8.7.2 暂存事务信号 · 145
  - A8.7.3 暂存请求域 · 145
  - A8.7.4 暂存目标标识符 · 146
  - A8.7.5 暂存事务的事务 ID · 147
  - A8.7.6 对暂存事务的支持 · 148
- A8.8 解除分配读事务 · 149
  - A8.8.1 解除分配读操作码 · 149
  - A8.8.2 规则与建议 · 149
- A8.9 无效化提示 · 151

        - A8.9.1 无效化提示信号 · 151
        - A8.9.2 无效化提示支持 · 152
- **第 A9 章 缓存维护**
    - A9.1 缓存维护操作 · 154
    - A9.2 收到 CMO 时的操作 · 155
    - A9.3 CMO 请求属性 · 156
    - A9.4 CMO 传播 · 157
    - A9.5 写通道上的 CMO · 158
    - A9.6 带 CMO 的写 · 160
        - A9.6.1 带 CMO 的写的属性 · 161
        - A9.6.2 带 CMO 的写的传播 · 161
        - A9.6.3 对带 CMO 的写的响应 · 161
        - A9.6.4 带写加 CMO 的示例流程 · 162
    - A9.7 读通道上的 CMO · 163
    - A9.8 用于持久化的 CMO · 164
        - A9.8.1 持久化点与深度持久化 · 164
        - A9.8.2 持久化 CMO (PCMO) 事务 · 164
        - A9.8.3 PCMO 传播 · 165
        - A9.8.4 写通道上的 PCMO · 165
        - A9.8.5 读通道上的 PCMO · 167
    - A9.9 缓存维护与领域管理扩展 · 168
        - A9.9.1 发往 PoPA 的 CMO · 168
        - A9.9.2 发往 PoPA 的 CMO 传播 · 169
    - A9.10 对物理存储点的缓存维护 · 170
    - A9.11 处理器缓存维护指令 · 172
        - A9.11.1 软件缓存维护的不可预测行为 · 172
- **第 A10 章 附加请求限定符**
    - A10.1 非安全访问标识符 (NSAID) · 175
        - A10.1.1 NSAID 信号 · 175
        - A10.1.2 缓存与 NSAID · 176

- A10.2 基于页的硬件属性 (PBHA) · 177
  - A10.2.1 PBHA 值 · 177
- A10.3 子系统标识符 · 178
  - A10.3.1 子系统 ID 用法 · 178
- A10.4 Arm 压缩技术 (ACT) · 179
  - A10.4.1 ACT 信号 · 180
  - A10.4.2 ACT 请求 · 180
  - A10.4.3 修改 ACT 事务 · 181

第 A11 章 其他写事务

- A11.1 WriteZero 事务 · 183
- A11.2 WriteDeferrable 事务 · 184
  - A11.2.1 WriteDeferrable 事务支持 · 184
  - A11.2.2 WriteDeferrable 信号 · 184
  - A11.2.3 对 WriteDeferrable 请求的响应 · 185

第 A12 章 系统监控、调试与用户扩展

- A12.1 内存系统资源分区与监控 (MPAM) · 187
  - A12.1.1 MPAM 信号 · 187
  - A12.1.2 MPAM 字段 · 188
  - A12.1.3 MPAM 组件交互 · 189
- A12.2 内存标记扩展 (MTE) · 190
  - A12.2.1 MTE 支持 · 190
  - A12.2.2 MTE 信号 · 191
  - A12.2.3 缓存标记 · 191
  - A12.2.4 传输标记 · 192
  - A12.2.5 带标记的读 · 193
  - A12.2.6 带标记的写 · 194
  - A12.2.7 内存标记互操作性 · 197
  - A12.2.8 MTE 与原子事务 · 197
  - A12.2.9 MTE 与预取事务 · 198
  - A12.2.10 A12.2.10 MTE 与毒化 · 198

- A12.3 跟踪信号 · 199
- A12.4 用户环回信号 · 200
- A12.5 用户自定义信号 · 202
  - A12.5.1 配置 · 202
  - A12.5.2 用户信号 · 202
  - A12.5.3 使用注意事项 · 203

- **第 A13 章 未翻译事务**
  - A13.1 分布式虚拟内存简介 · 205
  - A13.2 对未翻译事务的支持 · 206
  - A13.3 未翻译事务信号 · 207
  - A13.4 翻译标识符 · 209
    - A13.4.1 安全流标识符 (SECSID) · 209
    - A13.4.2 StreamID (SID) · 210
    - A13.4.3 SubstreamID (SSID) · 210
    - A13.4.4 未翻译事务与 GDI · 211
  - A13.5 PCIe 注意事项 · 212
    - A13.5.1 PCIe XT 模式 · 212
  - A13.6 翻译故障流程 · 214
    - A13.6.1 Stall 流程 · 215
    - A13.6.2 ATST 流程 · 215
    - A13.6.3 NoStall 流程 · 215
    - A13.6.4 PRI 流程 · 216
  - A13.7 未翻译事务限定符 · 217
  - A13.8 MMU 信号与 PAS 的允许组合 · 218
  - A13.9 StashTranslation 操作码 · 219
  - A13.10 UnstashTranslation 操作码 · 220
- **第 A14 章 接口时钟与电源门控**
  - A14.1 使用 Valid-Ready 传输的接口门控 · 223
    - A14.1.1 AWAKEUP 规则与建议 · 223
    - A14.1.2 AWAKEUP 与一致性连接信令 · 224

        - A14.1.3 ACWAKEUP 规则与建议 · 224
    - A14.2 使用信用式传输的接口门控 · 225
        - A14.2.1 通道状态 · 226
        - A14.2.2 停止请求信号， ASKSTOP · 227
        - A14.2.3 信用控制信号规则 · 227
        - A14.2.4 流水线化通道 · 227
        - A14.2.5 时钟门控与电源门控 · 228
    - A14.3 时序图 · 229
    - A14.4 波形示例 · 230
        - A14.4.1 传输一个读事务 · 230
- **第 A15 章 分布式虚拟内存消息**
    - A15.1 DVM 事务简介 · 232
    - A15.2 对 DVM 消息的支持 · 233
    - A15.3 DVM 消息 · 234
        - A15.3.1 DVM 消息字段 · 234
        - A15.3.2 TLB 无效化消息 · 239
        - A15.3.3 分支预测器无效化消息 · 243
        - A15.3.4 指令缓存无效化 · 244
        - A15.3.5 同步消息 · 247
        - A15.3.6 提示消息 · 247
    - A15.4 传输 DVM 消息 · 248
        - A15.4.1 DVM 消息的信令 · 249
        - A15.4.2 使用 Valid-Ready 传输的侦听通道 · 250
        - A15.4.3 使用信用式传输的侦听通道 · 250
        - A15.4.4 DVM 消息中的地址宽度 · 250
        - A15.4.5 将消息字段映射到信号 · 251
    - A15.5 DVM 同步与完成 · 258
    - A15.6 一致性连接信令 · 260
        - A15.6.1 一致性连接握手 · 260
    - A15.7 侦听通道信用控制 · 263

- **第 A16 章 接口与数据保护**
  - A16.1 使用 Poison 的数据保护 · 265
  - A16.2 数据与接口信号的奇偶校验保护 · 266
    - A16.2.1 奇偶校验保护的配置 · 266
    - A16.2.2 错误检测行为 · 266
    - A16.2.3 奇偶校验检查信号 · 267
- **第 B 部分 附录**
  - **第 B1 章 信号列表**
    - B1.1 写通道 · 275
      - B1.1.1 写请求通道 · 275
      - B1.1.2 写数据通道 · 277
      - B1.1.3 写响应通道 · 278
    - B1.2 读通道 · 279
      - B1.2.1 读请求通道 · 279
      - B1.2.2 读数据通道 · 281
    - B1.3 侦听通道 · 282
      - B1.3.1 侦听请求通道 · 282
      - B1.3.2 侦听响应通道 · 282
    - B1.4 接口级信号 · 283
      - B1.4.1 时钟与复位信号 · 283
      - B1.4.2 信用控制信号 · 283
      - B1.4.3 唤醒信号 · 283
      - B1.4.4 QoS Accept 信号 · 284
      - B1.4.5 一致性连接信号 · 284
      - B1.4.6 接口控制信号 · 284
  - **第 B2 章 接口类**
    - B2.1 接口类概述 · 286
      - B2.1.1 AXI5 · 287
      - B2.1.2 ACE5-Lite · 287
      - B2.1.3 ACE5-LiteDVM · 287

        - B2.1.4 ACE5-LiteACP · 287
        - B2.1.5 AXI5-Lite · 288
      - B2.2 信号矩阵 · 289
      - B2.3 奇偶校验信号矩阵 · 296
      - B2.4 属性矩阵 · 300
    - **第 B3 章 ID 约束汇总**
    - **第 B4 章 修订记录**
      - B4.1 H.c 版与 J 版之间的差异 · 307
      - B4.2 J 版与 K 版之间的差异 · 309
      - B4.3 K 版与 L 版之间的差异 · 311
- **第 C 部分 词汇表**
    - **第 C1 章 词汇表**

前言

本前言描述本规范的内容组织方式与文档约定。

目标读者

本规范面向希望熟悉 AMBA 协议、并设计与 AXI 协议兼容的系统及模块的硬件与软件工程师。

使用本规范

本规范中的信息按部分进行组织，如本节所述：

第 A 部分 规范

- **第 A1 章 简介**

介绍本规范中使用的 AXI 协议架构与术语。

- **第 A2 章 AXI 传输层**

描述 AXI 传输层，以及两种流控选项。

- **第 A3 章 AXI 事务**

包含 AXI 协议事务的相关信息，例如事务请求、事务响应，以及读数据和写数据。

- **第 A4 章 请求属性**

描述内存属性、内存类型、内存保护以及多区域接口。

- **第 A5 章 事务标识符与排序**

描述事务 ID 信号、请求排序、写数据与响应排序，以及读数据排序。

- **第 A6 章 原子访问**

包含有关原子访问、单副本原子性与多副本原子性，以及独占访问的信息。

- **第 A7 章 请求操作码**

提供有关操作码字段的信息，该字段描述请求的功能，并指示从属者必须如何处理该请求。

- **第 A8 章 缓存**

描述 AXI 协议中的缓存，包括 I/O 一致性、缓存可共享行，以及使用特定事务管理缓存分配。

- **第 A9 章 缓存维护**

介绍如何使用缓存维护操作来控制缓存内容，以确保数据的可见性。

- **第 A10 章 附加请求限定符**

描述 AXI 协议中的附加请求限定符，例如 Non-secure Access Identifier (NSAID)、Page-based Hardware Attributes (PBHA) 和 Subsystem Identifier。

- **第 A11 章 其他写事务**

ARM IHI 0022 · 第 xiii 页

包含 AXI 协议中其他写事务的相关信息，例如 WriteDeferrable 和 WriteZero。

- **第 A12 章 系统监控、调试和用户扩展**

描述了 AXI 协议的系统调试、跟踪和监控特性，例如内存系统资源分区与监控（MPAM）、内存标记扩展（MTE），以及用户回环和用户定义信号。

- **第 A13 章 未翻译事务**

描述 AXI 如何为系统内存管理单元（SMMU）上游的组件支持虚拟地址与翻译暂存提示的使用。

- **第 A14 章 接口时钟与电源门控**

描述如何为时钟门控或电源门控停止和启动接口。

- **第 A15 章 分布式虚拟内存消息**

描述 AXI 如何使用分布式虚拟内存（DVM）消息支持分布式系统 MMU，以维护虚拟内存系统中的所有 MMU。

- **第 A16 章 接口与数据保护**

说明如何使用毒化信号和奇偶校验信号来保护数据或接口。

第 B 部分 附录

- **第 B1 章 信号列表**

AXI 协议中定义的所有信号的列表。

- **第 B2 章 接口类**

介绍所有 AMBA 5 AXI 接口类，包括信号表和属性表。

- **第 B3 章 ID 约束汇总**

AXI 协议中 ID 约束的汇总。

- **第 B4 章 修订记录**

本版规范与上一版规范之间变更的详细信息。

第 C 部分 词汇表

- **第 C1 章 术语表**

了解 AXI 协议的术语与概念。

约定

约定

排版约定

排版约定如下：

斜体

突出显示重要说明，引入特殊术语，并表示内部交叉引用和引用。

粗体

表示信号名，并在适当情况下用于描述性列表中的术语。

等宽字体

用于汇编语法描述、伪代码和源代码示例。

也用于正文中表示指令助记符，以及对汇编语法描述、伪代码和源代码示例中出现的其他项的引用。

小型大写字母

在正文中用于少数具有特定技术含义的术语。

彩色文本

表示链接。可以是：

• 交叉引用，如果被引用的信息不在当前页，则包含该信息的页码。

• 一个 URL，例如 http://developer.arm.com。 • 指向某章或附录、术语表条目，或文档中定义该彩色术语的小节的链接。

时序图

时序图中所用的组件在图 1 中说明。若有变化，会有清晰的标记。不要假设图中未明确给出的任何时序信息。



图 1：时序图约定图例

时序图有时会将单比特信号同时显示为高电平和低电平，它们看起来类似于图 1 中所示的总线变化。如果时序图以这种方式显示单比特信号，那么它的值不影响随附的说明。

ARM IHI 0022 · 第 xv 页

约定

信号

信号约定如下：

• 信号电平 - 已置位信号的电平取决于该信号是高电平有效还是低电平有效。

置位意味着：

– 对于高电平有效信号，为高电平。

– 对于低电平有效信号，为低电平。

• 小写 n - 位于信号名的开头或末尾时，表示低电平有效信号。

• 小写 x - 位于信号名的第二个字母时，表示读和写两者的统称。例如，AxCACHE 同时指 ARCACHE 和 AWCACHE 信号。

数字

数字通常以十进制书写。二进制数字以 0b 为前缀，十六进制数字以 0x 为前缀。在这两种情况下，前缀和关联的值都以等宽字体书写，例如 0xFFFF0000。为提高可读性，长数字可以在每四个字符之间使用下划线分隔符书写，例如 0xFFFF_0000_0000_0000。在解释数字的值时，忽略任何下划线。

伪代码描述

本规范使用一种伪代码形式来精确描述所规定的功能。该伪代码以等宽字体书写。伪代码语言在 Arm® Architecture Reference Manual for A-profile architecture 中描述。

进一步阅读

进一步阅读

本节列出了 Arm 及第三方发布的出版物。

有关 Arm 文档的获取方式，请访问 Arm Developer，http://developer.arm.com。[1] AMBA® AXI and ACE Protocol Specification.（ARM IHI 0022 H.c）

[2] AMBA® AXI Protocol Specification.（ARM IHI 0022 K）

[3] Arm® Architecture Reference Manual for A-profile architecture.（ARM DDI 0487）

[4] Arm® Realm Management Extension (RME) System Architecture.（ARM DEN 0129）

[5] AMBA® 5 CHI Architecture Specification.（ARM IHI 0050）

[6] Arm® Architecture Reference Manual Supplement, Memory System Resource Partitioning and Monitoring

(MPAM), for A-profile architecture.（ARM DDI 0598）

[7] Arm® System Memory Management Unit Architecture Specification, SMMU architecture version 3.（ARM

IHI 0070）

反馈

反馈

Arm 欢迎对其文档提出反馈。

关于本规范的反馈

如果您有任何评论或关于补充和改进的建议，请在

https://support.developer.arm.com. 创建工单。作为工单的一部分，请包含：

• 标题（AMBA® AXI Protocol Specification）。

• 编号（ARM IHI 0022 L 版）。

• 您的评论所适用的页码。

• 对您评论的简要说明。

Arm 也欢迎关于补充和改进的一般性建议。

注意

Arm 仅在 Adobe Acrobat 和 Acrobat Reader 中测试 PDF，无法保证使用任何其他 PDF 阅读器查看任何文档时的外观或行为。

包容性术语承诺

Arm 重视包容性社区。Arm 认识到我们和我们的行业曾使用过可能具有冒犯性的术语。

Arm 致力于引领行业并创造变革。

本文档以前的版本包含可能具有冒犯性的术语。我们已替换这些术语。如果您在本文档中发现具有冒犯性的术语，请联系 terms@arm.com。

第 A 部分

规范

引言

本章介绍 AXI 协议的架构以及本规范中使用的术语。

本章包含以下小节：

- A1.1 关于 AXI 协议
- A1.2 AXI 架构
- A1.3 术语

第 A1 章 引言

A1.1. 关于 AXI 协议

A1.1 关于 AXI 协议

AXI 协议支持高性能、高频率的系统设计，用于管理者与从属者组件之间的通信。

AXI 协议的特性包括：

- 适用于高带宽和低延迟的设计。
- 无需使用复杂的桥接即可实现高频运行。
- 该协议满足广泛组件的接口要求。
- 适用于具有高初始访问延迟的存储器控制器。
- 提供了互连体系结构实现上的灵活性。
- 与 AHB 和 APB 接口向后兼容。

AXI 协议的关键特性包括：

• 独立的地址/控制阶段与数据阶段。

• 支持使用字节选通的非对齐数据传输。

• 使用基于突发的事务，仅需发出起始地址。

• 独立的写数据通道和读数据通道，可实现低成本的直接内存访问（DMA）。

• 支持发出多个未完成地址。

• 支持乱序完成事务。

• 允许轻松添加寄存器级，以实现时序收敛。

本规范以前的各版本，请参见 [1] 和 [2]

A1.2. AXI 架构

A1.2 AXI 架构

AXI 协议定义了用于读写数据、或控制数据与翻译的缓存的事务。事务通过在通道上发送传输来执行：

• 写请求，其信号名以 AW 开头。

• 写数据，其信号名以 W 开头。

• 写响应，其信号名以 B 开头。

• 读请求，其信号名以 AR 开头。

• 读数据，其信号名以 R 开头。

请求通道携带描述待传输数据性质的控制信息。这称为请求。

数据在管理者与从属者之间使用以下任一方式传输：

• 写数据通道，用于将数据从管理者传输到从属者。在写事务中，

从属者使用写响应通道向管理者发出传输完成的信号。

• 读数据通道，用于将数据从从属者传输到管理者。

AXI 协议：

• 允许在实际数据传输之前发出地址信息。

• 支持多个未完成事务。

• 支持事务的乱序完成。

图 A1.1 展示了写事务如何使用写请求、写数据和写响应通道。



图 A1.1：写操作的通道架构

图 A1.2 展示了读事务如何使用读请求和读数据通道。



图 A1.2：读操作的通道架构

写和读请求通道

存在独立的写请求通道与读请求通道。相应的请求通道携带事务所需的全部地址与控制信息。

写数据通道

写数据通道携带从管理者到从属者的写数据。写数据的宽度最大可达 1024 位，并且每八个数据位对应一个字节通道选通信号，用于指示哪些数据字节有效。

写数据通道信息始终被视为可缓冲，因此管理者无需从属者确认先前的写事务，即可执行写事务。

写响应通道

从属者使用写响应通道对写事务进行响应。所有写事务都要求在写响应通道上发出完成信号。

如 图 A1.1 所示，仅为完整事务发出完成信号，而不是为事务中的每一次数据传输发出。

读数据通道

读数据通道携带从从属者到管理者的读数据以及读响应信息。读数据的宽度最大可达 1024 位。

A1.2. AXI 架构

A1.2.1 接口与互连

典型系统由若干管理者与从属者设备组成，这些设备通过某种形式的互连连接在一起，如 图 A1.3 所示。



图 A1.3：接口与互连

AXI 协议为以下各方之间的接口提供了单一的接口定义：

- 管理者与互连
- 从属者与互连
- 管理者与从属者

该接口定义支持多种不同的互连实现方式。

设备之间的互连等效于另一台具有对称的管理者端口与从属者端口的设备，真实的管理者与从属者设备可以连接到该设备上。

A1.2.1.1 典型系统拓扑

大多数系统使用以下三种互连拓扑之一：

- 共享请求通道与数据通道
- 共享请求通道与多条数据通道
- 多层结构，具有多条请求通道与数据通道

在大多数系统中，请求通道的带宽需求显著低于数据通道的带宽需求。此类系统通过使用一条共享请求通道与多条数据通道来实现并行数据传输，从而在系统性能与互连复杂度之间取得良好的平衡。

A1.3. 术语

A1.3 术语

本节汇总了本规范中使用的术语，这些术语在 第 C1 章 术语表， 或其他位置定义。在适当的情况下，本节所列术语会链接到相应的术语表定义。

A1.3.1 AXI 组件与拓扑

以下术语用于描述 AXI 组件：

• 组件

• 管理者组件

• 从属者组件， 其中包括 存储器从属者组件 和 外设从属者

组件

• 互连组件

对于特定的 AXI 事务，上游 和 下游 指的是 AXI 组件在 AXI 拓扑中的相对位置。

A1.3.2 AXI 事务与传输

通道是一种单向连接，能够在发送端（Tx）和接收端（Rx）之间承载传输。

接口是组件上的一组通道发送端和接收端，其中各通道具有确定的用途。AXI 接口定义为管理者或从属者。

AXI 传输是在一个周期内 AXI 通道上的通信。

AXI 事务是 AXI 管理者与 AXI 从属者通信所需的一组传输。例如，读事务由一次请求传输和一次或多次读数据传输组成。

A1.3.3 缓存与缓存操作

本规范不定义任何缓存参考文献中所定义的标准缓存术语。

但是，缓存 和 缓存行 的术语表条目说明了这些术语在本文档中的使用方式。

A1.3.4 时间描述

AXI 规范使用了 及时地。 这一术语。

AXI 传输

AXI 使用通道在组件之间传输请求、数据和响应传输。

本章描述 AXI 传输，其中可选择使用 VALID-READY 握手或信用式通道。本章包含以下小节：

- A2.1 时钟与复位
- A2.2 AXI 传输选项
- A2.3 Valid-Ready 传输
- A2.4 信用式传输
- A2.5 流水线与寄存器级
- A2.6 AXI 事务与传输

第 A2 章 AXI 传输

A2.1. 时钟与复位

A2.1 时钟与复位

本节描述了实现 AXI 全局时钟与复位信号 ACLK 和 ARESETn 的要求。

A2.1.1 时钟

每个 AXI 接口都有一个时钟信号 ACLK。所有输入信号都在 ACLK 的上升沿被采样。所有输出信号的变化只能发生在 ACLK 的上升沿之后。

接口上的输入信号与输出信号之间必须不存在组合路径。

A2.1.2 复位

AXI 协议使用单个低电平有效的复位信号 ARESETn。该复位信号可以异步置位，但取消置位只能与 ACLK 的上升沿同步。

在复位期间要求取消置位的信号，必须至少保持取消置位状态，直到 ARESETn 为高电平之后的 ACLK 上升沿。这些信号能够置位的最早时刻是 ARESETn 为高电平之后的某个 ACLK 上升沿。

其他信号在复位期间可以取任意值。

例如，对于 VALID，这就是 图 A2.1 中的点 b。



图 A2.1：退出复位

ARM IHI 0022 · 第 27 页

A2.2. AXI 传输选项

A2.2 AXI 传输选项

AXI 传输有两种可用选项：

• Ready（就绪式），其中每个通道都包含 VALID 和 READY 信号。发送方在有传输要发送时置位 VALID。当 VALID 和 READY 同时为高电平时，发生一次传输。

• Credited（信用式），其中每个通道都包含 VALID 和 CRDT 信号。接收方使用 CRDT 信号向发送方授予信用。如果发送方拥有适当的信用，就可以置位 VALID 来发送传输。这种传输方式适合高频运行，并支持在链路上使用资源平面（Resource Plane）。

接口上的所有 AXI 通道都使用同一类型的传输，表 A2.1 展示了如何通过 AXI_Transport 属性进行配置。

表 A2.1：AXI_Transport 属性

AXI_Transport	Default	Description
Credited		AXI channels use CRDT flow control signals.
Ready	Y	AXI channels use READY flow control signals.

以下规则适用于传输配置：

• 相连的管理者接口和从属者接口必须具有相同的 AXI_Transport 属性值。

• 信用式传输只能与 AXI5 接口一起使用。

ARM IHI 0022 · 第 28 页

A2.3. Valid-Ready 传输

A2.3 Valid-Ready 传输

使用 Valid-Ready 传输时，所有 AXI 通道都采用相同的 VALID-READY 握手过程来传输地址、数据和控制信息。这种双向流控机制意味着管理者与从属者都能控制信息在管理者与从属者之间移动的速率。发送方生成 VALID 信号，以指示地址、数据或控制信息何时可用。接收方生成 READY 信号，以指示其可以接受该信息。仅当 VALID 和 READY 信号均为高电平时，才会发生传输。

在复位期间，VALID 信号必须为低电平。

图 A2.2、图 A2.3 和 图 A2.4 展示了握手过程的示例。

发送方在第 1 个边沿之后给出信息并置位 VALID 信号，如 图 A2.2 所示。接收方在第 2 个边沿之后置位 READY 信号。发送方必须保持其信息稳定，直至第 3 个边沿发生传输、该置位被识别到为止。



图 A2.2：VALID 先于 READY 的握手

发送方不得等到 READY 置位之后才置位 VALID。

当 VALID 置位后，它必须保持置位状态，直至在 VALID 与 READY 均置位的上升时钟沿发生握手为止。

在 图 A2.3 中，接收方在第 1 个边沿之后、地址、数据或控制信息有效之前就置位了 READY。该置位表示其可以接受该信息。发送方在第 2 个边沿之后给出信息并置位 VALID，随后在第 3 个边沿发生传输、该置位被识别到。在这种情况下，传输在单个周期内完成。



图 A2.3：READY 先于 VALID 的握手

接收方可以等待 VALID 置位之后，再置位相应的 READY。

如果 READY 已置位，则允许在 VALID 置位之前取消置位 READY。

ARM IHI 0022 · 第 29 页

A2.3. Valid-Ready 传输

在 图 A2.4 中，发送方和接收方恰好在边沿 1 之后都指示它们可以传输地址、数据或控制信息。在这种情况下，当 VALID 和 READY 的同时置位能够被识别时，传输发生在时钟上升沿。这些置位意味着传输发生在边沿 2。



图 A2.4：VALID 与 READY 握手

READY 信号的默认状态既可以是高电平，也可以是低电平。

对于请求通道，建议使用高电平作为默认状态，以最小化延迟。在这种情况下，从属者必须能够接受呈现给它的任何有效请求。

A2.3.1 Valid-Ready 信号

表 A2.2 展示了 VALID 和 READY 信号。无论使用 Valid-Ready 传输还是信用式传输，都存在 VALID 信号。

表 A2.2：VALID 和 READY 信号

Name	Width	Default	Description
AWVALID	1	-	Asserted high to indicate that the signals on the AW channel are valid.
AWREADY	1	-	Asserted high to indicate that a transfer on the AW channel can be accepted.
WVALID	1	-	Asserted high to indicate that the signals on the W channel are valid.
WREADY	1	-	Asserted high to indicate that a transfer on the W channel can be accepted.
BVALID	1	-	Asserted high to indicate that the signals on the B channel are valid.
BREADY	1	-	Asserted high to indicate that a transfer on the B channel can be accepted.
ARVALID	1	-	Asserted high to indicate that the signals on the AR channel are valid.
ARREADY	1	-	Asserted high to indicate that a transfer on the AR channel can be accepted.
RVALID	1	-	Asserted high to indicate that the signals on the R channel are valid.
RREADY	1	-	Asserted high to indicate that a transfer on the R channel can be accepted.

A2.3.2 通道握手信号之间的依赖关系

写事务、读事务和侦听事务的各通道之间存在依赖关系。下文各节对此进行了描述，并包含依赖关系图，其中：

• 单箭头指向的信号，可以在箭头起点处的信号之前或之后置位。

• 双箭头指向的信号，只能在箭头起点处的信号置位之后才能置位。

A2.3.2.1 写事务依赖关系

对于写通道上的事务，图 A2.5 展示了握手信号依赖关系。规则如下：

• 管理者不得在置位 AWVALID 或 WVALID 之前，等待从属者置位 AWREADY 或 WREADY。该规则适用于事务中的每一次写数据传输。

• 从属者可以在置位 AWREADY 之前，等待 AWVALID 或 WVALID，或两者。

• 从属者可以在 AWVALID 或 WVALID，或两者置位之前，就置位 AWREADY。

• 从属者可以在置位 WREADY 之前，等待 AWVALID 或 WVALID，或两者。

• 从属者可以在 AWVALID 或 WVALID，或两者置位之前，就置位 WREADY。

• 从属者必须等待 AWVALID、AWREADY、WVALID 和 WREADY 均已置位之后，才能置位 BVALID。

• 从属者必须等待最后一次写数据传输之后，才能置位 BVALID。最后一次写数据传输中 WLAST 已置位，参见 A3.2.1 写数据通道 (W)。

• 从属者不得在置位 BVALID 之前，等待管理者置位 BREADY。

• 管理者可以在置位 BREADY 之前，等待 BVALID。

• 管理者可以在 BVALID 置位之前就置位 BREADY。



图 A2.5：写事务握手依赖关系

对于不包含数据的写通道事务，依赖关系中不包含 WVALID 和 WREADY。

ARM IHI 0022 · 第 31 页

A2.3. Valid-Ready 传输

A2.3.2.2 读事务依赖关系

对于读通道上的事务，图 A2.6 展示了握手信号的依赖关系。规则如下：

- 管理者不得等到从属者置位 ARREADY 之后，才置位 ARVALID。
- 从属者可以等待 ARVALID 置位之后，再置位 ARREADY。
- 从属者可以在 ARVALID 置位之前就置位 ARREADY。
- 从属者必须等到 ARVALID 和 ARREADY 均置位之后，才能置位 RVALID，以指示有效数据可用。
- 从属者不得等到管理者置位 RREADY 之后，才置位 RVALID。
- 管理者可以等待 RVALID 置位之后，再置位 RREADY。
- 管理者可以在 RVALID 置位之前就置位 RREADY。



图 A2.6：读事务握手依赖关系

ARM IHI 0022 · 第 32 页

A2.4. 信用式传输

A2.4 信用式传输

当 AXI_Transport 属性为 Credited 时，AXI 通道使用信用式传输。

表 A2.3 列出了使用信用式传输时可添加到通道的所有信号。信号名称为基本名称，实例化时每个名称都包含一个前缀，以指示其属于哪个通道。

一个通道有一个发送器（Tx）和一个接收器（Rx）。

表 A2.3：信用式通道信号

Name	Width	Source	Presence	Description
VALID	1	Tx	-	When asserted HIGH, there is one transfer from Tx to Rx.
PENDING	1	Tx	AXI_Transport == Credited	Asserted HIGH to indicate that a transfer might occur in the following cycle. See A2.4.4 *Transfer-level clock gating*.
RP	clog2(Num_RP)	Tx	Num_RP > 1	Encoded indicator of the Resource Plane number for a transfer. See A2.4.2 *Resource Planes*.
SHAREDCRD	1	Tx	Shared_Credits == True	Asserted HIGH to indicate that the transfer is using a shared credit. See A2.4.3 *Shared credits*.
CRDT	Num_RP	Rx	AXI_Transport == Credited	Asserted HIGH to give one credit on the respective resource plane.
CRDTSH	1	Rx	Shared_Credits == True	Asserted HIGH to give one shared credit. See A2.4.3 *Shared credits*.

A2.4.1 信用式流控

以下规则适用于信用式通道：

• 复位期间，通道发送端没有信用，接收端拥有全部可用信用。所有 CRDT 和 CRDTSH 信号必须为低电平。

• CRDT 或 CRDTSH 置位的每个周期，每置位一个比特即向通道发送端给出一个信用。

• 通道发送端在 VALID 置位的每个周期使用一个信用。

• 当通道发送端信用为零时，不得置位 VALID。

• 接收端可以给出的最小信用数为每个资源平面 1 个。

• 接收端可以给出的最大信用数为每个资源平面 15 个，另有 15 个共享信用。

在任一方向上，信用信号与通道上的其他信号之间都不得存在组合路径。该限制带来以下后果：

• 信用不能在其给出的同一周期内用于一次传输。

• 信用不能在其被一次传输使用的同一周期内被给出。

通道上传输的一个示例如 图 A2.7. 所示。在本示例中，接收端有两个可用信用。



图 A2.7：示例传输

周期 0 复位时 Tx 没有信用。

周期 3 Rx 给出一个信用。

周期 4 Tx 使用该信用进行一次传输。Rx 又给出一个信用。

周期 5 Tx 使用第二个信用进行一次传输。

周期 7 周期 4 中使用的信用被归还给 Tx。

周期 8 Tx 使用该信用进行一次传输。

A2.4.2 资源平面

资源平面（Resource Planes，RP）用于实现共享同一通道的业务流量之间的独立性。这可以是为了避免死锁场景，或者是为了改善服务质量。每个 RP 都有专用的信用，因此可以只为某一个 RP 授予信用，使它在一个 RP 阻塞等待信用时仍能继续推进。

• 使用不同资源平面的传输在发送方与接收方之间不得相互阻塞。

如果传输在跨多条链路时始终处于相互独立的资源平面上，那么这种非阻塞保证就可以扩展。

参数 Num_RP 指定了一个通道上支持的 RP 数量。

RP 信号指示每个传输所用的资源平面编号，其取值范围从 0 到 Num_RP-1。

RP 的位宽为 clog2(Num_RP)。例如，如果 Num_RP 为 5，则 RP 的位宽为 3。如果 Num_RP 为 1，则不存在 RP 信号。

信用按每个资源平面分别授予。CRDT 信号对每个资源平面有一个比特，因此接收方每个周期最多可以为每个 RP 授予一个信用。各个 RP 的信用数量允许不同。

• 只有当发送方对某个特定 RP 至少拥有一个信用时，它才能在该 RP 上发出传输。

• 接收方必须能够为其支持的每个 RP 至少授予一个专用信用。

• AR、AW 和 W 通道可以有多个 RP。

• 同一事务中的 AW 与 W 传输必须使用相同的 RP 编号。

使用不同 RP 的传输之间不提供任何排序保证。这意味着：

• 管理者不得发出这样一个请求传输：它与同一

通道上某个未完成事务具有相同的 ID，但 RP 不同。

• 如果不同事务使用不同的 RP，管理者可以交织这些事务的写数据传

输。参见

A5.5 写数据与响应排序。

B 和 R 通道只有一个 RP。

表 A2.5 列出了定义 RP 数量的各项属性。

表 A2.5：资源平面数量属性

Name	Values	Default	Description
Num_RP_AWW	1-8	1	Number of resource planes on the AW and W channels.
Num_RP_AR	1-8	1	Number of resource planes on the AR channel.

相连的接口可以配置为具有不同数量的 RP，但管理者不得要求使用超过所连接从属者能够提供的 RP 数量。

如果 AXI_Transport 属性为 Ready：则 Num_RP_AWW 和 Num_RP_AR 必须为 1。

A2.4.3 共享信用

任何包含多个 RP 的通道都可以可选地包含共享信用，以在不同 RP 上的吞吐量变化时提高缓冲区利用率。支持共享信用的接收器可以在专用于某一个 RP 的缓冲区与可用于任意 RP 的缓冲区之间分配其缓冲区。

表 A2.6 列出了定义是否支持共享信用的各项属性。

表 A2.6：共享信用属性

Name	Values	Default	Description
Shared_Credits_AW	True, False	False	If True, Shared credits are supported on the AW channel and the AWCRDTSH and AWSHAREDCRD signals are included.
Shared_Credits_W	True, False	False	If True, Shared credits are supported on the W channel and the WCRDTSH and WSHAREDCRD signals are included.
Shared_Credits_AR	True, False	False	If True, Shared credits are supported on the AR channel and the ARCRDTSH and ARSHAREDCRD signals are included.

以下规则适用：

• 如果 AXI_Transport 属性为 Ready：Shared_Credits_AW、Shared_Credits_W 和 Shared_Credits_AR 必须为 False。

• 如果 Num_RP_AWW 为 1：Shared_Credits_AW 和 Shared_Credits_W 必须为 False。

• 如果 Num_RP_AR 为 1：Shared_Credits_AR 必须为 False。

• 接收器置位 CRDTSH 信号，以向发送器给出一个共享信用。可以在不置位 CRDT 的情况下置位 CRDTSH。

• 发送器可以使用一个共享信用在任意 RP 上发送传输。

• 无论发送器使用的是共享信用还是专用信用，接收器都必须提供各 RP 之间的独立性保证。

• 发送器在置位 VALID 的同时置位 SHAREDCRD 信号，以指示该传输

正在使用共享信用。

建议发送器在同时拥有专用信用和共享信用时，为传输使用专用信用而非共享信用。这是因为共享信用更灵活，因此可以保留给没有专用信用的传输使用。

根据 Shared_Credits 属性的取值，管理者接口与从属者接口之间的兼容性

如 表 A2.7. 所示。

表 A2.7：共享信用兼容性

Shared_Credits	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible. SHAREDCRD inputs tied LOW, CRDTSH outputs unconnected. Functional, but available shared credits are unused.
Manager: True	Compatible. SHAREDCRD outputs unconnected, CRDTSH inputs tied LOW. Manager does not receive any shared credits.	Compatible.

An example of the use of a channel with 3 Resource Planes and shared credits is shown in Figure A2.8

A2.4. 信用式传输

管理者：True 兼容。兼容。

SHAREDCRD 输出未连接，

CRDTSH 输入接 LOW。

管理者不会收到任何共享信用。

图 A2.8. 中给出了一个使用带 3 个资源平面和共享信用的通道的示例。

0 1 2 3 4 5 6 7 8 9 10

ACLK



图 A2.8：具有 3 个资源平面的通道示例

周期 0 发送器没有任何信用。

周期 1 接收器为每个 RP 各给出一个信用，并给出一个共享信用。

周期 2 发送器使用一个专用信用在 RP1 上发送一个传输。

周期 3 接收器为 RP1 向发送器返还一个专用信用。

周期 5 发送器使用一个专用信用在 RP2 上发送一个传输。

周期 6 由于没有可用的专用信用，发送器使用一个共享信用在 RP2 上发送一个传输。

周期 7 接收器向发送器返还一个共享信用，以及一个用于 RP2 的专用信用。

周期 8 发送器使用一个专用信用在 RP0 上发送一个传输

周期 9 接收器为 RP0 向发送器返还一个专用信用，同时附加一个

共享信用。

A2.4. 信用式传输

A2.4.4 传输级时钟门控

与某个通道关联的 PENDING 信号保证在发送传输的前一个周期被置位，因此可用于对接收器电路的时钟进行门控。

以下规则适用：

• 每个通道有一个 PENDING 信号。

• 要求 PENDING 在 VALID 被置位的前一个周期被置位。

• 当 PENDING 被取消置位时，要求 VALID 在下一个周期被取消置位。

• 当 PENDING 被置位时，允许但不要求 VALID 在下一个周期被置位。

PENDING 信号与信用及信用控制无关。例如，允许发送器执行以下任一操作：

• 永久保持 PENDING 置位，包括在复位期间。如果发送器无法提前确定何时发送传输，它可能会这样做。

• 在没有信用时置位 PENDING。

• 置位然后取消置位 PENDING，而不发送传输。

图 A2.9. 中给出了使用 PENDING 的一个示例。



图 A2.9：PENDING 信号的用法示例

有关使用信用式通道对接口进行门控的信息，请参见 A14.2 使用信用式传输的接口门控。

A2.4.5 信用式传输信号

表 A2.9 显示了当 AXI_Transport 为信用式传输时可以包含的信号。每个通道还具有一个

VALID 信号，如 表 A2.2 所示。

表 A2.9：使用信用式传输时的信号

Name	Width	Default	Description
AWPENDING	1	0b1	Asserted HIGH to indicate that a transfer might occur in the following cycle.
AWCRDT	Num_RP_AWW	All zeros	Asserted HIGH to give one AW credit on the respective RP.
AWCRDTSH	1	0b0	Asserted HIGH to give one shared AW credit, supports up to one shared credit per cycle.
AWRP	clog2(Num_RP_AWW)	All zeros	Encoded indicator of the Resource Plane number for an AW transfer.
AWSHAREDCRD	1	0b0	Asserted HIGH to indicate that an AW transfer is using a shared credit.
WPENDING	1	0b1	Asserted HIGH to indicate that a transfer might occur in the following cycle.
WCRDT	Num_RP_AWW	All zeros	Asserted HIGH to give one W credit on the respective RP.
WCRDTSH	1	0b0	Asserted HIGH to give one shared W credit, supports up to one shared credit per cycle.
WRP	clog2(Num_RP_AWW)	All zeros	Encoded indicator of the Resource Plane number for a W transfer.
WSHAREDCRD	1	0b0	Asserted HIGH to indicate that a W transfer is using a shared credit.
BPENDING	1	0b1	Asserted HIGH to indicate that a transfer might occur in the following cycle.
BCRDT	1	0b0	Asserted HIGH to give one B credit.
ARPENDING	1	0b1	Asserted HIGH to indicate that a transfer might occur in the following cycle.
ARCRDT	Num_RP_AR	All zeros	Asserted HIGH to give one AR credit on the respective RP.
ARCRDTSH	1	0b0	Asserted HIGH to give one shared AR credit, supports up to one shared credit per cycle.
ARRP	clog2(Num_RP_AR)	All zeros	Encoded indicator of the Resource Plane number for an AR transfer.
ARSHAREDCRD	1	0b0	Asserted HIGH to indicate that an AR transfer is using a shared credit.
RPENDING	1	0b1	Asserted HIGH to indicate that a transfer might occur in the following cycle.
RCRDT	1	0b0	Asserted HIGH to give one R credit.

A2.5. 流水线与寄存器级

A2.5 流水线与寄存器级

每个 AXI 通道仅沿一个方向传输信息，并且架构不要求各通道之间存在任何固定关系。这意味着可以在任何通道的任何位置插入寄存器级，代价是增加一个时钟周期的延迟。

这些特性使得以下情况成为可能：

• 在延迟周期数与最高工作频率之间进行权衡。

• 处理器与高性能存储器之间的直接、快速连接，同时使用简单的寄存器切片来隔离通往性能不太关键的外设的较长路径。

以下规则适用于通道的寄存：

• 组件之间的 VALID、READY 和 CRDT 路径上可以有任意数量的寄存器级。

• 不同通道可以具有不同数量的寄存器级，取决于其时序要求。

• VALID 信号必须与该通道的负载信号（包括 RP 和 SHAREDCRD 信号，如果存在）进行相同周期数的流水线处理。

• PENDING 信号必须保持这样的关系：它们在 VALID 为 HIGH 之前的那个周期为 HIGH。

A2.6. AXI 事务与传输

A2.6 AXI 事务与传输

AXI 协议要求保持以下关系：

• 写响应必须始终跟在写事务中的最后一个写传输之后。

• 读数据和响应必须始终跟在读请求之后。

• 当管理者发出写请求时，它必须能够提供该事务的所有写数据，而不依赖于该管理者发出的其他事务。

• 当管理者已发出写请求和所有写数据时，它必须能够接受该事务的所有响应，而不依赖于该管理者发出的其他事务。

• 当管理者已发出读请求时，它必须能够接受该事务的所有读数据，而不依赖于该管理者发出的其他事务。

– 请注意，管理者可以依赖使用相同 ID 的事务按顺序返回读数据，因此管理者只需为具有不同 ID 的事务的读数据提供足够的存储空间。

• 允许管理者在发出另一个事务请求之前等待一个事务完成。

• 允许从属者在接受另一个请求、给出信用或为另一个事务发送传输之前等待一个事务完成。

• 从属者不得因带有前置写数据的事务而阻塞对无数据写请求的接受。

协议未定义通道之间的任何其他关系。

缺少关系意味着，例如，写数据可以在该事务的写请求之前出现在接口上。如果写请求通道比写数据通道包含更多的寄存器级，就可能发生这种情况。类似地，写数据可能与请求在同一个周期出现。

当需要互连来确定目标地址空间或从属者空间时，它必须重新对齐请求与写数据。需要这种重新对齐，以确保写数据仅对其所指向的从属者被标示为有效。

ARM IHI 0022 · 第 41 页

AXI 事务

AXI 协议使用事务在管理者与从属者之间进行通信。所有事务都包含一个请求和一个响应。写事务和读事务还包含一个或多个数据传输。

本章描述事务请求、响应和数据传输。

它包含以下小节：

• A3.1 事务请求

• A3.2 写数据与读数据

• A3.3 事务响应

ARM IHI 0022 · 第 42 页

第 A3 章 AXI 事务

A3.1. 事务请求

A3.1 事务请求

AXI 管理者通过向从属者发出请求来发起事务。请求包含事务属性以及第一次数据传输的地址。如果事务包含不止一次数据传输，则从属者必须计算后续传输的地址。

事务不得跨越 4KB 地址边界。这可防止事务跨越两个从属者之间的边界。它还可限制从属者必须支持的地址递增次数。

A3.1.1 Size 属性

Size 表示每次数据传输的最大字节数。

对于读事务，Size 表示每次读数据传输中必须有多少数据字节有效。

对于写事务，Size 表示允许激活多少个数据字节通道。写选通信号指示每次传输中这些字节中的哪些是有效的。

Size 不得超过接口的数据宽度，该宽度由 DATA_WIDTH 属性确定。

如果 Size 小于 DATA_WIDTH，则每次传输使用字节通道的一个子集。

Size 分别通过写请求通道和读请求通道上的 AWSIZE 和 ARSIZE 信号传递。在本规范中，AxSIZE 表示 AWSIZE 和 ARSIZE。

表 A3.1：AxSIZE 信号

Name	Width	Default	Description
AWSIZE, ARSIZE	3	log2(DATA_WIDTH/8)	Indicates the maximum number of bytes in each data transfer within a transaction.

Size 在 AxSIZE 信号上的编码如 表 A3.2 所示。

表 A3.2：AxSIZE 编码

AxSIZE	Label	Meaning
0b000	1	1 byte per transfer
0b001	2	2 bytes per transfer
0b010	4	4 bytes per transfer
0b011	8	8 bytes per transfer
0b100	16	16 bytes per transfer
0b101	32	32 bytes per transfer
0b110	64	64 bytes per transfer
0b111	128	128 bytes per transfer

属性 SIZE_Present 用于确定 AxSIZE 信号是否存在。

ARM IHI 0022 · 第 43 页

A3.1. 事务请求

表 A3.3：SIZE_Present 属性

SIZE_Present	Default	Description
True	Y	AWSIZE and ARSIZE are present.
False		AWSIZE and ARSIZE are not present.

如果管理者只发出全数据宽度的请求，则可以从其接口中省略 AxSIZE 输出。所连接的从属者的 AxSIZE 输入必须根据数据宽度进行连接。

A3.1.2 Length 属性

Length 属性定义了事务中数据传输的次数。

Size x Length 是事务中能够传输的最大字节数。如果地址非对齐或者存在被取消置位的写选通，则实际传输的字节数可能低于 Size x Length。

管理者必须根据 Length 发出相应次数的写数据传输。

从属者必须根据 Length 发出相应次数的读数据传输。

Length 分别通过写请求通道和读请求通道上的 AWLEN 和 ARLEN 信号进行传递。在本规范中，AxLEN 表示 AWLEN 和 ARLEN。

表 A3.4：AxLEN 信号

Name	Width	Default	Description
AWLEN, ARLEN	8	0x00	The total number of transfers in a transaction, encoded as: Length = AxLEN + 1.

属性 LEN_Present 用于确定这些信号是否存在。表 A3.5 给出了 LEN_Present 的合法取值。

表 A3.5：LEN_Present 属性

LEN_Present	Default	Description
True	Y	AWLEN and ARLEN are present.
False		AWLEN and ARLEN are not present.

如果管理者只发出 Length 为 1 的请求，则可以从其接口中省略 AxLEN 输出。所连接的从属者的 AxLEN 输入必须连接至 0x00。

以下规则适用于事务 Length：

- 对于回绕突发，Length 可以是 2、4、8 或 16。
- 对于固定突发，Length 最大可达 16。
- 事务不得跨越 4KB 地址边界。
- 不支持事务的提前终止。

任何组件都不能提前终止事务。然而，为了减少写事务中的数据传输次数，管理者可以通过取消置位所有写选通来禁止后续写入。在这种情况下，管理者必须完成事务中剩余的传输。在读事务中，管理者可以丢弃读数据，但必须完成事务中的所有传输。

A3.1.3 事务中的最大字节数

事务中的最大字节数为 4KB，且不允许事务跨越 4KB 边界。不过，许多管理者发起的事务总是小于该值。

从属者或互连可能会从这一信息中获益。例如，从属者或许能够据此优化掉一些译码逻辑。以小于 4KB 的粒度进行条带化的互连，如果知道事务不会跨越条带边界，则或许能够避免突发拆分。

属性 Max_Transaction_Bytes 定义了事务的最大字节数，如 表 A3.6 所示。

表 A3.6：Max_Transaction_Bytes 属性

Name	Values	Default	Description

在连接管理者接口与从属者接口时，表 A3.7 给出了 Max_Transaction_Bytes 的兼容组合。

表 A3.7：Max_Transaction_Bytes 互操作性

Manager < Subordinate	Manager == Subordinate	Manager > Subordinate
Compatible.	Compatible.	Not compatible.

A3.1.4 突发属性

突发属性描述事务中各次传输之间地址的递增方式。

突发分别通过写请求通道和读请求通道上的 AWBURST 和 ARBURST 信号进行传送。在本规范中，AxBURST 表示 AWBURST 和 ARBURST。

表 A3.8：AxBURST 信号

Name	Width	Default	Description
AWBURST, ARBURST	2	`0b01` (INCR)	Describes how the address increments between transfers in a transaction.

突发在 AxBURST 信号上按下述 表 A3.9. 所示进行编码。

表 A3.9：AxBURST 编码

AxBURST	Label	Meaning
0b00	FIXED	Fixed burst
0b01	INCR	Incrementing burst
0b10	WRAP	Wrapping burst
0b11	RESERVED	-

属性 BURST_Present 用于确定 AxBURST 信号是否存在。

仅发出 Burst 类型为 INCR 的请求的管理者，可以从其接口中省略 AxBURST 输出。所连接的从属者必须将其 AxBURST 输入连接到 0b01。

表 A3.10：BURST_Present 属性

BURST_Present	Default	Description
True	Y	AWBURST and ARBURST are present.
False		AWBURST and ARBURST are not present.

共有三种不同的突发类型：

递增地址（INCR）

采用此突发类型时，每次传输的地址都是前一次传输地址的递增值。递增量取决于事务的 Size。例如，对于对齐的起始地址，Size 为 4 字节的事务中每次传输的地址都是前一地址加 4。此突发类型用于对常规顺序存储器的访问。

A3.1. 事务请求

回绕地址（WRAP）

此突发类型与 INCR 相似，区别在于：如果到达更高的地址上限，地址会回绕到更低的地址。适用以下限制：

- 起始地址必须与每次传输的大小对齐。
- 突发的 Length 必须为 2、4、8 或 16 次传输。

回绕事务的行为是：

• 该事务访问的最低地址，是按待传输数据的总大小（即 Size * Length）对齐后的起始地址。该地址被定义为回绕边界。

• 在每次传输之后，地址的递增方式与 INCR 突发相同。但是，如果该递增后的地址为 ((回绕边界)+ (Size * Length))，则地址回绕到回绕边界。

• 事务中的第一次传输可以使用高于回绕边界的地址，但要受适用于回绕事务的限制约束。当第一个地址高于回绕边界时，地址发生回绕。此突发类型用于缓存行访问。

回绕突发主要用于读和写缓存行。可以使用 Wrap_CLS_Modifiable 属性将回绕突发限制为缓存行大小且为 Modifiable（AxCACHE[1] 为 0b1）。使用此属性约束回绕突发，可以简化解码器以及在不同协议或数据位宽之间进行转换的桥接器的设计。

表 A3.11 描述了 Wrap_CLS_Modifiable 属性。

表 A3.11：Wrap_CLS_Modifiable 属性

Wrap_CLS_Modifiable	Default	Description
True		When Burst type is WRAP, the transaction must be cache line sized and Modifiable.
False	Y	When Burst type is WRAP, the transaction is not required to be cache line sized and can be Non-modifiable.

False Y 当突发类型为 WRAP 时，不要求事务为缓存行大小，且可以是 Non-modifiable。

注意，回绕的 AtomicCompare 不受此属性影响，见 A6.4 原子事务。

表 A3.12 显示了 Wrap_CLS_Modifiable 属性的兼容性。

表 A3.12：Wrap_CLS_Modifiable 兼容性

Wrap_CLS_Modifiable	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Not compatible.
Manager: True	Compatible.	Compatible.

此突发类型用于对同一位置的重复访问，例如装载或清空 FIFO 时。

• 突发中每次传输的地址都相同。

• 有效的字节通道对所有传输都是恒定的。但是，在这些字节通道内，置位了 WSTRB 的实际字节在每次传输中可以不同。

• 突发的 Length 最多可为 16 次传输。

A3.1. 事务请求

• FIXED 突发类型只能与 WriteNoSnoop 或 ReadNoSnoop 操作码一起使用。更多信息请参见 第 A7 章

请求操作码。

FIXED 突发类型不常用，表 A3.13 中定义了一个属性 Fixed_Burst_Disable，用于指示某组件是否支持它。

表 A3.13：Fixed_Burst_Disable 属性

Fixed_Burst_Disable	Default	Description
True		Requests with Burst type FIXED are not supported by a Subordinate interface and not generated by a Manager interface.
False	Y	Requests with Burst type FIXED are supported by a Subordinate interface and might be generated by a Manager interface.

根据 Fixed_Burst_Disable 属性的取值，管理者接口与从属者接口之间的兼容性

如 表 A3.14 所示。

表 A3.14：Fixed_Burst_Disable 兼容性

Fixed_Burst_Disable	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Not compatible.
Manager: True	Compatible.	Compatible.

A3.1.5 传输地址

本节提供了确定事务中各次传输的地址和字节通道的方法。

事务的起始地址通过 AxADDR 信号指示。

表 A3.15：AxADDR 信号

Name	Width	Default	Description
AWADDR, ARADDR	ADDR_WIDTH	-	Address of first transfer in a transaction.

地址宽度

属性 ADDR_WIDTH 用于定义地址宽度。

表 A3.16：ADDR_WIDTH 属性

Name	Values	Default	Description
ADDR_WIDTH	1..64	32	Width of AWADDR, ARADDR, and ACADDR in bits.

协议支持物理地址空间大小不同的组件之间进行通信。物理地址空间大小不同的组件必须按如下方式进行通信：

• 物理地址空间较小的组件必须位于较大物理地址空间内的一个对齐窗口中。通常，该窗口位于较大物理地址空间的底部。不过，物理地址空间较小的组件也可以位于较大物理地址空间内的一个带偏移的窗口中。

• 出向事务必须向其事务地址添加所需的额外高位。

• 入向事务必须经过检查，以便：

– 位于地址窗口内的事务，其高位地址位被移除后直接通过。

– 不具有所需高位地址位的事务被抑制。

提供所需功能是互连的责任。

A3.1.6 事务方程

此处列出的方程用于确定事务中每次传输的地址和有效数据字节通道。这些方程使用以下附加变量：

• Start_Addr：由管理者发出的起始地址。

• Data_Bytes：数据通道的宽度，以字节为单位（DATA_WIDTH/8）。

• Aligned_Addr：起始地址的对齐形式。

• Address_N：事务中第 N 次传输的地址。对于事务中的第一次传输，N 为 1。

• Wrap_Boundary：回绕事务中的最低地址。

• Lower_Byte_Lane：一次传输中地址最低的字节所在的字节通道。

• Upper_Byte_Lane：一次传输中地址最高的字节所在的字节通道。

• INT(x)：x 向下取整后的整数值。

以下等式确定了突发中各个传输的地址：

Start_Addr = AxADDR

Aligned_Addr = INT(Start_Addr / Size)* Size

以下等式确定了突发中第一个传输的地址：

Address_1 = Start_Addr

对于 INCR 突发，以及地址尚未回绕的 WRAP 突发，以下等式确定了突发中第一个传输之后任一传输的地址：

Address_N = Aligned_Addr + (N - 1)* Size

对于 WRAP 突发，Wrap_Boundary 变量定义了回绕边界：

Wrap_Boundary = INT(Start_Addr / (Size * Length))* Size * Length

对于 WRAP 突发，如果 Address_N = Wrap_Boundary + Size * Length，则：

• 对当前传输使用以下等式：

Address_N = Wrap_Boundary

• 对任何后续传输使用以下等式：

Address_N = Aligned_Addr + ((N - 1)* Size)- (Size * Length)

以下等式确定了突发中第一个传输要使用的字节通道：

Lower_Byte_Lane = Start_Addr - (INT(Start_Addr/Data_Bytes)* Data_Bytes)

Upper_Byte_Lane = Aligned_Addr + (Size-1)- (INT(Start_Addr/Data_Bytes)* Data_Bytes)

以下等式确定了突发中第一个传输之后所有传输要使用的字节通道：

Lower_Byte_Lane = Address_N - (INT(Address_N / Data_Bytes)* Data_Bytes)

Upper_Byte_Lane = Lower_Byte_Lane + Size - 1

数据通过以下字节通道传输：

DATA((8 * Upper_Byte_Lane)+ 7: (8 * Lower_Byte_Lane))

事务容器描述了在地址对齐且选通信号置位的情况下，该事务中可能访问的所有字节：

Container_Size = Size * Length

对于 INCR 突发：

Container_Lower = Aligned_Addr

Container_Upper = Aligned_Addr + Container_Size

对于 WRAP 突发：

Container_Lower = Wrap_Boundary

Container_Upper = Wrap_Boundary + Container_Size

A3.1.7 传输的伪代码描述

// DataTransfer()

DataTransfer(Start_Addr, Size, Length, Data_Bytes, Burst, IsWrite) // 写操作时 IsWrite 为 TRUE，读操作时为 FALSE

addr = Start_Addr; // 当前地址变量 Aligned_Addr = (INT(addr/Size) * Size);

aligned = (Aligned_Addr == addr); // 检查 addr 是否按 Size 对齐 Container_Size = Size * Length;

if Burst == WRAP then

Lower_Wrap_Boundary = (INT(addr/Container_Size) * Container_Size); // 对于回绕突发，addr 必须是对齐的

Upper_Wrap_Boundary = Lower_Wrap_Boundary + Container_Size;

for n = 1 to Length

Lower_Byte_Lane = addr - (INT(addr/Data_Bytes) * Data_Bytes); if aligned then

Upper_Byte_Lane = Lower_Byte_Lane + Size - 1

else

Upper_Byte_Lane = Aligned_Addr + Size - 1

- (INT(addr/Data_Bytes) * Data_Bytes);

// 执行数据传输

if IsWrite then

dwrite(addr, Lower_Byte_Lane, Upper_Byte_Lane)

else

dread(addr, Lower_Byte_Lane, Upper_Byte_Lane);

// 如有必要则递增地址

if Burst != FIXED then

if aligned then

addr = addr + Size;

if Burst == WRAP then

if addr >= Upper_Wrap_Boundary then addr = Lower_Wrap_Boundary;

else

addr = Aligned_Addr + Size;

aligned = TRUE; // 第一次传输之后的所有传输都是对齐的

return;

ARM IHI 0022 · 第 51 页

A3.1. 事务请求

A3.1.8 常规事务

一个事务有多种突发、大小和长度选项。但是，某些接口和事务类型可能只使用这些选项的一个子集。如果某个从属者组件连接到一个只使用事务选项子集的管理者，则可以将其设计为采用简化的译码逻辑。

定义 Regular 属性，用于识别满足以下条件的事务：

• Length 为 1、2、4、8 或 16 次传输。

• 如果 Length 大于 1，则 Size 与数据通道宽度相同。

• Burst 为 INCR 或 WRAP，而不是 FIXED。

• 对于 INCR 事务，地址与事务容器对齐。

• 对于 WRAP 事务，地址与 Size 对齐。

Regular_Transactions_Only 属性用于定义管理者是否只发出 Regular 类型的事务，以及从属者是否只支持 Regular 事务。

表 A3.17：Regular_Transactions_Only 属性

Regular_Transactions_Only	Default	Description
True		Only Regular transactions are issued/supported.
False	Y	All legal combinations of Burst, Size, and Length are issued/supported.

Regular 事务的互操作规则如 表 A3.18 所示。

表 A3.18：Regular_Transactions_Only 互操作性

	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Not compatible. If the Manager issues a transaction that is not Regular, then data corruption or deadlock might occur.
Manager: True	Compatible.	Compatible.

A3.2 写和读数据

本节介绍 AXI 写数据通道和读数据通道，以及接口如何执行混合端序和非对齐传输。

写数据信号和读数据信号具有相同的宽度，通过 DATA_WIDTH 属性指定。

表 A3.19：DATA_WIDTH 属性

Name	Values	Default	Description
DATA_WIDTH	8, 16, 32, 64, 128, 256, 512, 1024	-	Data width in bits, applies to RDATA and WDATA.

A3.2.1 写数据通道（W）

写数据通道的数据信号和最后信号如 表 A3.20. 所示

表 A3.20：写数据信号

Name	Width	Default	Description
WDATA	DATA_WIDTH	-	The write data signal carries data between a Manager and Subordinate in a write transaction.
WLAST	1	-	Indicates the last write data transfer of a transaction.

以下规则适用：

• 管理者在驱动事务中的最后一次写传输期间，必须置位 WLAST 信号。

• 建议对非活动字节通道将 WDATA 驱动为 0。

• 不使用 WLAST 的从属者可以从其接口中省略该输入。

属性 WLAST_Present 用于确定 WLAST 信号是否存在。

表 A3.21：WLAST_Present 属性

WLAST_Present	Default	Description
True	Y	WLAST is present.
False		WLAST is not present.

A3.2. 写数据和读数据

A3.2.1.1 写选通

WSTRB 信号携带写选通，用于指示写数据通道的哪些字节通道包含有效信息。

表 A3.22：WSTRB 信号

Name	Width	Default	Description
WSTRB	DATA_WIDTH / 8	All ones	Indicates which byte lanes of WDATA contain valid data in a write transaction.

写数据通道每 8 位对应一个写选通，因此 WSTRB[n] 对应于 WDATA[(8n)+7:(8n)]。

当 WVALID 为高电平时：

• 要写入的数据字节有对应的写选通被置为高电平。

• 在事务容器内部，任意数量的写选通都可以为高电平。如果所有写选通均为低电平，

则该传输不写入任何数据。

• 在事务容器外部，所有写选通必须为低电平。

当 WVALID 为低电平时：

• 写选通可以取任意值，不过建议将其驱动为低电平或保持其先前的值。

• 对于选通为低电平的字节通道，建议将 WDATA 驱动为零。

属性 WSTRB_Present 用于指示接口上是否存在 WSTRB 信号。

表 A3.23：WSTRB_Present 属性

WSTRB_Present	Default	Description
True	Y	WSTRB is present.
False		WSTRB is not present.

只发起所有写选通均已置位的事务的管理者，可以从其接口中省略 WSTRB 输出。所连接的从属者必须将其 WSTRB 输入接为高电平。

ARM IHI 0022 · 第 54 页

A3.2. 写数据和读数据

A3.2.2 读数据通道（R）

读数据信号和最后信号如 表 A3.24. 所示。

表 A3.24：读数据通道控制信号

Name	Width	Default	Description
RDATA	DATA_WIDTH	-	The read data signal carries data between a Subordinate and Manager in a read transaction.
RLAST	1	-	Indicates the last read data transfer of a transaction.

以下规则适用：

• 即使从属者只有一个读数据来源，它也必须仅响应请求而置位 RVALID 信号。

• 当从属者驱动事务中的最后一次读传输时，它必须置位 RLAST 信号。

• 建议对非活动字节通道将 RDATA 驱动为零。

• 不使用 RLAST 的管理者可以从其接口中省略该输入。

属性 RLAST_Present 用于确定是否存在 RLAST 信号。

表 A3.25：RLAST_Present 属性

RLAST_Present	Default	Description
True	Y	RLAST is present.
False		RLAST is not present.

A3.2.3 窄传输

当管理者生成的传输比其数据通道窄时，地址和控制信息决定该传输使用的字节通道：

• 当 Burst 为 INCR 或 WRAP 时，事务中的每次数据传输使用不同的字节通道。

• 当 Burst 为 FIXED 时，事务中的每次数据传输使用相同的字节通道。

图 A3.1 和 图 A3.2. 中给出了两个字节通道使用示例。阴影单元格表示未传输的字节。

在 图 A3.1: 中：

• 该事务有五次数据传输。

• 起始地址为 0。

• 每次传输为 8 位。

• 这些传输位于 32 位数据通道上。

• 突发类型为 INCR。



图 A3.1：8 位传输的窄传输示例

在 图 A3.2： 中

• 该事务有三次数据传输。

• 起始地址为 4。

• 每次传输为 32 位。

• 这些传输位于 64 位数据通道上。

63 56 55 48 47 40 39 32 31 24 23 16 15 8 7 0

D[63:56]D[55:48]D[47:40]D[39:32] 第 1 次传输

D[31:24]D[23:16]D[15:8]D[7:0] 第 2 次传输

D[63:56]D[55:48]D[47:40]D[39:32] 第 3 次传输

In Figure A3.2:

- The transaction has three data transfers.
- The starting address is 4.
- Each transfer is 32 bits.
- The transfers are on a 64-bit data channel.



图 A3.2：32 位传输的窄传输示例

A3.2.4 字节不变性

为在单个内存空间中访问混合端序的数据结构，AXI 协议使用一种字节不变的端序方案。

字节不变端序意味着，对于数据结构中的任何多字节元素：

• 无论数据的端序如何，该元素都使用内存中相同的连续字节。

• 端序决定这些字节在内存中的顺序，即决定内存中的第一个字节是该元素的最高有效字节（MSB）还是最低有效字节（LSB）。

• 对某个地址的任何字节传输，都将这 8 位数据经相同的数据通道连线传递到相同的地址位置，而无论它作为组成部分所属的更大数据元素的端序如何。

仅具有一种传输宽度的组件，必须将其字节通道连接到数据通道中相应的字节通道。支持多种传输宽度的组件，可能需要更复杂的接口，来转换一个本身并非字节不变的接口。

大多数小端组件可以直接连接到字节不变接口。仅支持大端传输的组件需要一个转换函数才能实现字节不变操作。

图 A3.3 和 图 A3.4 中的示例展示了一个 32 位数 0x0A0B0C0D，它分别存储在寄存器和存储器中。

图 A3.3 中给出了大端、字节不变数据结构的示例。在该结构中：

• 数据的 MSB，即 0x0A，存储在寄存器中的 MSB 位置。



图 A3.3：大端字节不变数据结构示例

图 A3.4 中给出了小端、字节不变数据结构的示例。在该结构中：

• 数据的 LSB，即 0x0D，存储在寄存器中的 LSB 位置。



图 A3.4：小端字节不变数据结构示例

图 A3.3 和 图 A3.4 中的示例表明，字节不变性确保大端和小端结构可以在同一存储空间中并存而不会发生损坏。

图 A3.5 中给出了一个需要字节不变访问的数据结构示例。在该示例中，头部字段使用小端排序，而有效载荷使用大端排序。

ARM IHI 0022 · 第 57 页

A3.2. 写数据与读数据



图 A3.5：混合端序数据结构示例

在此示例结构中，数据项是一个两字节的小端元素，意味着其最低地址即其 LSB。使用字节不变性可确保对大端有效载荷的访问不会破坏该小端元素。

A3.2.5 非对齐传输

AXI 支持非对齐传输。对于任何由宽度大于 1 字节的数据传输构成的事务，所访问的首个字节可能与自然地址边界不对齐。例如，一个从字节地址 0x1002 开始的 32 位数据包，并不与 32 位自然地址边界对齐。

管理者可以：

- 使用低位地址线来指示非对齐的起始地址。
- 提供一个对齐地址，并使用字节通道选通信号来指示非对齐的起始地址。

低位地址线上的信息必须与字节通道选通信号上的信息一致。

不要求从属者根据管理者的任何对齐信息采取特殊操作。

在 图 A3.6 中给出了 32 位数据通道上对齐与非对齐 32 位事务的示例。图中的每一行代表一次传输，阴影单元格表示未传输的字节。

31 24 23 16 15 8 7 0

0x03 0x02 0x01 0x00 第 1 次传输

地址：0x00 0x07 0x06 0x05 0x04 第 2 次传输

传输大小：32 位

突发类型：递增

0x0B 0x0A 0x09 0x08 第 3 次传输

突发长度：4 次传输

0x0F 0x0E 0x0D 0x0C 第 4 次传输

[WDATA[31:0]]

31 24 23 16 15 8 7 0

0x03 0x02 0x01 0x00 第 1 次传输

地址：0x01 0x07 0x06 0x05 0x04 第 2 次传输

传输大小：32 位

突发类型：递增

0x0B 0x0A 0x09 0x08 第 3 次传输

突发长度：4 次传输

0x0F 0x0E 0x0D 0x0C 第 4 次传输

[WDATA[31:0]]

31 24 23 16 15 8 7 0

0x03 0x02 0x01 0x00 第 1 次传输

0x07 0x06 0x05 0x04 第 2 次传输

地址：0x01

传输大小：32 位 0x0B 0x0A 0x09 0x08 第 3 次传输

突发类型：递增

突发长度：5 次传输

Address: 0x00
Transfer size: 32-bits
Burst type: incrementing
Burst length: 4 transfers



Address: 0x01
Transfer size: 32-bits
Burst type: incrementing
Burst length: 4 transfers



Address: 0x01
Transfer size: 32-bits
Burst type: incrementing
Burst length: 5 transfers







图 A3.6：32 位数据通道上的对齐和非对齐传输

在 图 A3.7 中给出了 64 位数据通道上对齐和非对齐 32 位事务的示例。每一行

A3.2. 写数据和读数据

在图中代表一次传输，阴影单元格表示未传输的字节。

63 56 55 48 47 40 39 32 31 24 23 16 15 8 7 0

0x07 0x06 0x05 0x04 0x03 0x02 0x01 0x00 第 1 次传输

地址：0x00 0x07 0x06 0x05 0x04 0x03 0x02 0x01 0x00 第 2 次传输

传输大小：32 位

突发类型：递增

0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 3 次传输

突发长度：4 次传输

0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 4 次传输

[WDATA[63:0]]

63 56 55 48 47 40 39 32 31 24 23 16 15 8 7 0

0x07 0x06 0x05 0x04 0x03 0x02 0x01 0x00 第 1 次传输

地址：0x07 0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 2 次传输

传输大小：32 位

突发类型：递增

0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 3 次传输

突发长度：4 次传输

0x17 0x16 0x15 0x14 0x13 0x12 0x11 0x10 第 4 次传输

[WDATA[63:0]]

63 56 55 48 47 40 39 32 31 24 23 16 15 8 7 0

0x07 0x06 0x05 0x04 0x03 0x02 0x01 0x00 第 1 次传输

0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 2 次传输

地址：0x07

突发类型：递增 传输大小：32 位 0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 3 次传输 突发长度：5 次传输

0x17 0x16 0x15 0x14 0x13 0x12 0x11 0x10 第 4 次传输

0x17 0x16 0x15 0x14 0x13 0x12 0x11 0x10 第 5 次传输



图 A3.7：64 位数据通道上的对齐和非对齐传输

在 图 A3.8 中给出了 64 位数据通道上对齐的 32 位回绕事务的示例。图中的每一行代表一次传输，阴影单元格表示未传输的字节。

63 56 55 48 47 40 39 32 31 24 23 16 15 8 7 0

0x07 0x06 0x05 0x04 0x03 0x02 0x01 0x00 第 1 次传输

地址：0x04 0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 2 次传输

传输大小：32 位

突发类型：回绕

0x0F 0x0E 0x0D 0x0C 0x0B 0x0A 0x09 0x08 第 3 次传输

突发长度：4 次传输

0x07 0x06 0x05 0x04 0x03 0x02 0x01 0x00 第 4 次传输



图 A3.8：64 位通道上的对齐回绕传输

ARM IHI 0022 · 第 60 页

A3.3. 事务响应

A3.3 事务响应

每个 AXI 事务都包含一个或多个由从属者发送的响应传输，用于指示该事务的结果。

写通道上的事务具有一个或多个写响应。

读通道上的事务具有一个或多个读响应。

原子事务具有写响应和读响应，见 A6.4 原子事务。

A3.3.1 写响应

写响应通过写响应通道上的 BRESP 信号传输。写通道上的所有事务都有一个完成响应，用于指示该事务的结果。有些事务还

具有第二个写响应，例如用于指示持久性，见 A9.8.4 B 通道上的 PCMO 响应。

BRESP 和 BCOMP 信号用于发送写响应。

表 A3.26：BRESP 和 BCOMP 信号

Name	Width	Default	Description
BRESP	BRESP_WIDTH	0b000 (OKAY)	Indicates the result of a transaction that uses the write channels.
BCOMP	1	0b1	Asserted HIGH to indicate a Completion response.

BRESP_WIDTH 属性定义于 表 A3.27

表 A3.27：BRESP_WIDTH 属性

Name	Values	Default	Description
BRESP_WIDTH	0, 2, 3	2	Width of BRESP in bits. Must be 3 if: Untranslated_Transactions = v2 OR Untranslated_Transactions = v3 OR WriteDeferrable_Transaction = True

BRESP 是可选信号。如果 BRESP_WIDTH 属性为 0，则该信号不存在，并假定为 0b000（OKAY）。

仅当接口使用了可能具有两个写响应的特性时才存在 BCOMP，这些特性包括：

- 针对持久性的缓存维护，见 A9.8 针对持久性的 CMO。
- 内存标记，见 A12.2 内存标记扩展（MTE）。

如果存在 BCOMP，则对于写通道上的每个事务，都必须在其一个响应传输中将其置位。

BRESP 的编码见 表 A3.28

表 A3.28：BRESP 编码

BRESP	Label	Meaning
0b000	OKAY	Non-exclusive write: The transaction was successful. If the transaction includes write data, the updated value is observable. Exclusive write: Failed to update the location.
0b001	EXOKAY	Exclusive write succeeded. This response is only permitted for an exclusive write.
0b010	SLVERR	The request has reached an end point but has not completed successfully. The location might not be fully updated. Typically used when there is a problem within a Subordinate such as trying to access a read-only or powered-down function.
0b011	DECERR	The request has not reached a point where data can be written. The location might not be fully updated. Typically used when the address decodes to an invalid address.
0b100	DEFER	Write was unsuccessful because it cannot be serviced at this time. The location is not updated. This response is only permitted for a WriteDeferrable transaction.
0b101	TRANSFAULT	Write was terminated because of a translation fault which might be resolved by a PRI request. Only permitted for requests using the PRI flow.
0b110	RESERVED	-
0b111	UNSUPPORTED	Write was unsuccessful because the transaction type is not supported by the target. The location is not updated. This response is only permitted for a WriteDeferrable transaction.

A3.3.2 读响应

读响应指示读是否成功，以及该传输中的数据是否有效。

读响应使用读数据通道上的 RRESP 信号传输。事务中的每次读数据传输都伴随一个读响应。不要求事务中每次读数据传输的响应值都相同。

要求无论响应如何，由 Length 指示的所有数据传输始终完成。对于某些响应，不要求该传输中的数据有效。

RRESP 信号的定义见 表 A3.29

表 A3.29：RRESP 信号

Name	Width	Default	Description
RRESP	RRESP_WIDTH	0b000 (OKAY)	Response for transactions on the read channels. Must be valid when RVALID is asserted.

A3.3. 事务响应

RRESP_WIDTH 属性定义于 表 A3.30

表 A3.30：RRESP_WIDTH 属性

Name	Values	Default	Description
RRESP_WIDTH	0, 2, 3	2	Width of RRESP in bits. Must be 3 if Prefetch_Transaction = True OR Untranslated_Transactions = v2 OR Untranslated_Transactions = v3 OR Shareable_Cache_Support = True

RRESP 是可选信号。如果 RRESP_WIDTH 属性为 0，则该信号不存在，并假定为 0b000（OKAY）。

RRESP 的编码见 表 A3.31

对于不要求数据有效的响应，管理者仍可能采样 RDATA 值，因此从属者不应依赖该响应来隐藏敏感数据。

表 A3.31：RRESP 编码

RRESP	Label	Meaning
0b000	OKAY	Non-exclusive read: Transaction has completed successfully, read data is valid. Exclusive read: Subordinate does not support exclusive accesses.
0b001	EXOKAY	Exclusive read succeeded. This response is only permitted for an exclusive read.
0b010	SLVERR	Transaction has encountered a contained error; only this location is affected. Typically used when there is a problem within a Subordinate such as a FIFO overrun, unsupported transfer size or trying to access a powered-down function. Read data is not valid.
0b011	DECERR	Transaction has encountered a non-contained error; other locations may be affected. Typically used when the address decodes to an invalid address. Read data is not valid.
0b100	PREFETCHED	Read data is valid and has been sourced from a prefetched value.
0b101	TRANSFAULT	Transaction was terminated because of a translation fault which might be resolved by a PRI request. Read data is not valid. Only permitted for requests using the PRI flow.
0b110	OKAYDIRTY	Read data is valid and is Dirty with respect to the value in memory. Only permitted for a response to a ReadShared request.
0b111	RESERVED	-

RRESP 的值并不要求在一个事务的每次传输中都相同。当访问从属者出现问题时，通常使用 DECERR 响应，在这种情况下，读数据的每次传输都会一致地发出 DECERR 信号。如果管理者只需检查一次读数据传输就能确定是否发生了 DECERR，可能会带来好处。

Consistent_DECERR 属性用于定义从属者是否在一个

事务内一致地发出 DECERR 信号，如 表 A3.32 所示。

表 A3.32：Consistent_DECERR 属性

Consistent_DECERR	Default	Description
True		DECERR is signaled for every read data transfer, or no read data transfers in each cache line of data. For example, a transaction which crosses a cache line boundary can receive a DECERR response for every read data transfer on one cache line and no data transfers on the next cache line.
False	Y	DECERR may be signaled on any number of read data transfers.

不使用 DECERR 响应的从属者接口可以将 Consistent_DECERR 属性设置为 True。

Consistent_DECERR 设置为 True 的管理者可以检查单个数据传输，以确定是否发生了 DECERR。

在 AXI 与 CHI 之间进行桥接时，将本属性设置为 True 会很有帮助，此时 DECERR 会转换为 Non-data Error。

在连接管理者接口和从属者接口时，表 A3.33 给出了兼容的 Consistent_DECERR 组合。

表 A3.33：Consistent_DECERR 互操作性

	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible.
Manager: True	Not compatible. A DECERR response might be missed by the Manager.	Compatible.

A3.3.3 从属者忙指示

在提供响应时，从属者可以使用忙（Busy）指示来表明其当前的活动水平。该信息可用于控制管理者的发出速率，或控制其产生的推测事务数量。

忙指示对于具有共享资源的组件（例如内存控制器或系统缓存）很有用。例如，忙指示可以表明：

- 共享队列的水平。
- 读或写请求队列的水平，具体取决于事务的方向。
- 组件对资源的使用量是高于还是低于其分配值。

如 表 A3.34 所示的 Busy_Support 属性用于定义某个接口是否包含忙指示信号。

A3.3 事务响应

表 A3.34：Busy_Support 属性

Busy_Support	Default	Description
True		Subordinate busy is supported.
False	Y	Subordinate busy is not supported.

当 Busy_Support 为 True 时，接口上包含以下信号。

表 A3.35：忙指示信号

Name	Width	Default	Description
BBUSY, RBUSY	2	0b00	Indicates the current level of Subordinate activity in a transaction response. The value increases as the Subordinate becomes busier.

对于具有多个读数据传输的事务，Busy 必须有效，但每次传输可以取不同的值。

对于具有多个写响应的事务，Busy 必须在 BCOMP 置位的响应中有效。对于其他写响应，Busy 不适用，可以取任意值。

对于具有写响应和读响应的原子事务，BBUSY 和 RBUSY 预期具有相同的值，但不要求如此。

Busy 指示值的具体用法是 IMPLEMENTATION DEFINED，表 A3.36 中给出了一个关于如何使用它的示例。在此示例中，如果从属者无法生成动态忙指示，则默认值 0b01 是合适的。

表 A3.36：忙指示的用法示例

Busy indicator value	Meaning	Manager behavior
0b00	Not busy	Increase speculative requests.
0b01	Optimally busy	No change.
0b10	Quite busy	Decrease speculative requests.
0b11	Very busy	Heavily decrease speculative requests.

在连接管理者接口和从属者接口时，表 A3.37 给出了兼容的 Busy_Support 组合。

表 A3.37：Busy_Support 互操作性

	Subordinate: False	**Subordinate: True**
Manager: False	Compatible.	Compatible, BUSY outputs are left unconnected.
Manager: True	Compatible, BUSY inputs are tied to the default value.	Compatible.

ARM IHI 0022 · 第 65 页

请求属性

本章介绍请求属性，这些属性用于指示下游组件应如何处理请求。本章包含以下小节：

- A4.1 从属者类型
- A4.2 内存属性
- A4.3 内存类型
- A4.4 协议错误
- A4.5 保护属性
- A4.6 内存加密上下文
- A4.7 多区域接口
- A4.8 QoS 信令

ARM IHI 0022 · 第 66 页

第 A4 章 请求属性

A4.1. 从属者类型

A4.1 从属者类型

从属者被分类为内存从属者或外设从属者。

内存从属者

内存从属者需要正确处理所有事务类型。

外设从属者

外设从属者具有 IMPLEMENTATION DEFINED 的访问方式。通常，该访问方式在组件数据手册中定义，其中描述了该从属者能够正确处理的事务类型。

对不属于 IMPLEMENTATION DEFINED 访问方式的任何外设从属者访问，都必须以符合协议的方式完成。但是，当进行了此类访问后，并不要求外设从属者继续正确运行。只要求该从属者继续以符合协议的方式完成后续事务。

ARM IHI 0022 · 第 67 页

A4.2. 内存属性

A4.2 内存属性

本节描述了决定缓存、缓冲区和内存控制器等系统组件应如何处理请求的属性。

AWCACHE 和 ARCACHE 信号指定请求的内存属性。它们控制：

• 事务如何在系统中推进。

• 系统级缓冲区和缓存如何处理该事务。

在本规范中，术语 AxCACHE 统称 AWCACHE 和 ARCACHE 信号。表

A4.1 描述了 AWCACHE 和 ARCACHE 信号。

表 A4.1：AxCACHE 信号

Name	Width	Default	Description
AWCACHE, ARCACHE	4	0x0	The memory attributes of a request control how a transaction progresses through the system and how caches and buffers handle the request.

CACHE_Present 属性用于确定接口上是否存在 AxCACHE 信号。

表 A4.2：CACHE_Present 属性

CACHE_Present	Default	Description
True	Y	AWCACHE and ARCACHE are present.
False		AWCACHE and ARCACHE are not present.

AWCACHE 各位的编码如下：

- [0] 可缓冲
- [1] 可修改
- [2] 其他分配
- [3] 分配

ARCACHE 各位的编码如下：

- [0] 可缓冲
- [1] 可修改
- [2] 分配
- [3] 其他分配

注意，对于读请求和写请求，分配位与其他分配位处于不同的位置。

A4.2.1 可缓冲，AxCACHE[0]

对于写事务：

- 如果可缓冲位取消置位，且 AWCACHE[3:2] 均取消置位，则写响应表示数据已到达其最终目的地。
- 如果可缓冲位置位，则在满足可观测性要求时，可以从中间点发送写响应。

对于 ARCACHE[3:2] 被取消置位（Non-cacheable，不可缓存）且 ARCACHE[1] 被置位（Modifiable，可修改）的读事务：

• 如果 Bufferable 位被取消置位，则读数据必须从最终目的地获取。

• 如果 Bufferable 位被置位，则读数据可以从最终目的地、或从正在向最终目的地

推进的写操作中获取。

对于 ARCACHE[3:1] 的其他组合，Bufferable 位没有影响。

A4.2.2 可修改，AxCACHE[1]

当 AxCACHE[1] 被置位时，该事务是 Modifiable（可修改）的，这表示该事务的特性可以被修改。当 AxCACHE[1] 被取消置位时，该事务是 Non-modifiable（不可修改）的。

以下各节描述不可修改事务和可修改事务的性质。

不可修改事务

不可修改事务不得被拆分为多个事务，也不得与其他事务合并。

在不可修改事务中，表 A4.3 中所示的参数不得被更改。

表 A4.3：固定为不可修改的参数

Parameter	Signals
Address	**AxADDR**, and therefore **AxREGION**
Size	**AxSIZE**
Length	**AxLEN**
Burst type	**AxBURST**
Protection attributes	**AxPROT**, **AxNSE**, **AxPAS**, **AxINST**, **AxPRIV**

AxCACHE 属性只可被修改，以将事务从 Bufferable（可缓冲）转换为 Non-bufferable（不可缓冲）。不允许对 AxCACHE 做其他任何更改。

事务 ID 和 QoS 值可以被修改。

长度大于 16 的不可修改事务可以被拆分为多个事务。得到的每个事务必须满足本小节中给出的要求，但以下情况除外：

• 长度被缩短。

• 所生成事务的地址被相应地调整。

对于由 AxLOCK 置位所指示的独占访问类的不可修改事务，如果访问的总字节数保持不变，则允许修改大小 AxSIZE 和长度 AxLEN。

在某些情况下无法满足不可修改事务的要求。例如，当降级到比 Size 所要求的更窄的数据宽度时，该事务必须被修改。

执行此类操作的组件可以选择性地包含一个 IMPLEMENTATION DEFINED（实现定义）机制，用以指示已发生修改。该机制可以帮助软件调试。

可修改事务

可修改事务可以通过以下方式被修改：

• 一个事务可以被拆分为多个事务。

• 多个事务可以被合并为一个事务。

• 一次读事务可以获取比所需更多的数据。

• 一次写事务可以使用 WSTRB 信号访问比所需更大的地址范围，以确保

只更新相应的位置。

• 在每个生成的事务中，可以修改以下属性：

– 地址，AxADDR

– 大小，AxSIZE

– 长度，AxLEN

– 突发类型，AxBURST

以下项不得更改：

• 独占访问指示：AxLOCK

• 访问和地址空间属性：AxPROT、AxINST、AxPRIV、AxNSE、AxPAS、

AxMMUPASUNKNOWN。

AxCACHE 可以修改，但任何修改都必须确保其他组件对事务的可见性不会降低，无论是通过阻止事务传播到所需的点，还是通过更改在缓存中查找事务的需求。对内存属性的任何修改，对于到同一地址范围的所有事务必须保持一致。

事务 ID 和 QoS 值可以修改。

不允许进行具有以下任何效果的事务修改：

• 导致访问的 4KB 地址空间与原始事务的 4KB 地址空间不同。

• 导致对单拷贝原子性大小的区域的单次访问被执行多次访问。

参见 A6.1 单拷贝原子性大小。

A4.2.3 Allocate 和 Other Allocate，AxCACHE[2] 和 AxCACHE[3]

如果 Allocate 位置位：

• 数据之前可能已被分配，因此必须在缓存中查找该行。

• 建议将数据分配到缓存中，以供将来使用。

如果 Other Allocate 位置位：

• 数据之前可能已被分配，因此必须在缓存中查找该行。

• 不建议分配该数据，因为预计不会再访问它。

如果 Allocate 和 Other Allocate 都取消置位，则该请求不需要在任何缓存中查找。

A4.3. 内存类型

A4.3 内存类型

AxCACHE 信号的组合指示一种内存类型。表 A4.4 给出了内存类型编码。方括号中的值是被允许的，但不是首选。表中未列出的值为保留值。

表 A4.4：内存类型编码

ARCACHE[3:0]	AWCACHE[3:0]	Memory type
0b0000	0b0000	Device Non-bufferable
0b0001	0b0001	Device Bufferable
0b0010	0b0010	Normal Non-cacheable Non-bufferable
0b0011	0b0011	Normal Non-cacheable Bufferable
0b1010	0b0110	Write-Through No-Allocate
0b1110 (0b0110)	0b0110	Write-Through Read-Allocate
0b1010	0b1110 (0b1010)	Write-Through Write-Allocate
0b1110	0b1110	Write-Through Read and Write-Allocate
0b1011	0b0111	Write-Back No-Allocate
0b1111 (0b0111)	0b0111	Write-Back Read-Allocate
0b1011	0b1111 (0b1011)	Write-Back Write-Allocate
0b1111	0b1111	Write-Back Read and Write-Allocate

A4.3.1 内存类型要求

本节规定了各内存类型所要求的行为。

Device 不可缓冲

Device 不可缓冲内存所要求的行为是：

- 写响应必须从最终目的地获得。
- 读数据必须从最终目的地获得。
- 事务是不可修改的，参见 A4.2.2 不可修改事务。
- 不得预取读数据。
- 不得合并写事务。

Device 可缓冲

Device 可缓冲内存类型所要求的行为是：

- 写响应可以从中间点获得。
- 写事务必须在最终目的地及时地变为可见。

• 读数据必须从最终目的地获得。

• 事务是不可修改的，参见 A4.2.2 不可修改事务。

• 不得预取读数据。

• 不得合并写事务。

A4.3. 内存类型

两种设备内存类型都是不可修改的。在本规范中，术语“设备内存”与“不可修改内存”可以互换使用。

对于读事务，设备不可缓冲内存类型与设备可缓冲内存类型所要求的行为没有差别。

普通非可缓存非可缓冲

普通非可缓存非可缓冲内存类型所要求的行为是：

• 写响应必须从最终目的地获取。

• 读数据必须从最终目的地获取。

• 事务是可修改的，参见 A4.2.2 可修改事务。

• 写事务可以合并。

普通非可缓存可缓冲

普通非可缓存可缓冲内存类型所要求的行为是：

• 写响应可以从中间点获取。

• 写事务必须按照术语表中的定义，及时地在最终目的地可见。

没有任何机制能够确定写事务何时在其最终目的地可见。

• 读数据必须从以下任一来源获取：

– 最终目的地。

– 一笔正在向其最终目的地推进的写事务。

• 如果读数据是从写事务中获取的：

– 它必须从该写的最新版本中获取。

– 不得缓存该数据以服务后续的读操作。

• 事务是可修改的，参见 A4.2.2 可修改事务。

• 写事务可以合并。

对于普通非可缓存可缓冲读，数据可以从一笔仍在向其最终目的地推进的写事务中获取。这种数据与读事务和写事务同时传播到达最终目的地的情况无法区分。以这种方式返回的读数据并不表示该写事务在最终目的地可见。

写穿不分配

写穿不分配内存类型所要求的行为是：

• 写响应可以从中间点获取。

• 写事务必须按照术语表中的定义，及时地在最终目的地可见。

没有任何机制能够确定写事务何时在其最终目的地可见。

• 读数据可以从中间缓存副本中获取。

• 事务是可修改的，参见 A4.2.2 可修改事务。

• 读数据可以预取。

• 写事务可以合并。

• 对读事务和写事务都需要进行缓存查找。

• No-Allocate 属性是一种分配提示，也就是说，它是向内存系统提出的一项建议：出于

性能原因，这些事务不被分配。但是，并不禁止对读事务和写事务进行分配。

写通读分配

写通读分配存储器类型所要求的行为与写通不分配相同。出于性能原因：

• 建议对读事务进行分配。

• 不建议对写事务进行分配。

写通写分配

写通写分配存储器类型所要求的行为与写通不分配相同。出于性能原因：

• 不建议对读事务进行分配。

• 建议对写事务进行分配。

写通读和写分配

写通读和写分配存储器类型所要求的行为与写通不分配相同。出于性能原因：

• 建议对读事务进行分配。

• 建议对写事务进行分配。

写回不分配

写回不分配存储器类型所要求的行为是：

• 写响应可以从某个中间点获得。

• 写事务不要求在最终目的地可见。

• 读数据可以从中间缓存的副本获得。

• 事务是可修改的（Modifiable），参见 A4.2.2 可修改事务。

• 读数据可以被预取。

• 写事务可以被合并。

• 读事务和写事务都需要进行缓存查找。

• 不分配属性是一个分配提示，即它是向存储器系统提出的建议：出于性能原因，这些事务不进行分配。但是，并不禁止对读事务和写事务进行分配。

写回读分配

写回读分配存储器类型所要求的行为与写回不分配相同。出于性能原因：

• 建议对读事务进行分配。

• 不建议对写事务进行分配。

写回写分配

写回写分配存储器类型所要求的行为与写回不分配相同。出于性能原因：

• 不建议对读事务进行分配。

• 建议对写事务进行分配。

写回读和写分配

写回读和写分配内存类型所要求的行为与写回不分配相同。出于性能原因：

• 建议对读事务进行分配。

• 建议对写事务进行分配。

A4.3.2 内存属性不匹配

多个正在访问同一内存区域的代理可以使用不匹配的内存属性。但是，为了功能正确性，必须遵守以下规则：

• 所有访问同一内存区域的管理者在任何层次级别上，都必须对该内存区域的可缓存性有一致的视图。应采用的规则如下：

– 如果地址区域是不可缓存的，所有管理者都必须使用 AxCACHE[3:2] 两者均取消置位的事务。

– 如果地址区域是可缓存的，所有管理者都必须使用 AxCACHE[3:2] 中任一位置位的事务。

• 不同的管理者可以使用不同的分配提示。

• 如果被寻址的区域是 Normal 不可缓存，则任何管理者都可以使用 Device 内存事务访问它。

• 如果被寻址的区域具有 Bufferable 属性，则任何管理者都可以使用不允许可缓冲行为的事务访问它。例如，要求从最终目的地获得响应的事务不允许可缓冲行为。

A4.3.3 更改内存属性

某个特定内存区域的属性可以从一种类型更改为另一种不兼容的类型。例如，属性可以从写通可缓存更改为 Normal 不可缓存。这种更改需要一个适当的过程来执行该更改。

通常，执行以下过程：

1. 所有管理者停止访问该区域。

2. 由单个管理者执行任何所需的缓存维护操作。

3. 所有管理者使用新属性重新开始访问该内存区域。

A4.3.4 事务缓冲

对以下内存类型的写访问不要求来自最终目的地的事务响应，但要求写事务在最终目的地及时地变为可见：

• Device 可缓冲

• Normal 不可缓存 可缓冲

• 写通

对于写事务，这三种内存类型要求相同的行为。

对于读事务，所要求的行为如下：

• 对于 Device 可缓冲内存，读数据必须从最终目的地获得。

• 对于 Normal 不可缓存 可缓冲内存，读数据必须从最终目的地获得，或从正在向最终目的地推进的写事务获得。

• 对于写通内存，读数据可以从中间缓存副本获得。

除确保写事务及时地向最终目的地推进外，中间缓冲区的行为还必须如下：

• 能够响应对某事务的中间缓冲区必须确保：随着时间推移，任何对 Normal 不可缓存 可缓冲的读事务都会向其目的地传播。这种传播意味着，在转发读事务时，所尝试的转发不得无限期地持续下去，并且用于

转发的任何数据不得无限期地保留。协议未定义用于确定转发读事务所用数据可被保留时长的机制。但是，在这样的机制中，读取数据的行为不得重置数据超时期限。

如果没有这一要求，对同一位置的持续轮询可能会阻止缓冲区中所保持读事务的超时，从而阻止该读事务向其目的地推进。

• 能够保持并合并写事务的中间缓冲区必须确保事务不会无限期地留在其缓冲区中。例如，合并写事务不得重置确定写何时向最终目的地排空的机制。

如果没有这一要求，对同一位置的持续写入可能会阻止缓冲区中所保持写事务的超时，从而阻止该写事务向其目的地推进。

有关对这些内存类型的读访问所需行为的信息，参见：

• A4.3.1 Device 可缓冲

• A4.3.1 Normal 不可缓存 可缓冲

• A4.3.1 写通 不分配

A4.3.5 Device 内存类型的使用示例

本规范支持组合使用 Device 不可缓冲和 Device 可缓冲内存类型，以强制写事务到达其最终目的地，并确保发起管理者知道该事务何时对所有其他管理者可见。

标记为 Device 可缓冲的写事务要求及时地到达其最终目的地。但是，该事务的写响应可以由中间缓冲区发出。因此，发起管理者无法知道写何时对所有其他管理者可见。

如果管理者发出一个 Device 可缓冲写事务，或一串写事务，随后发出一个 Device 不可缓冲写事务，并且所有事务使用相同的 AXI ID，那么 AXI 排序要求会强制所有 Device 可缓冲写事务在对 Device 不可缓冲事务给出响应之前到达最终目的地。因此，对 Device 不可缓冲事务的响应表明所有事务对所有管理者均可见。

Device 不可缓冲事务只能保证那些以相同 ID 发出、且发往同一从属者设备的 Device 可缓冲事务的完成。

A4.4 协议错误

AXI 协议定义了两类协议错误，即软件协议错误和硬件协议错误。

A4.4.1 软件协议错误

当对同一位置的多次访问使用了不匹配的共享属性或可缓存属性时，就会发生软件协议错误。软件协议错误可能导致一致性丢失，并造成数据值损坏。协议要求系统不得因软件协议错误而死锁，并且事务始终能在系统中向前推进。

针对某个 4KB 内存区域中访问的软件协议错误，不得导致另一个不同的 4KB 内存区域中的数据损坏。对于存放在 Normal 内存中的位置，可以使用适当的软件屏障和缓存维护，使内存位置恢复到已定义的状态。

在访问外设设备时，如果使用了 Modifiable（可修改）事务（AxCACHE[1] 被置位），则无法保证该外设的正确运行。唯一的要求是该外设继续以符合协议的方式响应事务。要将被错误访问过的外设设备恢复到已知的运行状态，需要执行一系列 IMPLEMENTATION DEFINED 的事件。

A4.4.2 硬件协议错误

硬件协议错误定义为任何不属于软件协议错误的协议错误。不要求对硬件协议错误提供支持。

如果发生硬件协议错误，则不保证能够从该错误中恢复。系统可能会崩溃、锁死，或出现其他某种不可恢复的故障。

A4.5 保护属性

AXI 请求可以具有一些属性，用于保护内存免受意外访问。这些属性是物理地址空间（PAS）、特权（Privileged）和指令（Instruction）。

A4.5.1 保护属性的信号

表 A4.5 显示了可用于指示保护属性的信号。

表 A4.5：保护信号

Name	Width	Default	Presence	Description
AWPROT, ARPROT	3	0b000	PROT_Present	The protection attributes for a request.
AWNSE, ARNSE	1	0b0	RME_Support == True and PROT_Present == True	Extends AxPROT[1] to include Root and Realm address spaces.
AWPRIV, ARPRIV	1	0b0	INSTPRIV_Present	LOW to indicate this is an unprivileged access, HIGH for a privileged access. Equivalent to AxPROT[0].
AWINST, ARINST	1	0b0	INSTPRIV_Present	LOW to indicate this is a data access, HIGH for an instruction access. Equivalent to AxPROT[2].
AWPAS, ARPAS	PAS_WIDTH	All zeros (Secure)	PAS_WIDTH > 0	Physical address space (PAS) of a transaction.

表 A4.6 显示了用于定义保护信号方式的属性。

表 A4.6：保护属性

Name	Values	Default	Description
PROT_Present	True, False	True	Indicates if AxPROT signals are present on an interface. **True** AWPROT and ARPROT are present. **False** AWPROT and ARPROT are not present.
INSTPRIV_Present	True, False	False	Indicates if AxINST and AxPRIV signals are present on an interface. **True** AWPRIV, ARPRIV, AWINST and ARINST are present. **False** AWPRIV, ARPRIV, AWINST and ARINST are not present.
PAS_WIDTH	0..3	0	Width of the AWPAS and ARPAS signals in bits.

用于指示保护属性的 AxPROT 和 AxNSE 信号已被 AxPRIV、AxINST 和 AxPAS 取代。一个接口不得同时包含这两组信号，适用以下规则：

- 如果 PROT_Present 为 True，则 PAS_WIDTH 必须为 0。
- 如果 PROT_Present 为 True，则 INSTPRIV_Present 必须为 False。

A4.5.2 特权与指令属性

AXI 管理者可能支持多于一个级别的操作特权，并且可以选择将该特权概念扩展到内存访问。某些处理器支持多个特权级别，具体请参见所选处理器的文档，以确定到 AXI 特权级别的映射。AXI 所能提供的唯一区分就是特权访问与非特权访问之间的区分。

访问特权可以通过 AxPROT[0] 或 AxPRIV 来表示：

- 0b0：非特权
- 0b1：特权

一次访问可以被标记为指令访问或数据访问，使用 AxPROT[2] 或 AxINST：

- 0b0：数据访问
- 0b1：指令访问

AXI 协议将该指示定义为一种提示。它并非在所有情况下都准确，例如，当事务中混合包含指令项和数据项时。建议管理者指示为数据访问，除非已知该访问是指令访问。

A4.5.3 物理地址空间（PAS）

AXI 请求可以包含物理地址空间标识符。地址相同但物理地址空间不同的请求可以解码到不同的内存位置。某些内存位置可能基于 PAS 具有访问限制。

表 A4.7 显示了各物理地址空间及其信号编码，以及要使管理者能够使用该编码而必须为 True 的属性。接口可以包含 AxPAS 或 AxPROT/AxNSE 信号，但不能同时包含两者。

表 A4.7：物理地址空间编码

Physical address space	AxPAS	AxPROT[1]	AxNSE	Property
Secure	0b000	0b0	0b0	-
Non-secure (NS)	0b001	0b1	0b0	-
Root	0b010	0b0	0b1	RME_Support
Realm	0b011	0b1	0b1	RME_Support
System Agent (SA)	0b100	-	-	GDI_Support
Non-secure Protected (NSP)	0b101	-	-	GDI_Support

AxPAS 的其他取值保留。

A4.5.4 领域管理扩展

可以使用领域管理扩展（RME）扩展内存保护 [3] 这提供了基于硬件的隔离，使执行上下文能够在不同的安全状态下运行并共享系统中的资源。

使用 RME 时，它会增加 Root 和 Realm 物理地址空间，影响 缓存

维护操作 的行为，并扩展 MPAM 信号。

RME 支持情况通过 RME_Support 属性定义。

表 A4.8：RME_Support 属性

RME_Support	Default	Description
True		RME is supported.
False	Y	RME is not supported.

A4.5.5 细粒度数据隔离

细粒度数据隔离（GDI）是 Arm 领域管理扩展（RME）的一项扩展。

GDI 特性旨在在 RME 系统内实现处理单元（PE）与非处理单元的数据流之间的内存隔离。为此，针对特定用例定义了两种物理地址空间（PAS）：

• 非安全受保护（NSP）

– 面向媒体流水线，具有灵活的非安全软件管理和强数据

机密性。

– 内存由处理单元（PE）使用 SMMU 代为受保护模式下的非安全设备

管理。

ARM IHI 0022 · 第 79 页

A4.5. 保护属性

• 系统代理（SA）

– 供需要在请求时进行内存分配的、安全性更高的片上子系统使用。

– 与 PE 完全隔离，并且任何额外的内存管理都独立于 PE。

– 对系统代理 PAS 的请求采用物理寻址，但可能需要访问检查。

不允许 PE 直接访问这两个新 PAS 中的任何一个，除非是为了执行直至物理别名点（PoPA）的缓存维护。

这两个新的物理地址空间都允许使用 RME 内存加密上下文（MEC）特性，参见 A4.6 内存加密上下文。

有关 GDI 体系结构的更多信息，参见 [3]

NSP 和 SA 物理地址空间的编码参见 表 A4.7。

属性 GDI_Support 决定接口是否支持细粒度数据隔离。

表 A4.9：GDI_Support 属性

GDI_Support	Default	Description
True		GDI is supported. NSP and SA address spaces can be used.
False	Y	GDI is not supported.

以下规则适用于 GDI_Support 属性：

• 当 RME_Support 为 False 时，GDI_Support 必须为 False。

• 当 GDI_Support 为 True 时，PAS_WIDTH 必须为 3。

• 当 GDI_Support 为 True 时，Untranslated_Transactions 必须为 False 或 v4。

A4.6. 内存加密上下文

A4.6 内存加密上下文

内存加密上下文（MEC）是 Arm 领域管理扩展（RME）的一个扩展，它允许每个领域拥有自己唯一的加密上下文。MEC 扩展为领域物理地址空间内的所有内存访问分配内存加密上下文。所有内存事务都与一个 MECID 相关联，该 MECID 由安全状态、翻译机制、翻译表和 MEC 系统寄存器确定。内存加密引擎将 MECID 用作加密上下文表的索引，这些加密上下文（密钥或 tweak）参与外部内存加密。

使用 MEC 有助于保护内存中的领域数据，因为它使每一组领域数据能够以不同方式加密。这意味着，一个能够访问物理内存设备并破解了某一组领域数据的恶意实体，无法使用相同的解密方法去访问其他组的领域数据。在加密点（PoE）之前，组件之间移动的数据为明文形式。

R-EL2 处的领域管理软件控制 MECID 策略及其向各领域的分配。

有关 MEC 的更多信息，请参见 [3] 和 [4]

注意，MEC 架构规范 [3] 详细说明了发生 MECID 值不匹配时的若干实现选项。本 MEC 实现假定管理者和缓存不执行任何 MECID 检查。例如，如果一次与某 MECID 相关联的读访问所指向的位置在缓存中存在副本，且该副本与另一个不同的 MECID 相关联，则该读访问会成功，就如同 MECID 值没有不匹配一样。此处不需要额外保护，因为在 R-EL2 的领域管理软件确保可以阻止一个上下文访问属于另一上下文的位置，从而确保不会发生明文泄露。

A4.6.1 MEC 信号

MEC_Support 属性决定接口是否支持内存加密上下文。

表 A4.10：MEC_Support 属性

MEC_Support	Default	Description
True		MEC is supported, AxMECID signals are present.
False	Y	MEC is not supported, AxMECID signals are not present.

MEC 是 RME 的扩展，因此如果 RME_Support 属性为 False，则 MEC_Support 必须为 False。

支持 MEC 需要以下信号。

表 A4.11：MECID 信号

Name	Width	Default	Description
AWMECID, ARMECID	MECID_WIDTH	All zeros	RME Memory Encryption Context identifier (MECID).

A4.6. 内存加密上下文

参数 MECID_WIDTH 定义 AxMECID 信号的宽度。

表 A4.12：MECID_WIDTH 属性

Name	Values	Default	Description
MECID_WIDTH	0, 16	0	Width of AWMECID and ARMECID in bits.

以下规则适用于 MECID_WIDTH 属性：

- 如果 MECID_WIDTH 为 0，则接口上不存在 AWMECID 和 ARMECID。
- 如果 MEC_Support 为 False，则 MECID_WIDTH 必须为 0。
- 如果 MEC_Support 为 True，则 MECID_WIDTH 不得为 0。

注意，MECID 的宽度并不表示一个组件使用了多少个不同的值。通过使用更窄的内部宽度，可能可以降低 MECID 的存储需求。

根据 MEC_Support

属性的取值，管理者接口与从属者接口之间的兼容性如 表 A4.13. 所示。

表 A4.13：MEC_Support 兼容性

MEC_Support	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible. AxMECID inputs are tied LOW.
Manager: True	Compatible. Downstream memory is not encrypted using MEC.	Compatible.

A4.6.2 MECID 用法

MECID 的取值范围是有界的，具体取决于所访问的物理地址空间。

表 A4.14：MECID 约束

Physical address space	MECID constraints
Secure	Must be zero
Non-secure	Must be zero
Root	Must be zero
Realm	Can take any value[a]
System Agent	Can take any value[a]
Non-Secure Protected	Can take any value[a]

a 取决于 MEC_Support 和 MECID_Width 属性。

对于以下请求操作码，MECID 不适用，可以取任意值：

- CMO
- CleanInvalid

- MakeInvalid
- CleanShared
- CleanSharedPersist
- InvalidateHint
- StashTranslation
- UnstashTranslation

对于以下请求操作码，MECID 不适用，必须为 0：

- DVM Complete

对于在其从属者接口和管理者接口上转发事务并支持 MECID 的组件，必须在其适用的请求上保留 MECID。执行地址转换的组件可能会更改 MECID。

存储具有关联 MECID 的数据的缓存，也必须存储该 MECID，并在写回期间随数据一起提供该 MECID。

可以使用 CleanInvalidPoPA 操作来确保某条缓存行被清理，并从加密点（Point of Encryption）上游的所有缓存中失效

有关 CleanInvalidPoPA 的更多信息，请参见 A9.9 缓存维护与领域管理扩展。

A4.6.3 MEC 与 GDI

使用 MEC 和 GDI 时，对所有访问 Non-secure Protected 或 System Agent 物理地址空间的访问，MECID 都必须有效。MECID 不匹配不得导致内存加密上下文之间的数据机密性丧失。

当传入请求的 MECID 与先前缓存的 MECID 值不同时，对于 System Agent 和 Non-secure Protected 物理地址空间，缓存必须强制执行以下规则。

• 对于读事务：

– 任何返回的数据都必须屏蔽为某个 实现特定 的值。Arm 建议（但不

要求）该值为全 1。

– 允许缓存保留该缓存行。

• 对于部分写事务：

– 缓存的数据必须屏蔽为某个 实现特定 的值。Arm 建议（但不

要求）该值为全 1。

– 随后将部分写数据合并到该屏蔽后的值中。

– 该位置的缓存 MECID 必须更新为传入写的 MECID。

• 对于整条缓存行写事务：

– 写数据覆盖先前缓存的值。

– 缓存 MECID 必须更新为传入写的 MECID。

有关 GDI 的更多信息，请参见 A4.5.5 细粒度数据隔离.

A4.7. 多区域接口

A4.7 多区域接口

本节描述如何将区域标识符与请求一起使用，以支持在单个接口内具有多个地址区域的接口。

A4.7.1 区域标识符信令

属性 REGION_Present 决定接口是否支持区域标识符信令。

表 A4.15：REGION_Present 属性

REGION_Present	Default	Description
True	Y	AWREGION and ARREGION are present.
False		AWREGION and ARREGION are not present.

用于指示区域的信号见 表 A4.16.

表 A4.16：区域信号

Name	Width	Default	Description
AWREGION, ARREGION	4	0x0	A 4-bit region identifier which can be used to identify different address regions.

A4.7.2 使用区域标识符

4 位的区域标识符可用于唯一标识最多 16 个不同的区域。区域标识符可以提供高位地址位的译码。区域标识符在任何 4K 字节地址空间内必须保持不变。

使用区域标识符意味着，从属者上的单个物理接口可以提供多个逻辑接口，每个逻辑接口在系统地址映射中具有不同的位置。使用区域标识符意味着从属者不必支持不同逻辑接口之间的地址译码。

本规范期望，当互连为具有多个逻辑接口的单个从属者执行地址译码功能时，互连生成 AxREGION 信号。如果从属者在系统地址映射中只有一个物理接口，则互连必须使用默认的 AxREGION 值。

区域标识符有多种使用模型，包括但不限于以下这些：

• 外设可以将其主数据通路和控制寄存器的位置放在地址映射中的不同位置，并通过

单个接口进行访问，而从属者无需执行地址译码。

• 从属者可以在不同的内存区域中表现出不同的行为。例如，从属者

可能在一个区域中提供读访问和写访问，而在另一个区域中只提供只读访问。

从属者必须确保保持正确的协议信令以及正确的事务排序。从属者必须确保以正确的顺序，为发往不同区域但具有相同事务 ID 的两个请求提供响应。

从属者还必须确保对 AxREGION 的任意值都提供正确的协议信令。如果从属者实现的区域少于十六个，那么从属者必须确保对任何访问不受支持区域的尝试都提供正确的协议信令。如何做到这一点是 IMPLEMENTATION DEFINED。例如，从属者可以通过以下方式确保这一点：

• 对任何访问不受支持区域的事务提供错误响应。

• 将所有不受支持区域别名映射到受支持区域，以确保对所有访问都给出符合协议的响应。

AxREGION 信号仅针对现有地址空间提供地址译码，从属者可用其省去地址译码功能。这些信号不会创建新的独立地址空间。AxREGION 只能出现在位于地址译码功能下游的接口上。

A4.8 QoS 信令

AXI 通过以下特性支持服务质量（QoS）方案：

• A4.8.1 QoS 标识符

• A4.8.2 QoS 接受指示符

A4.8.1 QoS 标识符

AXI 请求有一个可选标识符，可用于区分不同的流量流，如 表 A4.17. 所示。

表 A4.17：QoS 信号

Name	Width	Default	Description
AWQOS, ARQOS	4	0x0	Quality of Service identifier used to distinguish between different traffic streams.

QOS_Present 属性用于定义接口是否包含 AxQOS 信号。

表 A4.18：QOS_Present 属性

QOS_Present	Default	Description
True	Y	AWQOS and ARQOS are present.
False		AWQOS and ARQOS are not present.

协议并未规定 QoS 标识符的确切用法。建议将 AxQOS 用作关联写请求或读请求的优先级指示符，其中较高的值表示优先级较高的请求。

使用 QoS 标识符

管理者可以生成自己的 AxQOS 值，并且如果它能生成多个流量流，它可以为不同的流量流选择不同的 QoS 值。

支持 QoS 需要从系统层面理解所使用的 QoS 方案，并需要所有参与组件之间协同配合。因此，建议管理者组件包含一定的可编程性，以便控制任何给定场景下所使用的确切 QoS 值。

如果管理者组件不支持可编程 QoS 方案，它可以使用表示其生成的事务相对优先级的 QoS 值。在适当的情况下，这些值随后可以映射到替代的系统级 QoS 值。

本规范预计，许多互连组件实现将支持可编程寄存器，可用于向所连接的管理者分配 QoS 值。这些值将替换由管理者提供的 QoS 值，无论是编程值还是默认值。

QoS 的默认系统级实现是：任何有多个事务可供选择处理的组件都会先选择 QoS 值较高的请求进行处理。只有在不存在其他要求按特定顺序处理请求的 AXI 约束时，才会进行这种选择。这意味着 AXI 排序规则优先于出于 QoS 目的的排序。

A4.8.2 QoS 接受指示

如 表 A4.19 所示的 QoS 接受指示是从属者接口的输出信号，用于指示它将无延迟接受的最小 QoS 值。

这些信号与 ACLK 同步，但与任何其他 AXI 通道无关。

表 A4.19：QoS 接受信号

Name	Width	Default	Description
VAWQOSACCEPT	4	0x0	An output from a Subordinate that indicates the QoS value for which it accepts requests from the AW channel.
VARQOSACCEPT	4	0x0	An output from a Subordinate that indicates the QoS value for which it accepts requests from the AR channel.

QoS Accept 信令面向那些针对不同 QoS 值具有不同可用资源的从属者组件，内存控制器通常就是这种情况。当较低 QoS 值的可用资源正在使用时，从属者可以指示它仅接受某一 QoS 值或更高值的请求。

QoS Accept 信令可作为管理者接口的输入，该接口可能有多个不同的请求可供选择。这使得管理者接口只能发出很可能被接受的请求，从而避免不必要地阻塞接口。通过阻止发出可能被长时间停滞的请求，该接口能够继续用于发出可能稍后才到达的更高优先级请求。

在本规范中，术语 VAxQOSACCEPT 统指 VAWQOSACCEPT 和 VARQOSACCEPT 信号。

VAxQOSACCEPT 信号的规则和建议如下：

• QoS 级别等于或高于 VAxQOSACCEPT 的任何请求都会被从属者接受。

• QoS 级别低于 VAxQOSACCEPT 的任何请求都可能被停滞相当长的时间。

本规范未定义从属者被要求接受处于或高于所指示 QoS 级别的请求的时间段。然而，预期对于给定的从属者，在考虑了诸如时钟域交叉比率等实现方面的因素之后，接受一个事务所需的时钟周期数会有一个确定的最大值。

• 允许从属者接口接受低于

VAxQOSACCEPT 信号所指示 QoS 级别的请求，但预期该请求可能会经历显著的延迟。

虽然从属者延迟优先级低于 QoS 接受级别的请求是可以接受的，但建议此类事务不应被无限期延迟。

在接口上发出较低优先级事务有多种原因，例如：

• QoS 接受值的变化与该组件适应此

变化的能力之间存在延迟。

• 需要让某个正队头阻塞更高优先级请求的事务取得进展。

• 出于防止饥饿的原因，需要让某个事务取得进展。

如 表 A4.20 所示的 QoS_Accept 属性用于定义接口是否包含 QoS 接受指示信号。

ARM IHI 0022 · 第 87 页

A4.8 QoS 信号

表 A4.20：QoS_Accept 属性

QoS_Accept	Default	Description
True		The interface includes VAWQOSACCEPT and VARQOSACCEPT signals.
False	Y	The interface does not include VAWQOSACCEPT or VARQOSACCEPT signals.

ARM IHI 0022 · 第 88 页

事务标识符与排序

本章介绍事务标识符，以及如何使用它们来控制事务的排序。

本章包含以下小节：

• A5.1 事务标识符

• A5.2 唯一 ID 指示符

• A5.3 请求排序

• A5.4 互连对事务标识符的使用

• A5.5 写数据与响应排序

• A5.6 读数据排序

ARM IHI 0022 · 第 89 页

第 A5 章 事务标识符与排序

A5.1. 事务标识符

A5.1 事务标识符

AXI 协议包含一个事务标识符（AXI ID）。管理者可以使用 AXI ID 来标识那些必须按顺序返回的事务。

所有具有给定 AXI ID 值的事务必须保持有序，但对具有不同 ID 值的事务的排序没有限制。单个物理端口可以通过充当多个逻辑端口来支持乱序事务，每个逻辑端口按顺序处理其事务。

通过使用 AXI ID，管理者可以在不等待较早事务完成的情况下发出事务。这可以提高系统性能，因为它使事务的并行处理成为可能。

A5.1.1 事务 ID 信号

读和写请求、读数据以及写响应通道都包含一个事务 ID 信号。

表 A5.1：ID 信号

Name	Width	Default	Description
AWID	ID_W_WIDTH	All zeros	Transaction identifier used for the ordering of write requests.
BID	ID_W_WIDTH	All zeros	Transaction identifier used for the ordering of write responses.
ARID	ID_R_WIDTH	All zeros	Transaction identifier used for the ordering of read requests.
RID	ID_R_WIDTH	All zeros	Transaction identifier used for the ordering of read data.

ID 宽度属性在 表 A5.2 中描述。

表 A5.2：ID 宽度属性

Name	Values	Default	Description
ID_W_WIDTH	0..32	-	ID width on write channels in bits, applies to AWID and BID.
ID_R_WIDTH	0..32	-	ID width on read channels in bits, applies to ARID and RID.

如果某个宽度属性为零，则相关信号不存在。

不支持对其请求和响应进行重排序、或者只有一个未完成事务的管理者，可以从其接口中省略 ID 信号。所连接的从属者必须将其 AxID 输入接为低电平。

不重排序请求或响应的从属者无需使用 ID 值。

如果从属者不包含 ID 信号，则它不能连接到确实具有 ID 信号的管理者，因为该管理者要求 BID 和 RID 反映 AWID 和 ARID。

ARM IHI 0022 · 第 90 页

A5.2. 唯一 ID 指示符

A5.2 唯一 ID 指示符

唯一 ID 指示符是一个可选标志，用于指示读或写地址通道上的请求何时使用了对于未完成事务而言唯一的 AXI 标识符。读和写响应通道上也存在一个对应的信号，用于指示某个事务正在使用唯一 ID。

唯一 ID 指示符可以在 AXI 管理者下游使用，以确定某个请求何时需要相对于来自该管理者的其他请求进行排序。不需要排序的请求在下游组件中可能不需要被跟踪。

Unique_ID_Support 属性用于指示接口是否支持唯一 ID 指示。

表 A5.3：Unique_ID_Support 属性

Unique_ID_Support	Default	Description
True		Unique ID indicator signals are present on the interface.
False	Y	Unique ID indicator signals are not present on the interface.

当 Unique_ID_Support 为 True 时，读请求、读数据、写请求和写响应通道上包含以下信号。

表 A5.4：唯一 ID 指示符信号

Name	Width	Default	Description
AWIDUNQ, BIDUNQ, ARIDUNQ, RIDUNQ	1	`0b0`	If asserted high, the ID for this transfer is unique-in-flight.

以下规则适用于唯一 ID 指示符：

• 当 AWIDUNQ 置位时，来自该管理者的、具有相同 AWID 值的未完成写事务必须不存在。

• 管理者不得发出与某个 AWIDUNQ 已置位的未完成写事务具有相同 AWID 的写请求。

• 如果某个请求的 AWIDUNQ 取消置位，则对应的 BIDUNQ 信号必须在单次传输响应或多传输响应的 Completion 部分中取消置位。

• 如果某个请求的 AWIDUNQ 置位，则对应的 BIDUNQ 信号必须在单次传输响应或多传输响应的 Completion 部分中置位。

• 当 ARIDUNQ 置位时，来自该管理者的、具有相同 ARID 值的未完成读事务必须不存在。

• 管理者不得发出与某个 ARIDUNQ 已置位的未完成读事务具有相同 ARID 的读请求。

• 如果某个请求的 ARIDUNQ 取消置位，则该事务的所有响应传输的对应 RIDUNQ 信号都必须取消置位。

• 如果某个请求的 ARIDUNQ 置位，则该事务的所有响应传输的对应 RIDUNQ 信号都必须置位。

A5.2. 唯一 ID 指示符

• 对于包含读响应和写响应的原子事务，还适用附加规则：

– 如果原子请求的 AWIDUNQ 被取消置位，则该事务的所有响应传输对应的 RIDUNQ 信号必须被取消置位。

– 如果原子请求的 AWIDUNQ 被置位，则该事务的所有响应传输对应的 RIDUNQ 信号必须被置位。

事务从 AxVALID 被置位的那个时钟周期起处于未完成状态，直到最终响应传输被管理者接受的时钟周期为止。如果接口包含 BCOMP，则事务被视为未完成，直到接收到 BCOMP 被置位的响应为止。

原子事务处于未完成状态，直到写响应和读响应都被管理者接受为止，参见 A6.4

原子事务。

某些事务类型规定，AxIDUNQ（若存在）必须被置位。如果未作规定，则置位 AxIDUNQ 是可选的，即使没有使用相同 ID 的未完成事务也是如此。

A5.3. 请求排序

A5.3 请求排序

AXI 请求排序模型基于事务标识符的使用，该标识符由 ARID 或 AWID 发出信号。

同一通道上、具有相同 ID 和目标的事务请求，保证保持顺序。

具有相同 ID 的事务响应，按照请求发出的相同顺序返回。

该排序模型在以下各项之间不提供任何排序保证：

- 来自不同管理者的事务
- 读事务与写事务
- 具有不同 ID 的事务
- 发往不同外设区域的事务
- 发往不同内存位置的事务

如果管理者需要在没有排序保证的事务之间实现排序，则该管理者必须先等待收到第一个事务的响应，然后才能发出第二个事务。

A5.3.1 内存位置与外设区域

AMBA 中的地址映射由内存位置和外设区域组成。

内存位置具有以下全部属性：

- 从内存位置读取一个字节，返回的是最后一个写入该字节位置的值。
- 对内存位置中某个字节的写入，会将该位置的值更新为一个新值，该新值由后续对该位置的读取得出。
- 对某个内存位置的读取或写入不会对任何其他内存位置产生副作用。
- 针对内存的观察保证是就每个位置给出的。
- 内存位置的大小等于该组件的单拷贝原子性大小。

外设区域具有以下全部属性：

- 从外设区域中的某个地址进行的读取，不一定返回最后一个写入该地址的值。
- 对外设区域中某个字节地址的写入，不一定将该地址的值更新为一个由后续读取得出的新值。

• 访问外设区域内的某个地址，可能对该区域内的其他地址产生副作用。

• 针对外设的观察保证是就每个区域给出的。

• 外设区域的大小是 IMPLEMENTATION DEFINED，但它必须包含在单个从属者组件内。

一个事务可以针对一个或多个地址位置。这些位置由 AxADDR 以及任何相关的限定信息（例如地址空间）确定。

• 仅对同一内存位置或外设区域的访问之间给出排序保证。

• 发往外设区域的事务必须完全包含在该区域内。

• 跨越多个内存位置的事务具有多重排序保证。

ARM IHI 0022 · 第 93 页

A5.3. 请求排序

A5.3.2 Device 请求与 Normal 请求

事务的类型可以是 Device 或 Normal。

Device

一种读或写，其请求的 AxCACHE[1] 处于取消置位状态。

Device 事务可用于访问外设区域或内存位置。

Normal

一种读或写，其请求的 AxCACHE[1] 处于置位状态。

Normal 事务用于访问内存位置，预期不会用于访问外设区域。

对某外设区域的 Normal 访问必须以符合协议的方式完成，但其结果是 IMPLEMENTATION DEFINED 。

A5.3.3 观察与完成定义

对于对外设区域的访问，当 Device 读或写访问 DRW1 先于 Device 读或写访问 DRW2 到达从属者组件时，DRW1 被 DRW2 观察到。

对于对内存位置的访问，以下各项均适用：

• 如果写 W2 在写 W1 之后生效，则写 W1 被写 W2 观察到。

• 如果读 R1 返回的是写 W3 的数据，且写 W2 在写 W3 之后，则读 R1 被写 W2 观察到。

• 如果读 R2 返回的数据来自 W1 或来自写 W3，且写 W3 在写 W1 之后，则写 W1 被读 R2 观察到。

读 R1 或写 W1 可以是 Device 或 Normal 类型。

写完成和读完成的定义如下：

写完成响应

相关 BRESP 握手发生时的时钟周期，此时 BVALID、BREADY 和 BCOMP（如果存在）处于置位状态。

读完成响应

最后一次相关 RDATA 握手发生时的时钟周期，此时 RVALID、RLAST 和 RREADY 处于置位状态。

A5.3.4 管理者排序保证

排序模型保证有三种类型：

• 在收到完成响应之前的可观察性保证。

• 由完成响应得出的可观察性保证。

• 响应排序保证。

在收到完成响应之前的可观察性保证

以下所有保证均适用于来自同一管理者且使用相同 ID 的事务：

• 保证 Device 写 DW1 先于 Device 写 DW2 到达目的地，其中 DW2 在 DW1 之后发出，且指向同一外设区域。

• 保证 Device 读 DR1 先于 Device 读 DR2 到达目的地，其中 DR2 在 DR1 之后发出，且指向同一外设区域。

• 写 W1 保证被写 W2 观察到，其中 W2 在 W1 之后发出，并且两者具有相同的可缓存性和内存位置。

• 已被读 R2 观察到的写 W1，保证被读 R3 观察到，其中 R3 在 R2 之后发出，并且具有相同的可缓存性和内存位置。

由完成响应得出的可观察性保证

完成响应提供的保证如下：

• 对于读请求，完成响应保证它可被来自任意管理者的后续读或写请求观察到。

• 对于不可缓冲的写请求，完成响应保证它可被来自任意管理者的后续读或写请求观察到。

• 对于可缓冲的写请求，完成响应可以从中间点发出。它并不保证该写已在端点处完成，但确实保证可观察性，具体取决于该请求的域（Domain）：

– 不可共享（Non-shareable）：仅对发出该请求的管理者可观察。

– 可共享（Shareable）：对可共享域中的所有其他管理者可观察。

– 系统（System）：对所有其他管理者可观察。

有关域的更多信息，请参见 A8.3 缓存一致性与域。

响应排序保证

事务响应具有以下全部排序保证：

• 读 R1 保证在针对读 R2 的响应之前收到响应，其中 R2 由同一管理者在 R1 之后发出，且具有相同的 ID。

• 写 W1 保证在针对写 W2 的响应之前收到响应，其中 W2 由同一管理者在 W1 之后发出，且具有相同的 ID。

A5.3.5 从属者排序要求

为满足管理者排序保证，从属者接口必须满足以下要求。

外设区域

对于外设区域，发往外设区域的事务的执行顺序是 IMPLEMENTATION DEFINED 。通常期望该执行顺序与到达顺序一致，但这并不是一项要求。

内存位置

对于具有相同可缓存性和内存位置的事务：

• 写 W1 必须排在具有相同 ID 的写 W2 之前，其中 W2 在收到 W1 之后被收到。

• 写 W1 必须排在写 W2 之前，其中 W2 在给出针对 W1 的完成响应之后被收到。

• 写 W1 必须排在读 R2 之前，其中 R2 在给出针对 W1 的完成响应之后被收到。

• 读 R1 必须排在写 W2 之前，其中 W2 在给出针对 R1 的完成响应之后被收到。

ARM IHI 0022 · 第 95 页

A5.3. 请求排序

响应排序要求

• 对读 R1 的响应必须在读 R2 的响应之前返回，其中 R2 是在 R1 之后收到的，且具有相同的 ID。

• 对写 W1 的响应必须在写 W2 的响应之前返回，其中 W2 是在 W1 之后收到的，且具有相同的 ID。

A5.3.6 互连排序要求

互连组件具有以下属性：

• 请求在一个端口上被接收，随后要么在不同的端口上发出，要么被响应。

• 响应在一个端口上被接收，随后要么在不同的端口上发出，要么被消费。

当互连发出请求或响应时，它必须遵循以下要求：

• 读 R1 请求必须在读 R2 请求之前发出，其中 R2 是在 R1 之后收到的，具有相同的 ID，且指向相同或重叠的位置。

• 写 W1 请求必须在写 W2 请求之前发出，其中 W2 是在 W1 之后收到的，具有相同的 ID，且指向相同或重叠的位置。

• Device 读 DR1 请求必须在 Device 读 DR2 请求之前发出，其中 DR2 是在 DR1 之后收到的，具有相同的 ID，且指向同一外设区域。

• Device 写 DW1 请求必须在 Device 写 DW2 请求之前发出，其中 DW2 是在 DW1 之后收到的，具有相同的 ID，且指向同一外设区域。

• 读 R1 响应必须在读 R2 响应之前发出，其中 R2 是在 R1 之后收到的，且具有相同的 ID。

• 写 W1 响应必须在写 W2 响应之前发出，其中 W2 是在 W1 之后收到的，且具有相同的 ID。

当互连充当从属者组件时，它还必须遵循从属者要求。

对与事务相关联的 AXI ID 值进行的任何操作，都必须确保维持原始 ID 值的排序要求。

A5.3.7 端点之前的响应

为提高系统性能，中间组件可以对某些事务发出响应。此操作称为提前响应。发出提前响应的中间组件必须确保满足可见性和排序保证。

提前读响应

对于 Normal 读事务，如果本地内存相对于对相同或重叠地址的所有更早写都是最新的，则中间组件可以用来自该本地内存的读数据进行响应。在这种情况下，该请求不需要传播到该中间组件之外。

中间组件必须遵守 ID 排序规则，这意味着只有在具有相同 ID 的所有更早读都已得到响应时，才能发送读响应。

提前写响应

对于可缓冲写事务（AWCACHE[0] 处于置位状态），中间组件可以为其下游没有观察者的事务发送提前写响应。如果中间组件发送了提前写响应，则该中间组件可以存储数据的本地副本，但在丢弃该数据之前必须将该事务传播到下游。

中间组件必须遵守 ID 排序规则，这意味着只有在具有相同 ID 的所有更早写都已得到响应时，才能发送写响应。

在发送提前写响应之后，该组件必须对该事务的排序和可观察性负责，直到该写操作已传播到下游并收到写响应为止。在发送提前写响应与收到来自下游的响应之间的这段时间内，该组件必须确保：

• 如果对 Normal 事务给出了提前写响应，则对同一或重叠内存位置的所有后续事务都排序在已获得提前响应的那个写操作之后。

• 如果对 Device 事务给出了提前写响应，则对同一外设区域的所有后续事务都排序在已获得提前响应的那个写操作之后。

在针对 Device Bufferable 事务给出提前写响应时，中间组件应在不依赖其他事务的情况下传播该写事务。中间组件不能等待另一个读或写到达后才传播先前的 Device 写操作。

A5.3.8 不同内存类型请求之间的排序

在可缓存请求与 Device 或 Non-cacheable Normal 请求之间没有排序要求。无论可缓存性如何，对于具有相同 AXI ID 的事务，响应必须按顺序返回。

Device 与 Normal Non-cacheable 请求之间的排序要求取决于 Device_Normal_Independence 属性。

表 A5.5：Device_Normal_Independence 属性

Device_Normal_Independence	Default	Description
True		A Device request is permitted to overtake, or be overtaken by, a Normal Non-cacheable request with the same ID to the same location.
False	Y	Device and Normal Non-cacheable requests with the same ID, to the same location must be observed in issue order.

关于连接具有不同 Device_Normal_Independence 值的管理者和从属者接口的指南，见 表 A5.6.。

表 A5.6：Device_Normal_Independence 互操作性

	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Incompatible. The Subordinate might not meet the ordering requirements of the Manager.
Manager: True	Compatible. The Subordinate might enforce stricter ordering than required.	Compatible.

A5.3.9 有序写观察

为提高与支持不同排序模型的接口协议的兼容性，从属者接口可以为写事务提供更强的排序保证，这称为有序写观察。

Ordered_Write_Observation 属性用于定义某个接口是否具有有序写观察。

表 A5.7：Ordered_Write_Observation 属性

Ordered_Write_Observation	Default	Description
True		The interface exhibits Ordered Write Observation.
False	Y	The interface does not exhibit Ordered Write Observation.

具有有序写观察的接口为那些不依赖于目标或地址的写事务提供保证：

• 写 W1 保证会被写 W2 观察到，其中 W2 由同一管理者在 W1 之后发出，且具有相同的 ID。

当使用有序写观察时，管理者可以发出多个写请求而不必等待写响应，并且这些请求会按发出顺序被观察。在使用生产者-消费者排序模型时，这可以带来性能提升。

ARM IHI 0022 · 第 98 页

A5.4. 互连对事务标识符的使用

A5.4 互连对事务标识符的使用

当管理者连接到互连时，互连会向 AWID 和 ARID 标识符追加一些额外的位，这些位对于该管理者端口来说是唯一的。这有两个影响：

• 管理者不必知道其他管理者使用了哪些 ID 值，因为互连通过将管理者编号追加到原始标识符上，

使每个管理者所使用的 ID 值唯一。

• 从属者接口上的 ID 标识符比管理者接口上的 ID 标识符更宽。

对于写响应，互连使用 BID 标识符的额外位来确定写响应要送往哪个管理者端口。在将 BID 值传递给正确的管理者端口之前，互连会移除 BID 标识符的这些位。

对于读数据，互连使用 RID 标识符的额外位来确定读数据要送往哪个管理者端口。在将 RID 值传递给正确的管理者端口之前，互连会移除 RID 标识符的这些位。

ARM IHI 0022 · 第 99 页

A5.5. 写数据与响应排序

A5.5 写数据与响应排序

管理者必须按照其发出事务请求的相同顺序发出写数据。

使用信用式传输时，此规则适用于每个资源平面。因此，如果请求使用不同的资源平面，则允许数据相对于这些请求乱序发送。允许对

不同事务的数据传输进行交织，前提是它们位于不同的资源平面上。有关资源平面的更多信息，请参见 A2.4.2 资源平面。

图 A5.1 给出了使用两个资源平面时写数据排序与交织的一个示例，它展示了：

- 由于使用不同的 RP，允许在 ID0 的数据之前发出 ID1 事务的数据。
- 由于使用不同的 RP，ID1 的数据传输可以交织在 ID0 或 ID2 的传输之间。



图 A5.1：使用两个资源平面的写数据排序示例

从属者必须确保写响应的 BID 值与其所响应请求的 AWID 值相匹配。

互连必须确保来自具有相同 AWID 值、以不同从属者为目标的一系列事务的写响应，被管理者按请求顺序接收。

ARM IHI 0022 · 第 100 页

A5.6. 读数据排序

A5.6 读数据排序

从属者必须确保任何返回数据的 RID 值与它所响应的请求的 ARID 值相匹配。

互连必须确保，针对不同从属者的、具有相同 ARID 值的一系列事务的读数据由管理者按请求顺序接收。

读数据重排序深度是指从属者可能为其发送读数据的已接受请求的最大数量。以与接收请求相同的顺序发送读数据的从属者，其读数据重排序深度为 1。

读数据重排序深度是一个静态值，可由从属者的设计者指定。

管理者没有机制动态确定从属者的读数据重排序深度。

A5.6.1 读数据交织

AXI 排序允许具有不同 ID 值的读数据传输交织。这适用于所有可能具有多个读数据传输的事务，包括原子事务。

如果在设计时即可确定所连接的从属者接口是否会交织来自不同事务的读数据，则某些 AXI 管理者和互连组件可以设计得更高效。

属性 Read_Interleaving_Disabled 用于指示接口是否支持来自不同事务的读数据传输的交织。

表 A5.8：Read_Interleaving_Disabled 属性

Read_Interleaving_Disabled	Default	Description
True		A Manager interface is not capable of receiving read data that is interleaved. A Subordinate interface is guaranteed not to interleave read data.
False	Y	A Manager interface is capable of receiving read data that is interleaved. A Subordinate interface might interleave data from read transactions with different ARID values.

对于某些接口，该属性可用作配置控制；对于其他接口，它则是能力指示。所有发出具有不同 ID 的事务的管理者都必须设计为接受交织数据。当所连接的从属者支持禁用交织时，管理者可以使用配置选项来禁用交织，以此作为一项优化。

A5.6.2 读数据分块

读数据分块选项使从属者接口能够在事务内以 128b 为粒度重排读数据。起始地址可以用作提示来确定先发送哪个块，但允许从属者以任意顺序返回数据块。

属性 Read_Data_Chunking 用于指示某个接口是否支持以可重排的块形式返回读数据。

表 A5.9：Read_Data_Chunking 属性

Read_Data_Chunking	Default	Description
True		Read data chunking is supported.
False	Y	Read data chunking is not supported, no chunking signals are present.

A5.6.2.1 读数据分块信号

当支持读数据分块时，如下面 表 A5.10 所示，以下信号被添加到读请求通道和数据通道中。

表 A5.10：读数据分块信号

Name	Width	Default	Description
ARCHUNKEN	1	`0b0`	If asserted in a read request, the Subordinate can send read data in 128b chunks.
RCHUNKV	1	`0b0`	Asserted high to indicate that RCHUNKNUM and RCHUNKSTRB are valid. It must be the same for every response of the transaction.
RCHUNKNUM	RCHUNKNUM_WIDTH	All zeros	Indicates the chunk number being transferred. Chunks are numbered incrementally from zero, according to the data width and base address of the transaction.
RCHUNKSTRB	RCHUNKSTRB_WIDTH	All ones	Indicates the read data chunks that are valid for this transfer. Each bit corresponds to 128 bits of data. The least significant bit of RCHUNKSTRB corresponds to the least significant 128 bits of RDATA.

RCHUNKNUM_WIDTH 属性定义 RCHUNKNUM 信号的宽度。

表 A5.11：RCHUNKNUM_WIDTH 属性

Name	Values	Default	Description
RCHUNKNUM_WIDTH	0, 1, 5, 6, 7, 8	0	Width of RCHUNKNUM in bits. Must be 0 if Read_Data_Chunking == False else 0 or 1 if DATA_WIDTH < 128 8 if DATA_WIDTH == 128 7 if DATA_WIDTH == 256 6 if DATA_WIDTH == 512 5 if DATA_WIDTH == 1024

RCHUNKSTRB_WIDTH 属性定义 RCHUNKSTRB 信号的宽度。

表 A5.12：RCHUNKSTRB_WIDTH 属性

Name	Values	Default	Description
RCHUNKSTRB_WIDTH	0, 1, 2, 4, 8	0	Width of RCHUNKSTRB in bits. Must be 0 if Read_Data_Chunking == False else 0 or 1 if DATA_WIDTH < 256 2 if DATA_WIDTH == 256 4 if DATA_WIDTH == 512 8 if DATA_WIDTH == 1024

DATA_WIDTH 较小的接口可以将 RCHUNKNUM 和 RCHUNKSTRB 信号包含为 1 位宽，也可以从接口中省略它们。使用接口保护时，RCHUNKCHK 信号涵盖这两个信号，因此对于已连接的组件，RCHUNKNUM 和 RCHUNKSTRB 必须宽度相同。

建议如果接口不需要，则省略 RCHUNKNUM 和 RCHUNKSTRB。

A5.6.2.2 读数据分块协议规则

在读数据分块协议中，以下所有规则均适用：

• 只能对具有以下属性的事务置位 ARCHUNKEN：

– Size 等于数据通道宽度，或者 Length 为一个传输。

– Size 为 128 位或更大。

– Addr 对齐到 16 字节。

– Burst 为 INCR 或 WRAP。

– Opcode 为 ReadNoSnoop、ReadOnce、ReadOnceCleanInvalid 或 ReadOnceMakeInvalid。

• ID 值必须是 flight 中唯一的，这意味着：

– 只有在没有使用相同 ARID 值的未完成读事务时，才能置位 ARCHUNKEN。

– 管理者不得在读通道上发出与已置位 ARCHUNKEN 的未完成请求具有相同 ARID 的请求。

– 如果接口上存在 ARIDUNQ，则置位 ARCHUNKEN 时必须置位 ARIDUNQ。

• 如果取消置位 ARCHUNKEN，则对于该事务的所有响应传输，必须取消置位 RCHUNKV。

ARM IHI 0022 · 第 103 页

A5.6. 读数据排序

• 如果 ARCHUNKEN 置位，则对于该事务的各次响应传输，RCHUNKV 可以置位。

• 对于事务的每一次响应传输，RCHUNKV 必须相同。

• 当 RVALID 和 RCHUNKV 置位时，RCHUNKNUM 必须在零到 ARLEN 之间。

• 当 RVALID 和 RCHUNKV 置位时，RCHUNKSTRB 不得为零。

• 当 RVALID 和 RCHUNKV 置位时，无论 RCHUNKNUM 和 RCHUNKSTRB 如何，RLAST 必须仅在该事务的最终响应传输上置位。

• 当 RVALID 置位而 RCHUNKV 取消置位时，RCHUNKNUM 和 RCHUNKSTRB 可以取任意值。

所传输数据块的数量必须与 ARLEN 和 ARSIZE 保持一致，因此无论是否启用分块，一个事务中传输的字节数都相同。请注意，在使用读数据分块时，一个事务的读数据传输次数可能多于 ARLEN 所指示的次数。

对于非对齐事务，地址低于 ARADDR 的数据块不传输，且其 RCHUNKSTRB 必须取消置位。

A5.6.2.3 互操作性

如果管理者支持读数据分块，那么当下游互连和从属者同样支持分块时，它们可以减少自身的缓冲。当互连所连接的组件对分块的支持情况各不相同（混合）时，该互连可以根据所连接组件的能力来驱动 ARCHUNKEN 和 RCHUNKV。

当连接 Read_Data_Chunking 属性取值不同的接口时，适用如下规则，如 表 A5.13 所示。

表 A5.13：Read_Data_Chunking 互操作性

	Subordinate: False	Subordinate: True
	ARCHUNKEN is not present.	Subordinate **ARCHUNKEN** input is tied low.
	RCHUNKV is not present.	Subordinate **RCHUNKV** output is

A5.6.2.4 分块示例

在这些示例中，图中的每一行代表一次传输，阴影单元格表示未被传输的字节。

ARM IHI 0022 · 第 104 页

A5.6. 读数据排序

图 A5.2 展示了一个 256 位宽读数据通道上的事务，其中：

• 地址为 0x00。

• 长度为 2 次传输。

• 大小为 256 位。

• 突发类型为 INCR。

255 128 127 0

1st 传输 0x20 **RCHUNKNUM** = 1; **RCHUNKSTRB** = 0b01; **RLAST** = 0

2nd 传输 0x10 **RCHUNKNUM** = 0; **RCHUNKSTRB** = 0b10; **RLAST** = 0

3rd 传输 0x30 **RCHUNKNUM** = 1; **RCHUNKSTRB** = 0b10; **RLAST** = 0

4th 传输 0x00 **RCHUNKNUM** = 0; **RCHUNKSTRB** = 0b01; **RLAST** = 1

- Addr is `0x00`.
- Length is 2 transfers.
- Size is 256 bits.
- Burst is INCR.



图 A5.2：以 128 位数据块返回读数据的示例

图 A5.3 展示了一个 256 位宽读数据通道上的事务，其中：

• 地址为 0x10。

• 长度为 2 次传输。

• 大小为 256 位。

• 突发类型为 INCR。

255 128 127 0

st 0x10 **RCHUNKNUM** = 0; **RCHUNKSTRB** = 0b10; **RLAST** = 0

1 传输

2 0b11 nd 0x30 0x20 **RCHUNKNUM** = 1; **RCHUNKSTRB** = ; **RLAST** = 1

- Addr is `0x10`.
- Length is 2 transfers.
- Size is 256 bits.
- Burst is INCR.



图 A5.3：非对齐地址以及 128 位与 256 位数据块混合的示例

图 A5.4 展示了一个 128 位宽读数据通道上的事务，其中：

• 地址为 0x10。

• 长度为 4 次传输。

• 大小为 128 位。

• 突发类型为 WRAP。

• 不存在 RCHUNKSTRB。

从属者将起始地址用作提示，先发送 0x10 处的数据块。



图 A5.4：回绕事务示例

ARM IHI 0022 · 第 106 页

原子访问

本章描述单副本原子性与多副本原子性，以及如何执行独占访问和原子事务。

本章包含以下小节：

- A6.1 单副本原子性大小
- A6.2 多副本写原子性
- A6.3 独占访问

• A6.4 原子事务

第 A6 章 原子访问

A6.1. 单副本原子性大小

A6.1 单副本原子性大小

单副本原子性大小是事务以原子方式更新的最小字节数。AXI 协议要求大于单副本原子性大小的事务以至少为单副本原子性大小的块来更新内存。

原子性并不定义数据更新的确切时刻。必须确保的是，任何管理者都无法观察到原子数据的部分更新形式。例如，在许多系统中，诸如链表之类的数据结构由 32 位原子元素组成。对其中的一个元素进行原子更新，要求整个 32 位值同时更新。任何管理者先观察到仅 16 位的更新、随后再观察到另外 16 位的更新，都是不可接受的。

更复杂的系统要求支持更大的原子元素，特别是 64 位原子元素，以便管理者能够使用基于这些更大原子元素的数据结构进行通信。

系统中支持的单副本原子性大小很重要，因为给定通信中涉及的所有组件都必须支持所需的原子元素大小。如果两个管理者通过一个互连和一个从属者进行通信，那么所涉及的所有组件都必须确保所需大小的事务被原子地处理。

AXI 协议并不要求特定的单副本原子性大小，系统可以设计为支持不同的单副本原子性大小。

在 AXI 中，术语单副本原子组描述了一组可以以特定

原子性进行通信的组件。例如，图 A6.1 展示了一个系统，其中：

• CPU、DSP、DRAM 控制器、DMA 控制器、外设、SRAM 存储器及相关互连，

处于一个 32 位单副本原子组中。

• CPU、DSP、DRAM 控制器及相关互连也处于一个 64 位单副本原子组中。



图 A6.1：具有不同单副本原子组的示例系统

事务的原子性保证绝不会强于其起始地址的对齐。例如，处于 64 位单副本原子组中、但未对齐到 8 字节边界的事务，不具有任何 64 位单副本原子性保证。

与事务关联的字节选通不影响单副本原子性大小。

ARM IHI 0022 · 第 108 页

A6.2. 多副本写原子性

A6.2 多副本写原子性

如果满足以下条件，则定义系统为多副本原子的：

• 对同一位置的写操作被所有代理以相同的顺序观察到。

• 对某个位置的写操作如果能被某个代理观察到，那么它就能被所有代理观察到。

为指明某个系统提供多副本原子性，定义了 Multi_Copy_Atomicity 属性。

表 A6.1：Multi_Copy_Atomicity 属性

Multi_Copy_Atomicity	Default	Description
True		Multi_Copy_Atomicity is supported.
False	Y	Multi_Copy_Atomicity is not supported.

多副本原子性可通过以下方式确保：

• 对给定地址使用单一串行化点（Point of Serialization，PoS），从而使对同一位置的所有访问都按序进行。这必须确保在某个位置的新值对任何代理可见之前，该位置的所有一致性缓存副本都已被无效化。

• 避免使用位于任何代理上游的转发缓冲区。这可防止对某个位置的缓冲写操作在对所有代理可见之前就对某些代理可见。

对于本规范的 G 版及更高版本，要求 Multi_Copy_Atomicity 属性为 True。

ARM IHI 0022 · 第 109 页

A6.3. 独占访问

A6.3 独占访问

独占访问机制可以提供信号量类操作，而无需在该操作期间使连接始终专属于某个特定的管理者。

AxLOCK 信号用于指示独占访问，而 BRESP 和 RRESP 信号分别指示独占访问写或读的成功或失败。

表 A6.2：AxLOCK 信号

Name	Width	Default	Description
AWLOCK, ARLOCK	1	0b0	Asserted high to indicate that an exclusive access is required.

Exclusive_Accesses 属性用于定义管理者是否发出独占访问，或者从属者是否支持独占访问：

表 A6.3：Exclusive_Accesses 属性

Exclusive_Accesses	Default	Description
True	Y	Exclusive accesses are supported. AWLOCK and ARLOCK are present on the interface.
False		Exclusive accesses are not supported. AWLOCK and ARLOCK are not present on the interface.

表 A6.4 给出了连接具有不同属性值的管理者组件和从属者组件时适用的指导：

表 A6.4：独占访问互操作性

	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible. **AWLOCK** and **ARLOCK** are tied LOW.
Manager: True	Not compatible. Exclusive accesses will continually fail, but the interface will not deadlock.	Compatible.

A6.3.1 独占访问序列

独占访问序列的机制为：

1. 管理者从某个地址发出独占读请求。

2. 在稍后的某个时刻，管理者通过向同一地址发出独占写请求来尝试完成该独占操作，其所用的 AWID 与

用于该独占读的 ARID 相匹配。

3. 该独占写访问被标示为以下之一：

• 成功，如果在独占读访问之后没有其他管理者写入该位置。在这种情况下，

该独占写会更新内存。

ARM IHI 0022 · 第 110 页

A6.3. 独占访问

• 失败，如果自该独占读访问以来，另一个管理者已写入该位置。在这种情况下，该内存位置不会被更新。

管理者可能不会完成独占操作的写部分。独占访问监控硬件针对每个事务 ID 只监控一个地址。如果管理者未完成独占操作的写部分，则该管理者随后使用相同事务 ID 进行的独占读会更改正在被监控以进行独占访问的地址。

A6.3.2 从管理者角度看独占访问

管理者通过执行独占读来启动独占操作。如果该事务成功，从属者返回 EXOKAY 响应，表明该从属者已记录要监控以进行独占访问的地址。

如果管理者试图从不支持独占访问的从属者执行独占读，该从属者会返回 OKAY 响应而不是 EXOKAY 响应。在这种情况下，读数据是有效的，但该位置未被监控以进行独占性检查。

管理者可以将 OKAY 响应视为一个错误条件，表明不支持该独占访问。建议管理者不要执行此独占操作的写部分。

在独占读之后的某个时刻，管理者尝试对同一位置执行独占写。如果被寻址位置的内容自该独占读以来未被更新，则该独占写操作成功。从属者返回 EXOKAY 响应，并更新该内存位置。

如果被寻址位置的内容自该独占读以来已被更新，则该独占写尝试失败，并且从属者返回 OKAY 响应而不是 EXOKAY 响应。该独占写尝试不会更新该内存位置。

管理者可能不会完成独占操作的写部分。如果发生这种情况，从属者会继续监控该地址以进行独占访问，直到另一次独占读启动新的独占访问序列。

在独占访问序列的读部分完成之前，管理者不得启动该序列的写部分。

A6.3.3 独占访问的限制

以下限制适用于独占访问：

• 独占访问的地址必须对齐到事务中的总字节数，即 Size 与 Length 的乘积。

• 独占访问事务中要传输的字节数必须是 2 的幂，即 1、2、4、 8、16、32、64 或 128 字节。

• 独占访问的 Length 不得超过 16 次传输。

• Domain 不得为 Shareable，参见 A8.3.3 Shareable Domain。

• Opcode 必须为 ReadExclusive 或 WriteExclusive。参见 第 A7 章 请求操作码。

• AWTAGOP 不得为 Match，参见 A12.2 内存标记扩展 (MTE)。

未能遵守这些限制会导致 UNPREDICTABLE 行为。

要使独占序列成功，AxCACHE 值必须适当，以确保读请求和写请求到达独占访问监视器。

独占操作期间要监控的最小字节数是 Size 与 Length 的乘积。

从属者可以监控更多字节，最多 128 个，这是独占访问中的最大字节数。但是，这可能导致本应成功的独占访问被指示为失败，因为相邻字节被更新了。

如果独占序列中的读请求与写请求之间，表 A6.5 中所示的任何信号不同，则即使该位置未被其他代理更新，该独占写也可能失败。

表 A6.5：在独占序列中应保持相同的信号

AxID	AxADDR	AxREGION	AxSUBSYSID	AxDOMAIN
AxLEN	AxSIZE	AxBURST	AxLOCK	AxCACHE[1:0]
AxPROT	AxNSE	AxPAS	AxINST	AxPRIV
AxSNOOP	AxMMUVALID	AxMMUATST	AxMMUFLOW	AxMMUPASUNKNOWN
AxMMUPM	AxMMUSECSID	AxMMUSID	AxMMUSSID	AxMMUSSIDV

A6.3.4 从从属者的角度看独占访问

支持独占访问的从属者必须具有监视硬件。建议此类从属者为每个可访问它且支持独占的管理者 ID 配备一个监视单元。

当从属者收到独占读请求时，它会记录任何独占读操作的地址和 ARID 值。随后它会监视该位置，直到对该位置发生写，或者直到另一个具有相同 ARID 值的独占读将监视器重置为不同的地址。

如果从属者能够成功处理该独占读，它会对每一次读数据传输都以 EXOKAY 响应。

如果从属者无法处理该独占读，它会以一个不是 EXOKAY 的响应进行响应。一个独占读可以有多个响应传输。对于单个事务，不允许混用 OKAY 和 EXOKAY 响应。

当从属者收到具有给定 AWID 值的独占写时，监视器会检查该地址当前是否正以该 AWID 值被监视用于独占访问。如果是，则表明自该独占读访问以来对该位置未发生过写，该独占写继续执行，从而完成此次独占访问。从属者向管理者返回 EXOKAY 响应，并更新所寻址的存储器位置。

如果在独占写时该地址并非以相同的 AWID 值被监视，则表明属于下列情况之一：

- 自该独占读访问以来，该位置已被更新。

- 监视器已被重置到另一个位置。

- 管理者发出的独占读与独占写不具有相同的属性。

如果监视器认为该序列已失败，则独占写必须不更新所寻址的位置，并且从属者必须返回 OKAY 响应而不是 EXOKAY 响应。

如果不支持独占访问的从属者收到独占写，它会以 OKAY 响应进行响应，并且该位置会被更新。

A6.4. 原子事务

A6.4 原子事务

原子事务执行的不仅仅是单次访问，并且具有与该事务相关联的操作。原子事务能够把操作发送到数据处，从而让该操作可以在更靠近数据所在位置的地方执行。原子事务适用于数据与必须执行该操作的代理相距较远的情形。

与使用独占访问相比，这种方法缩短了数据必须对其他代理不可访问的时间长度。

原子事务以原子方式更新整个被写入的位置，而与组件的单拷贝原子性大小无关。

A6.4.1 概述

在原子事务中，管理者发送地址、控制信息和出站数据。从属者发送入站数据（AtomicStore 除外）和响应。本规范支持四种形式的原子事务：

AtomicStore

- 管理者发送单个数据值，并附带地址和要执行的原子操作。
- 从属者以发送的数据和所寻址位置处的值作为操作数来执行该操作。
- 结果存储在地址位置中。
- 返回单个不带数据的响应。
- 出站数据大小为 1、2、4 或 8 字节。

AtomicLoad

- 管理者发送单个数据值，并附带地址和要执行的原子操作。
- 从属者返回所寻址位置处的原始数据值。
- 从属者以发送的数据和所寻址位置处的值作为操作数来执行该操作。
- 结果存储在地址位置中。
- 出站数据大小为 1、2、4 或 8 字节。
- 入站数据大小与出站数据大小相同。

AtomicSwap

• 管理者发送单个数据值，并附带地址。

• 从属者用事务中提供的数据值交换所寻址位置处的值。

• 从属者返回所寻址位置处的原始数据值。

• 出站数据大小为 1、2、4 或 8 字节。

• 入站数据大小与出站数据大小相同。

ARM IHI 0022 · 第 113 页

A6.4. 原子事务

AtomicCompare

• 管理者向被寻址的位置发送两个数据值：比较值和交换值。比较值和交换值的大小相等。

• 从属者将所寻址位置处的数据值与比较值进行比较：

– 如果这些值匹配，则将交换值写入所寻址的位置。

– 如果这些值不匹配，则交换值不会被写入所寻址的位置。

• 从属者返回所寻址位置处的原始数据值。

• 出站数据大小为 2、4、8、16 或 32 字节。

• 入站数据大小为出站数据大小的一半，因为出站数据同时包含比较值和交换值，而入站数据仅包含原始数据值。

A6.4.2 原子事务操作

本规范支持八种可用于 AtomicStore 和 AtomicLoad 事务的不同操作，如表 A6.6.所示。

表 A6.6：原子事务运算符

Operator	Description
ADD	The value in memory is added to the sent data and the result stored in memory.
CLR	Every set bit in the sent data clears the corresponding bit of the data in memory.
EOR	Bitwise exclusive OR of the sent data and value in memory.
SET	Every set bit in the sent data sets the corresponding bit of the data in memory.
SMAX	The value stored in memory is the maximum of the existing value and sent data. This operation assumes signed data.
SMIN	The value stored in memory is the minimum of the existing value and sent data. This operation assumes signed data.
UMAX	The value stored in memory is the maximum of the existing value and sent data. This operation assumes unsigned data.
UMIN	The value stored in memory is the minimum of the existing value and sent data. This operation assumes unsigned data.

A6.4.3 原子事务属性

原子事务的规则如下：

• AWLEN 和 AWSIZE 指定事务中写数据的字节数。对于 AtomicCompare，字节数必须同时包含比较值和交换值。

• 如果 AWLEN 指示的事务长度大于 1，则要求 AWSIZE 为整个数据通道宽度。

• 不在由 AWADDR 和 AWSIZE 所指定的数据窗口内的写选通必须取消置位。

• 数据窗口内的写选通必须置位。

• 所有原子事务都被视为 Regular。

对于 AtomicStore、AtomicLoad 和 AtomicSwap

• 写数据为 1、2、4 或 8 字节，读数据相应地分别为 1、2、4 或 8 字节。

• AWADDR 必须对齐到写数据总大小。

• AWBURST 必须为 INCR。

对于 AtomicCompare

• 写数据为 2、4、8、16 或 32 字节，读数据为 1、2、4、8 或 16 字节。

• AWADDR 必须对齐到写数据总大小的一半。

• 如果 AWADDR 指向事务的下半部分：

– 先发送比较值。比较值位于单次传输事务的低位字节中，

或位于多次传输事务的前几次传输中。

– AWBURST 必须为 INCR。

• 如果 AWADDR 指向事务的上半部分：

– 先发送交换值。交换值位于单次传输事务的低位字节中，或位于

多次传输事务的前几次传输中。

– AWBURST 必须为 WRAP。

• 对于 WRAP 类型的事务，对通常规则有以下放宽：

– 允许 Length 为 1。

– AWADDR 不要求对齐到传输大小。

– 属性 Wrap_CLS_Modifiable 不影响 AtomicCompare。更多信息请参见 A3.1.4 回绕地址

(WRAP)。

具有 64 位数据通道的 AtomicCompare 事务示例见 图 A6.2

AWADDRAWSIZEAWLENAWBURST 7 6 5 4 3 2 1 0

0x00 1 (2B) 0 INCR - - - - - -S C

0x01 1 (2B) 0 WRAP – - - - -C S

0x04 2 (4B) 0 INCR S S C C- - - -



图 A6.2：展示 AtomicCompare 的比较值与交换值位置的示例

请注意，在最后两个示例中，比较值和交换值的发送顺序不同。

A6.4.4 原子事务的 ID 使用

原子事务使用单个 AXI ID。请求、写响应和读数据使用同一个 AXI ID。这一要求意味着管理者只能使用能够在 AWID 和 RID 信号上都给出的 ID 值。

对于原子事务，ID 必须在未完成事务中唯一，这意味着：

- 只有在写通道上没有使用相同 ID 值的未完成事务时，才能发出 AtomicStore 请求。
- 管理者不得在写通道上发出 ID 值与未完成的 AtomicStore 请求相同的请求。

• 只有在读通道或写通道上没有使用相同 ID 值的未完成事务时，才能发出 AtomicLoad、AtomicSwap 或 AtomicCompare 请求。

• 管理者不得在读通道或写通道上发出 ID 值与未完成的 AtomicLoad、AtomicSwap 或 AtomicCompare 请求相同的请求。

• 对于使用读数据通道的原子事务，如果接口包含唯一 ID 信号，则若 AWIDUNQ 被置位，RIDUNQ 必须置位。更多详细信息请参见 A5.2 唯一 ID 指示符。

这些规则确保原子事务与其他事务之间不存在排序要求。

ARM IHI 0022 · 第 116 页

A6.4. 原子事务

A6.4.5 原子事务的请求属性限制

对于原子事务，请求属性适用以下限制：

• AWCACHE 和 AWDOMAIN 允许为对该接口类型有效的任意组合。参见 表

A8.7.

• AWSNOOP 必须设置为全零。如果 AWSNOOP 为任何其他值，则 AWATOP 必须为全零。

• AWLOCK 必须取消置位，即不得为独占访问。

A6.4.6 原子事务的信号传输

为支持原子事务，接口中新增了 AWATOP。

表 A6.7：AWATOP 信号

Name	Width	Default	Description
AWATOP	6	0x00	Indicates the type and endianness of an atomic transaction.

AWATOP 的编码如 表 A6.8 和 表 A6.9 所示。

表 A6.8：AWATOP 编码

AWATOP[5:0]	Description
0b000000	Non-atomic operation
0b01exxx	AtomicStore
0b10exxx	AtomicLoad
0b110000	AtomicSwap
0b110001	AtomicCompare

对于 AtomicStore 和 AtomicLoad 事务，AWATOP[3] 指示原子操作所要求的字节序：

• 取消置位时，该位表示操作为小端。

• 置位时，该位表示操作为大端。

AWATOP[3] 的值仅适用于算术运算，对于按位逻辑运算将被忽略。

对于 AtomicStore 和 AtomicLoad 事务，表 A6.9 给出了低阶 AWATOP[2:0] 信号上各操作的编码。

表 A6.9：低阶 AWATOP[2:0] 编码

AWATOP[2:0]	Operation	Description
0b000	ADD	Add
0b001	CLR	Bit clear
0b010	EOR	Exclusive OR
0b011	SET	Bit set
0b100	SMAX	Signed maximum
0b101	SMIN	Signed minimum
0b110	UMAX	Unsigned maximum
0b111	UMIN	Unsigned minimum

A6.4.7 事务结构

对于 AtomicLoad、AtomicSwap 和 AtomicCompare 事务，其事务结构如下：

• 请求在 AW 通道上发出。

• 相关的事务数据在 W 通道上发送。

• W 通道上所需的写数据传输次数由 AWLEN 信号决定。

• 原子事务请求与原子事务写数据之间的相对时序未作规定。

• 从属者使用 R 通道返回原始数据值。

• 读数据传输次数由 AWLEN 和 AWATOP 信号共同决定。对于

AtomicCompare 操作，如果 AWLEN 指示的事务长度大于 1，则读数据传输次数为 AWLEN 所指定次数的一半。

• 允许从属者在发送读数据之前等待所有写数据。管理者必须能够

在不接收任何读数据的情况下发送所有写数据。

• 允许从属者在接受任何写数据之前发送所有读数据。管理者必须能够

在任何写数据均未被接受的情况下接受所有读数据。

• 在 B 通道上返回单个写响应。从属者只有在收到所有写数据传输且原子事务的结果可观测之后，

才能给出该写响应。

AtomicLoad、AtomicSwap 和 AtomicCompare 事务中涉及的传输如图 图 A6.3. 所示。



图 A6.3：AtomicLoad、AtomicSwap 或 AtomicCompare 事务

ARM IHI 0022 · 第 118 页

A6.4. 原子事务

对于 AtomicStore 事务，其事务结构如下：

• 请求在 AW 通道上发出。

• 相关的事务数据在 W 通道上发送。

• W 通道上所需的写数据传输次数由 AWLEN 信号决定。

• 原子事务请求与原子事务写数据之间的相对时序未作规定。

• 在 B 通道上返回单个写响应。从属者只有在收到所有写数据传输且原子事务的结果可观测之后，

才能给出该写响应。

AtomicStore 事务中涉及的传输如图 图 A6.4. 所示。



图 A6.4：AtomicStore 事务

A6.4.8 响应信号

对原子事务的写响应指示该事务对所有必需的观察者可见。

包含读响应的原子事务，从接收到第一个读数据项的时刻起，即对所有必需的观察者可见。

允许管理者使用读响应或写响应作为事务对所有必需的观察者可见的指示。

不存在与该操作相关联的错误概念，例如溢出。对于所有输入组合，操作都有完整的定义。

对于像 AtomicCompare 这样具有多种结果的事务，不提供关于事务结果的任何指示。要确定 Compare and Swap 指令是否更新了内存位置，必须检查作为事务一部分返回的原始数据值。

当原子事务到达不支持原子事务的组件时，允许对该原子事务给出错误响应。

对于 AtomicLoad、AtomicSwap 和 AtomicCompare 事务：

• 从属者必须发送正确数量的读数据传输，即使写响应是 DECERR 或

SLVERR。

• 管理者可以忽略写响应，只使用随读数据一起给出的响应。

• 如果事务的写部分存在错误，强烈建议在读响应和写响应上都发出 DECERR 或

SLVERR 响应，以免被管理者遗漏。

• 如果写出现错误而读没有错误，则忽略写响应的管理者必须再次读取该

位置，以确定它是否已被更新。

ARM IHI 0022 · 第 119 页

A6.4. 原子事务

A6.4.9 原子事务的依赖关系

对于 AtomicLoad、AtomicSwap 和 AtomicCompare 事务，图 A6.5 给出了下列原子事务握手信号的依赖关系：

• 管理者不得在置位 AWVALID 或 WVALID 之前等待从属者置位 AWREADY 或 WREADY。

• 从属者可以在置位 AWREADY 之前等待 AWVALID 或 WVALID，或同时等待两者。

• 从属者可以在 AWVALID 或 WVALID（或两者）置位之前就置位 AWREADY。

• 从属者可以在置位 WREADY 之前等待 AWVALID 或 WVALID，或同时等待两者。

• 从属者可以在 AWVALID 或 WVALID（或两者）置位之前就置位 WREADY。

• 从属者必须在 AWVALID、AWREADY、WVALID 和 WREADY 均已置位之后，才能置位 BVALID。

• 从属者还必须等到 WLAST 置位之后才能置位 BVALID，因为写响应 BRESP 必须只在写事务的最后一个数据传输之后才发出。

• 从属者不得在置位 BVALID 之前等待管理者置位 BREADY。

• 管理者可以在置位 BREADY 之前等待 BVALID。

• 管理者可以在 BVALID 置位之前就置位 BREADY。

• 从属者必须在 AWVALID 和 AWREADY 均已置位之后，才能置位 RVALID 以指示有效数据可用。

• 从属者不得在置位 RVALID 之前等待管理者置位 RREADY。

• 管理者可以在置位 RREADY 之前等待 RVALID 置位。

• 管理者可以在 RVALID 置位之前就置位 RREADY。

• 管理者不得在置位 WVALID 之前等待从属者置位 RVALID。

• 对于所有写数据传输，从属者可以在置位 RVALID 之前等待 WVALID 置位。

• 管理者可以在 RVALID 置位之前就置位 WVALID。

在 图 A6.5 所示的依赖关系图中：

• 单箭头指向的信号，可以在箭头起始端信号之前或之后置位。

• 双箭头指向的信号，必须仅在箭头起始端信号置位之后才可置位。

ARM IHI 0022 · 第 120 页



图 A6.5：原子事务握手依赖关系

A6.4.10 对原子事务的支持

Atomic_Transactions 属性用于指示组件是否支持原子事务。

表 A6.10：Atomic_Transactions 属性

Atomic_Transactions	Default	Description
True		Atomic Transactions are supported.
False	Y	Atomic Transactions are not supported.

在某些实现中，这将是固定的接口属性，其他实现可能会允许在设计时设置该属性。

如果从属者或互连组件声明它支持原子事务，那么它必须支持所有操作类型、大小和端序。

管理者支持

支持原子事务的管理者组件还可以包含一种机制来抑制原子事务的生成，以确保在不支持原子事务的系统中的兼容性。

规范中规定了一个可选的 BROADCASTATOMIC 引脚。当该引脚存在且被取消置位时，管理者不会发出原子事务。

表 A6.11：BROADCASTATOMIC tie-off 输入

Name	Width	Default	Description
BROADCASTATOMIC	1	`0b1`	Manager tie-off input, used to control the issuing of Atomic transactions from an interface.

从属者支持

从属者组件对原子事务的支持是可选的。

如果从属者组件仅对特定内存类型或特定地址区域支持原子事务，那么该从属者必须对其不支持的原子事务给出适当的错误响应。

A6.4. 原子事务

互连支持

互连对原子事务的支持是可选的。

如果互连不支持原子事务，则所有连接的管理者组件都必须配置为不生成原子事务。

在支持原子事务的互连内，可以在任意位置支持原子事务，包括将原子事务向下游传递到从属者组件。

并不要求每个地址位置都支持原子事务。如果某个给定地址位置不支持原子事务，则可以为该事务给出相应的错误响应。

参见 A3.3 事务响应。

对于 Device 事务，原子事务必须传递到端点从属者。如果该从属者被配置为指示其不支持原子事务，则互连必须为该事务给出错误响应。原子事务不得传递到不支持原子事务的组件。

对于可缓存事务，互连可以：

• 在互连内部执行原子操作。此方法要求互连执行

适当的读、写和侦听事务以完成该操作。

• 如果相应的端点从属者被配置为指示其确实支持原子操作，则

互连可以将原子操作传递给该从属者。

ARM IHI 0022 · 第 122 页

请求操作码

请求操作码用于指示请求的功能，以及从属者必须如何处理该请求。

本章汇总了所有可用的操作码，并在各表格中提供了指向其工作方式详细说明的链接。

本章包含以下小节：

• A7.1 操作码信号

• A7.2 AWSNOOP 编码

• A7.3 ARSNOOP 编码

ARM IHI 0022 · 第 123 页

第 A7 章 请求操作码

A7.1. 操作码信号传输

A7.1 操作码信号传输

请求操作码通过 AWSNOOP 和 ARSNOOP 信号传送。

表 A7.1：AxSNOOP 信号

Name	Width	Default	Description
AWSNOOP	AWSNOOP_WIDTH	0x00 (WriteNoSnoop / WriteUniquePtl / Atomic / WriteExclusive / WriteACT)	Opcode for requests using the write channels.
ARSNOOP	ARSNOOP_WIDTH	0x0 (ReadNoSnoop / ReadOnce / ReadExclusive / ReadACT)	Opcode for requests using the read channels.

WriteNoSnoop、WriteUniquePtl、ReadNoSnoop 和 ReadOnce 是默认操作码，用于通用请求。

AxSNOOP 宽度属性定义于 表 A7.2. 中。

表 A7.2：AxSNOOP 宽度属性

Name	Values	Default	Description
AWSNOOP_WIDTH	0, 4, 5	4	Width of AWSNOOP in bits.
ARSNOOP_WIDTH	0, 4	4	Width of ARSNOOP in bits.

如果以下任一属性不为 False，则 AWSNOOP_WIDTH 必须为 5：

- WriteDeferrable_Transaction
- UnstashTranslation_Transaction
- InvalidateHint_Transaction

如果以下任一属性不为 False，则 AWSNOOP_WIDTH 必须为 4 或 5：

- Shareable_Cache_Support
- WriteNoSnoopFull_Transaction
- CMO_On_Write
- WriteZero_Transaction
- Cache_Stash_Transactions

• Untranslated_Transactions

• Prefetch_Transaction

如果以下任一属性不为 False，则 ARSNOOP_WIDTH 必须为 4：

• Shareable_Cache_Support

• DeAllocation_Transactions

ARM IHI 0022 · 第 124 页

A7.1. 操作码信令

• CMO_On_Read

• DVM_Message_Support

接口未驱动的任何 AxSNOOP 位都假定为 LOW。

如果管理者只使用 AWSNOOP 为 LOW 的操作码，则可以将 AWSNOOP_WIDTH 设为 0，这样其接口将不输出 AWSNOOP。所连接的从属者必须将其 AWSNOOP 输入接为 LOW。

如果管理者只使用 ARSNOOP 为 LOW 的操作码，则可以将 ARSNOOP_WIDTH 设为 0，这样其接口将不输出 ARSNOOP。所连接的从属者必须将其 ARSNOOP 输入接为 LOW。

ARM IHI 0022 · 第 125 页

A7.2. AWSNOOP 编码

A7.2 AWSNOOP 编码

AWSNOOP 的编码如 表 A7.3. 所示。某些操作码取决于请求的域。使能列列出了用于确定是否允许管理者接口使用该操作码、以及从属者接口是否支持该操作码的属性表达式。

未列出的 AWSNOOP 与 AWDOMAIN 组合是非法的。

表 A7.3：AWSNOOP 编码

AWSNOOP	AWDOMAIN[1]	Opcode	Enable	Description
	NSH, SYS	WriteNoSnoop	-	Write to a Non-shareable or System location

Table A7.3 – *Continued from previous page*

AWSNOOP	AWDOMAIN[1]	Opcode	Enable	Description
0b01000	SH	WriteUniquePtlStash	Shareable_Transactions and Cache_Stash_Transactions	Write to a Shareable location with an indication that the data should be allocated into a cache. Cache line sized or smaller.
0b01001	SH	WriteUniqueFullStash	Shareable_Transactions and Cache_Stash_Transactions	Cache line sized and Regular write to a Shareable location with an indication that the data should be allocated into a cache.
0b01010	NSH, SH	WritePtlCMO	Write_Plus_CMO	Write where any cached copies of the line must be cleaned and/or invalidated according to the AWCMO signal. Cache line sized or smaller.
0b01011	NSH, SH	WriteFullCMO	Write_Plus_CMO	Cache line sized and Regular write where any cached copies of the line must be cleaned and/or invalidated according to the AWCMO signal.
0b01100	NSH, SH	StashOnceShared	Cache_Stash_Transactions	A data-less request which indicates that a cache line should be fetched into a cache. Other copies of the line are not required to be invalidated. Cache line sized and Regular.
0b01101	NSH, SH	StashOnceUnique	Cache_Stash_Transactions	A data-less request which indicates that a cache line should be fetched into a cache. It is recommended that all other copies are invalidated. Cache line sized and Regular.
0b01110	NSH, SH, SYS	StashTranslation	Untranslated_Transactions and Cache_Stash_Transactions	A data-less request which indicates that a translation should be cached in an MMU.
0b01111	NSH, SH	Prefetch	Prefetch_Transaction	A data-less request which indicates that a Manager might read the addressed cache line at a later time. Cache line sized and Regular.
0b10000	SYS	WriteDeferrable	WriteDeferrable_Transaction	A 64-byte atomic write where the Subordinate can give a DEFER or UNSUPPORTED response.
0b10001	NSH, SH, SYS	UnstashTranslation	UnstashTranslation_Transaction	A data-less request which is a hint that a translation is not likely to be used again.

Continued on next page

表 A7.3（第 127 页续）
ARM IHI 0022 · 第 127 页

Table A7.3 – *Continued from previous page*

AWSNOOP	AWDOMAIN[1]	Opcode	Enable	Description
0b10010	NSH, SH	InvalidateHint	InvalidateHint_Transaction	A data-less request which indicates that a cache line is no longer required and can be invalidated. A write-back is permitted but not required. Cache line sized and Regular.
0b10011 to 0b11111	-	RESERVED	-	-

表 A7.3（第 128 页续）
1 NSH 表示非可共享（0b00），SH 表示可共享（0b01 或 0b10），SYS 表示系统（0b11）。

ARM IHI 0022 · 第 128 页

A7.3. ARSNOOP 编码

A7.3 ARSNOOP 编码

ARSNOOP 的编码如 表 A7.4. 所示。某些操作码取决于请求的域。使能列列出了用于确定是否允许管理者接口使用该操作码、以及从属者接口是否支持该操作码的属性表达式。

未列出的 ARSNOOP 与 ARDOMAIN 组合是非法的。

表 A7.4：ARSNOOP 编码

ARSNOOP	ARDOMAIN[1]	Opcode	Enable	Description
0b0000	NSH, SYS	ReadNoSnoop	-	Read from a Non-shareable or System location.
	SH	ReadOnce	Shareable_Transactions	Read from a Shareable location which the Manager will not cache.
	NSH, SYS	ReadExclusive	Exclusive_Accesses	Exclusive read access, indicated by ARLOCK asserted.
	SYS	ReadACT	ACT_Support	ACT read access, indicated by ARACTV asserted.
0b0001	SH	ReadShared	Shareable_Transactions and Shareable_Cache_Support	Cache line sized and Regular read from a Shareable location which the Manager might cache. Data can be Dirty.
0b0010	SH	ReadClean	Shareable_Transactions and Shareable_Cache_Support	Cache line sized and Regular read from Shareable location which the Manager might cache. Data must not be Dirty.
0b0011	-	RESERVED	-	-
0b0100	SH	ReadOnceCleanInvalid	Shareable_Transactions and DeAllocation_Transactions	Read from a Shareable location which the Manager will not cache. Cached copies are recommended to be cleaned and invalidated. Cache line sized or smaller.
0b0101	SH	ReadOnceMakeInvalid	Shareable_Transactions and DeAllocation_Transactions	Read from a Shareable location which the Manager will not cache. Cached copies are recommended to be invalidated without a write-back. Cache line sized or smaller.
0b0110	-	RESERVED	-	-
0b0111	-	RESERVED	-	-
0b1000	NSH, SH	CleanShared	CMO_On_Read	A request to clean all copies of a cache line. Cache line sized and Regular.

Continued on next page

Table A7.4 – *Continued from previous page*

ARSNOOP	ARDOMAIN[1]	Opcode	Enable	Description
0b1001	NSH, SH	CleanInvalid	CMO_On_Read	A request to clean and invalidate all copies of a cache line. Cache line sized and Regular.
0b1010	NSH, SH	CleanSharedPersist	CMO_On_Read and Persist_CMO	A request to clean all copies of a cache line. Cleaned data must pass the Point of Persistence or Point of Deep Persistence. Cache line sized and Regular.
0b1011	-	RESERVED	-	-
0b1100	-	RESERVED	-	-
0b1101	NSH, SH	MakeInvalid	CMO_On_Read	A request to clean and invalidate all copies of a cache line. Dirty data is not required to be written to memory. Cache line sized and Regular.
0b1110	SH	DVM Complete	DVM_Message_Support	Indicates completion of a DVM synchronization message.
0b1111	-	RESERVED	-	-

ARM IHI 0022 · 第 129 页

1 NSH 表示不可共享（Non-shareable）（0b00），SH 表示可共享（Shareable）（0b01 或 0b10），SYS 表示系统（System）（0b11）。

ARM IHI 0022 · 第 130 页

缓存

本章介绍 AXI 协议中的缓存。

包含以下小节：

- A8.1 AXI 中的缓存
- A8.2 缓存行大小
- A8.3 缓存一致性与域
- A8.4 I/O 一致性
- A8.5 可共享行的缓存

• A8.6 预取事务

• A8.7 缓存暂存

• A8.8 解除分配的读事务

• A8.9 无效化提示

ARM IHI 0022 · 第 131 页

第 A8 章 缓存

A8.1. AXI 中的缓存

A8.1 AXI 中的缓存

在本规范中，术语缓存（cache）用于指代任何存储结构，包括缓存、缓冲区或其他中间存储元件。数据可以在系统中的各个位置被缓存。一个示例拓扑

如 图 A8.1. 所示。在该示例中，有一个对所有代理都可见的系统缓存、对所有一致性代理可见的本地 Shareable 缓存，以及对单个代理可见的本地 Non-shareable 缓存。

完全一致性代理使用带数据侦听的硬件一致性来保持其缓存一致。这些代理

通常使用 AMBA CHI 接口 [5]

I/O 一致性代理可以与完全一致性代理共享数据，但任何本地缓存在它们中的数据都必须手动维护以确保一致性。

非一致性代理对任何与其他代理共享且在本地缓存的数据，必须使用手动缓存维护。

完全一致性代理 完全一致性代理 I/O 一致性代理 非一致性代理

CHI AXI CHI

Shareable 缓存 Shareable 缓存 AXI Non-shareable

缓存



图 A8.1：示例系统拓扑，展示可能的缓存位置和类型

ARM IHI 0022 · 第 132 页

A8.2. 缓存行大小

A8.2 缓存行大小

缓存行定义为按字节顺序寻址的存储器位置的一份缓存副本，其中首个地址对齐到缓存行的总大小。采用缓存共享的系统必须具有统一的缓存行大小。某些事务仅对整条缓存行进行操作，因此其大小必须为缓存行大小。

缓存行大小在设计时固定，并通过 Cache_Line_Size 属性定义。

名称 取值 默认值 描述

Cache_Line_Size 16, 32, 64, 128, 256, 512, 1024, 2048 64 缓存行大小，以字节为单位。

对于任何承载缓存行大小事务的接口，其数据宽度必须足够宽，以使用 16 次传输或更少次数来传输一条缓存行。

为与 AMBA CHI 兼容，缓存行大小必须为 64 字节。

事务必须为缓存行大小且为 Regular 的操作码如 表 A8.2 所示。有关 Regular 事务的更多

信息，请参见 A3.1.8 Regular transactions.

表 A8.2：必须为缓存行大小且为 Regular 的操作码

Transactions on the read channels	Transactions on the write channels
ReadShared	WriteNoSnoopFull
ReadClean	WriteUniqueFull
CleanShared	WriteBackFull
CleanInvalid	WriteEvictFull
MakeInvalid	CMO
CleanSharedPersist	WriteZero
ReadNoSnoop with MTE Fetch	WriteUniqueFullStash
	WriteFullCMO
	StashOnceShared
	StashOnceUnique
	Prefetch
	InvalidateHint

缓存行大小的事务具有以下约束：

• Size x Length 必须等于缓存行大小。

• 带写数据的事务必须在缓存行容器内将所有字节选通置位。

A8.3 缓存一致性与域

当多个管理者共享数据时，来自这些管理者的写操作必须是一致的。这意味着两个管理者对同一地址位置的写操作，在所有参与的管理者看来，其可观测顺序是相同的。

如果系统中包含缓存，则必须采取措施确保缓存中的值不会变旧。

在 AMBA 中，可以通过三种方式实现这一点：

• 使用不可缓存事务。

• 采用手动缓存维护的软件一致性。

• 采用侦听和自动缓存维护的硬件一致性。

AXI 通过为每个地址位置赋予一个域来支持这些方式，该域可以是 System、Non-shareable 或 Shareable。必须有关于以下内容的一致定义：

• 哪些地址位置属于各个域。

• 某个地址位置被赋予哪个域。

A8.3.1 系统域

系统域中的地址位置必须对所有能够访问它们的管理者可见。这是通过确保所有系统域请求都是不可缓存的、因而不会存储在任何本地缓存中来实现的。使用系统域可使一致性变得简单，但通常性能不高。

对 Device 类型内存的请求要求使用系统域。

A8.3.2 不可共享域

不可共享域中的地址位置不要求对其他管理者可见。对不可共享位置的事务不需要触发硬件一致性机制来确保可见性。

如果要在管理者之间共享不可共享数据，则必须发出称为缓存维护操作（CMO）的事务，在读取数据之前将数据从任何本地缓存中清理（clean）并使无效（invalidate）。

更多细节请参见 第 A9 章 缓存维护。

使用 CMO 进行数据共享称为软件一致性，如果管理者之间的共享行为是已知的，这种方法可以很高效。例如，存在由某个代理写入、随后由另一个代理读取的可预测数据集。这种方法的主要缺点是它依赖于软件的正确性。软件中的一致性缺陷很容易引入，且难以调试。

为避免一致性丧失，在缓存不可共享缓存行时有一些规则：

• 不允许对 Clean 不可共享数据进行驱逐和写回。这是为了避免 Clean 行

覆盖下游缓存中由另一管理者写入的 Dirty 行。

• 不允许在从不可共享缓存行读取时将一个缓存中的 Dirty 数据传递给另一个缓存。该

缓存行必须作为 Clean 传递，且写回该缓存行的责任仍属于下游缓存。这避免了该缓存行后续的写回覆盖另一管理者更晚的更新。

A8.3.3 可共享域

可共享域中的地址位置必须对所有同样将这些位置标记为 Shareable 的其他管理者可见。带有 Shareable 属性的请求必须侦听本地缓存，并在可能包含来自其他管理者的可共享数据的缓存中进行查找。

AXI 组件可能需要支持可共享域的原因有两个：实现 I/O 一致性，以及支持可共享缓存行在上游缓存和下游缓存之间移动。

这些情况在 A8.4 I/O 一致性 和 A8.5 缓存可共享缓存行. 中介绍。

可共享域中的请求可以使用 INCR 或 WRAP 的突发类型，但不能使用 FIXED。

A8.3.4 域信号

域信号是可选的；如果某个接口没有域信号，则假定不可缓存请求位于系统域中，而可缓存请求位于不可共享域中。

如果要求某个组件支持可共享域，则该组件必须包含域信号。

Shareable_Transactions 属性用于描述某个接口是否支持可共享域，从而是否具有域信号。

表 A8.3：Shareable_Transactions 属性

Shareable_Transactions	Default	Description
True		Shareable domain supported, AxDOMAIN signals are on the interface.
False	Y	Shareable domain not supported, AxDOMAIN signals are not on the interface.

当 Shareable_Transactions 为 True 时，接口上包含以下信号。

表 A8.4：AxDOMAIN 信号

Name	Width	Default	Description
AWDOMAIN, ARDOMAIN	2	-	Shareability domain of a request.

Shareable_Transactions 按 表 A8.5. 所示在 AxDOMAIN 信号上编码。

表 A8.5：AxDOMAIN 编码

AxDOMAIN	Label	Meaning
0b00	Non-shareable	Non-shareable domain
0b01	Shareable	Shareable domain
0b10	Shareable	Shareable domain
0b11	System	System domain

如果不存在 AxDOMAIN 信号：

• 假定不可缓存请求位于系统域中。

• 假定可缓存请求位于可共享域中。

在本规范的先前版本中，0b01 和 0b10 的 AxDOMAIN 值分别表示内部可共享和外部可共享。在本版本中，建议使用 0b10 表示可共享域。

有关连接 Shareable_Transactions 取值不同的管理者接口和从属者接口的指导

如 表 A8.6. 所示。

表 A8.6：Shareable_Transactions 互操作性

	Subordinate: False	**Subordinate: True**
Manager: False	Compatible.	Compatible if logic is added to generate default **AxDOMAIN** values from **AxCACHE**.
Manager: True	Compatible. **AxDOMAIN** outputs are unconnected.	Compatible.

A8.3.5 域一致性

一个地址位置可以被一个代理标记为可共享，而被另一个代理标记为不可共享。为避免一致性丢失，作为不可共享而缓存的数据，在被将该位置标记为可共享的代理访问之前，必须使用 CMO 使其可见。

A8.3.6 域与内存类型

域与内存类型的组合决定了为完成事务必须访问哪些缓存。

内存类型与域的合法组合如 表 A8.7. 所示。该表还指出了处理请求时必须访问哪些缓存。

• 对等缓存是指使用侦听请求访问的缓存，这需要诸如 AMBA CHI [5] 这样的一致性协议。

• 内联缓存是指请求在前往内存的过程中所经过的缓存。

表 A8.7：内存类型与域的合法组合

Memory type	Domain	Caches accessed
Device (AxCACHE[3:1] == 0b000)	System	None
Normal Non-cacheable (AxCACHE[3:1] == 0b001)	Non-shareable	None
	Shareable	Peer caches
	System (recommended)	None
Normal Cacheable (AxCACHE[3:2] != 0b00)	Non-shareable	Inline caches
	Shareable	Inline and peer caches

请注意，Normal 非可缓存 可共享是允许的，但并非预期情况。某些实现可能不会针对非可缓存访问在对等缓存中进行查找。

A8.4 I/O 一致性

I/O 一致性管理者可以借助一致性互连在可共享域中读写数据，但它不能被侦听，因此它不得缓存可共享数据。AXI 不支持数据侦听，因此一致性互连通常基于 AMBA CHI 协议 [5]，并使用 AXI 接口来连接 I/O 一致性管理者。



图 A8.2：I/O 一致性的使用示例

当 I/O 一致性管理者发出可共享读请求时，一致性互连会尝试通过侦听相应的一致性缓存并检查其缓存中的可共享行来找到数据。如果找不到该数据，则向下游存储器发送请求。当数据返回时，不得由 I/O 一致性管理者缓存，因为该数据可能变得陈旧。

当 I/O 一致性管理者发出可共享写请求（WriteUniquePtl 或 WriteUniqueFull）时，一致性互连会向一致性缓存发出清理和失效请求，以确保不存在本地副本。随后它把数据写入缓存或写入存储器。对于部分缓存行写，在一致性缓存中找到的任何脏数据都可以与该写进行合并。

对于 I/O 一致性接口，Shareable_Cache_Support 属性必须为 False。

ARM IHI 0022 · 第 137 页

A8.5. 缓存可共享行

A8.5 缓存可共享行

位于一致性互连下游的基于 AXI 的缓存，可以选择除不可共享缓存行之外还存储可共享行。这具有以下优点：

• 可共享行的干净逐出可以被缓存，但不得写回内存。

• 来自可共享行的脏数据可以被传递到上游的可共享缓存。

为实现这一点，需要额外的操作码和响应。如果该缓存还存储来自不可共享域的行，则它还必须跟踪哪些行是可共享的。在这种情况下，一个有效的缓存行可以处于四种状态之一：

• 干净

• 脏

• 可共享干净

• 可共享脏

关于哪些操作码可以命中哪些缓存行的规则，如 表 A8.8. 所示。

表 A8.8：缓存可共享行的规则

Opcode	Domain	Cache state			
		Clean	Dirty	Shareable Clean	Shareable Dirty
Read*	Non-shareable	Permitted to hit	Permitted to hit	Must not hit	Permitted to hi
	Shareable	Permitted to hit	Must hit	Permitted to hit	Must hit[2]
Write*	Non-shareable	Must hit	Must hit	Must not hit	Permitted to hi
	Shareable	Must hit	Must hit	Must hit	Must hit
CleanShared*	Non-shareable	Permitted to hit	Must hit	Permitted to hit	Permitted to hi
	Shareable	Permitted to hit	Must hit	Permitted to hit	Must hit
CleanInvalid* / MakeInvalid	Non-shareable	Must hit	Must hit	Permitted to hit[3]	Permitted to hi
	Shareable	Must hit	Must hit	Must hit	Must hit
InvalidateHint / Prefetch	Non-shareable	Permitted to hit	Permitted to hit	Permitted to hit	Permitted to h
	Shareable	Permitted to hit	Permitted to hit	Permitted to hit	Permitted to h
StashOnce*	Non-shareable	Permitted to hit	Permitted to hit	Must not hit	Permitted to h
	Shareable	Permitted to hit	Permitted to hit	Permitted to hit	Permitted to h

∗ 包括该操作码的所有变体。

1 该行不得再被标记为可共享。

2 如果请求为 ReadShared，则脏数据可以向上一级提供。

3 如果 RME_Support 为 True，则必须命中。

如果所连接的 CPU 使用外层可缓存模式，则在页表中标记为内层不可缓存、外层可缓存的事务将不会使用可共享的读事务和写事务，并且预期不会将缓存行分配为可共享。

ARM IHI 0022 · 第 138 页

A8.5. 缓存可共享行

A8.5.1 用于读和写完整缓存行的操作码

以下操作码可用于读和写完整缓存行的数据。

使用这些操作码的事务必须为 Modifiable（可修改）、缓存行大小且为 Regular（常规）。参见 A4.2.2 可修改

事务， A8.2 缓存行大小 和 A3.1.8 常规事务。

对于写事务，所有写选通都必须置位。

ReadClean

从可共享位置读取一个完整缓存行，该数据很可能被分配到上游缓存中。所读取的数据必须是 Clean（干净）的。

如果 Shareable_Cache_Support 和 Shareable_Transactions 属性均为 True，则可以使用该操作码。

ReadShared

从可共享位置读取一个完整缓存行，该数据很可能被分配到上游缓存中。所读取的数据可以是 Clean（干净）或 Dirty（脏）的。如果数据为 Dirty，则该行必须在上游被分配，并且所有读数据传输的响应必须是 OKAYDIRTY 而不是 OKAY。

如果 Shareable_Cache_Support 和 Shareable_Transactions 属性均为 True，则可以使用该操作码。

WriteNoSnoopFull

对完整缓存行进行不可共享写，其中数据为 Dirty 且未在上游分配。

当上游缓存逐出一个不可共享 Dirty 缓存行时，或者在流式传输缓存行大小的写数据时，上游缓存可以发起 WriteNoSnoopFull 事务。如果下游缓存收到 WriteNoSnoopFull 请求，它可以在知道该行未在上游分配的情况下分配该行。

如果 WriteNoSnoopFull_Transaction 或 Shareable_Cache_Support 属性为 True，则可以使用该操作码。

表 A8.9：WriteNoSnoopFull_Transaction 属性

WriteNoSnoopFull_Transaction	Default	Description
True		WriteNoSnoopFull is supported.
False	Y	WriteNoSnoopFull is not supported unless Shareable_Cache_Support is True.

WriteUniqueFull

对完整缓存行进行可共享写，其中数据为 Dirty，但未在上游分配。该事务由 I/O 一致性管理者用于写入可能存储在一致性域内某个缓存中的缓存行。系统缓存可以将该行分配为可共享 Dirty。

如果 Shareable_Transactions 属性为 True，则可以使用该操作码。

WriteBackFull

当一个可共享 Dirty 行从一致性缓存中被逐出时，可以使用 WriteBackFull 事务。该事务使系统缓存能够将该行分配为可共享 Dirty。

如果 Shareable_Cache_Support 和 Shareable_Transactions 属性均为 True，则可以使用该操作码。

WriteEvictFull

当可共享干净行从一致性缓存中逐出时，可以使用 WriteEvictFull 事务。该事务使系统缓存能够将该行分配为可共享干净。

可共享干净行不得暴露给可共享域之外的任何代理，因为该行可能会在可共享域内的缓存中变为陈旧。出于同样的原因，来自 WriteEvictFull 的数据不得更新内存。

如果 Shareable_Cache_Support 和 Shareable_Transactions 属性均为 True，则可以使用该操作码。

A8.5.2 可共享缓存支持的配置

Shareable_Cache_Support 属性用于指示接口是否支持存储一致性缓存行所需的额外事务操作码。

表 A8.10：Shareable_Cache_Support 属性

Shareable_Cache_Support	Default	Description
True		Additional Opcodes for Shareable cache lines are supported.
False	Y	Additional Opcodes for Shareable cache lines are not supported.

根据 Shareable_Cache_Support 属性的取值，管理者接口与从属者接口之间的兼容性如 表 A8.11. 所示。

表 A8.11：Shareable_Cache_Support 兼容性

Shareable_Cache_Support	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible.
Manager: True	Incompatible. Alternative Opcodes must be used.	Compatible.

可共享请求也可以在复位时使用可选的管理者输入信号 BROADCASTSHAREABLE 进行控制。

表 A8.12：BROADCASTSHAREABLE 信号

Name	Width	Default	Description
BROADCASTSHAREABLE	1	`0b1`	Manager tie-off input, used to control the issuing of Shareable transactions from an interface.

当存在 BROADCASTSHAREABLE 且其被取消置位时，所有事务在发出之前都会转换为等效的不可共享事务，如 表 A8.13. 所示。

表 A8.13：操作码替代方案

Opcode	BROADCASTSHAREABLE is LOW
WriteUniquePtl	WriteNoSnoop
WriteUniqueFull	WriteNoSnoop or WriteNoSnoopFull
WriteBackFull	WriteNoSnoop or WriteNoSnoopFull
WriteEvictFull	- (request must be dropped)
CMO (Shareable)	CMO (Non-shareable)
WriteUniquePtlStash	WriteNoSnoop
WriteUniqueFullStash	WriteNoSnoop or WriteNoSnoopFull
WritePtlCMO (Shareable)	WritePtlCMO (Non-shareable)
StashOnceShared (Shareable)	StashOnceShared (Non-shareable)
StashOnceUnique (Shareable)	StashOnceUnique (Non-shareable)
Prefetch (Shareable)	Prefetch (Non-shareable)
ReadOnce	ReadNoSnoop
ReadShared	ReadNoSnoop
ReadClean	ReadNoSnoop
ReadOnceCleanInvalid	ReadNoSnoop
ReadOnceMakeInvalid	ReadNoSnoop

A8.6. 预取事务

A8.6 预取事务

当管理者有迹象表明它可能需要某个地址的数据，但尚不希望提交对该数据的读取时，它可以向系统发送 Prefetch 请求，表示提前准备该位置以便读取可能是有利的。这个发往系统的请求可以促使在管理者发出实际读请求之前，将数据分配到下游缓存中，或从片外存储器中取回数据。

Prefetch 请求不要求与其他请求（例如 CMO）保持排序，因此不得使用 Prefetch 来指示某一行可被取入受管理或可见的缓存。

对读请求的 PREFETCHED 响应表明该事务命中了已预取的数据。管理者可以将其作为启发式判断的一部分，以确定是否继续发出 Prefetch 请求。

在 AMBA CHI [5] 中，与 Prefetch 请求等价的是 PrefetchTgt，它可以与发往同一地址的一致性请求一起发出。PrefetchTgt 可以绕过任何一致性检查，并促使内存控制器预取数据，以防该一致性请求在任何共享缓存中都未找到该数据。如果内存控制器使用 AXI 接口，则 CHI 的 PrefetchTgt 请求可以转换为 AXI Prefetch。

A8.6.1 预取事务的规则

Prefetch 是一种无数据事务，其规则为：

• Prefetch 事务由 AW 通道上的一个请求和 B

通道上的单次响应传输组成，没有数据传输。

• Prefetch 请求通过 AWSNOOP 操作码 0b01111 来指示。

• Prefetch 请求必须是缓存行大小的，并满足以下约束：

– 该事务为常规事务，见 A3.1.8 常规事务。

– AWCACHE[1] 置位，即 Normal 事务。

– AWDOMAIN 为非共享或共享。

– AWLOCK 取消置位，即非独占访问。

• ID 值必须在途唯一，这意味着：

– 只有在没有使用相同

AWID 的未完成写事务时，才能发出 Prefetch 请求。

– 管理者不得在写通道上发出与未完成的

Prefetch 请求具有相同 AWID 的请求。

– 如果接口上存在 AWIDUNQ，则对于 Prefetch 事务必须将其置位。

• 管理者可以在 Prefetch 请求之后跟随一个发往同一地址的非 Prefetch 请求，也可以不跟随。

• 任何层级的从属者接口都可以选择传播或响应 Prefetch 请求。

• 允许以 OKAY、DECERR、SLVERR 或 TRANSFAULT（仅当

AWMMUFLOW 为 PRI 时）响应 Prefetch 请求。

• 无论从属者是否对 Prefetch 请求执行操作，都可以发送 OKAY 响应。

A8.6. 预取事务

Prefetch_Transaction 属性用于指示组件是否支持 Prefetch 操作码，如 表 A8.14. 所示。

表 A8.14：Prefetch_Transaction 属性

Prefetch_Transaction	Default	Description
True		Prefetch is supported.
False	Y	Prefetch is not supported.

A8.6.2 预取数据的响应

如果读请求命中了由于先前的 Prefetch 请求而准备好的数据，则从属者可以返回 PREFETCHED 响应。管理者可用它来判断其 Prefetch 请求的成功率。

PREFETCHED 响应具有以下规则和建议：

• PREFETCHED 响应使用 RRESP 的编码 0b100 来标识。

• 当 Prefetch_Transaction 为 True 时，RRESP_WIDTH 必须为 3，以支持 PREFETCHED 响应的标识。

• PREFETCHED 表示读数据有效，且来自预取来源。

• PREFETCHED 可用于对以下操作码的响应：

– ReadNoSnoop

– ReadOnce

– ReadClean

– ReadShared

– ReadOnceCleanInvalid

– ReadOnceMakeInvalid

• 独占读不能发送 PREFETCHED 响应。

• 建议在一个缓存行内，PREFETCHED 响应用于所有数据传输，或者不用于任何数据传输。如果事务跨越多个缓存行，则对所访问的每个缓存行，PREFETCHED 响应与其他响应可以混合出现。

• 只有当该接口的 Prefetch_Transaction 属性为 True 时，才能发送 PREFETCHED 响应。

• 即使管理者没有向该位置发送过 Prefetch 请求，也可以向该管理者发送 PREFETCHED 响应。例如，管理者恰好读取了由另一个管理者预取的数据。

ARM IHI 0022 · 第 143 页

A8.7. 缓存暂存

A8.7 缓存暂存

缓存暂存使一个组件能够指示数据应被放置在系统中的另一个缓存中。该技术可用于确保数据位于靠近其使用点的位置，从而可能提升整个系统的性能。AXI 协议支持带或不带暂存目标标识符的缓存暂存请求。

缓存暂存是一种提示。缓存或系统组件可以选择忽略请求中的暂存部分。

I/O 一致的 AXI 管理者可以请求将数据暂存到具有 AMBA CHI 接口的全一致管理者中 [5]

A8.7.1 暂存事务操作码

有四种操作码可用于缓存暂存。

WriteUniquePtlStash

写入到一个可共享位置，并指示该数据应被分配到缓存中。可以写入缓存行内的任意字节数，包括全部字节或零字节。

WriteUniqueFullStash

向一个可共享位置写入一个完整缓存行的数据，并指示该数据应被分配到缓存中。该事务必须是缓存行大小且为常规。所有写选通必须置位。

StashOnceShared

一种无数据事务，它指示应将某个缓存行取入特定的缓存。该行的其他副本不要求被无效化。

StashOnceUnique

一种无数据事务，它指示应将某个缓存行取入特定的缓存。建议将所有其他副本无效化。

StashOnceUnique 事务可能导致某个缓存行的缓存副本被无效化，必须注意确保此类事务不会干扰独占访问序列。

对于支持未翻译事务特性的接口，还支持一种额外的暂存事务。StashTranslation 事务用于向系统内存管理单元（SMMU）指示：应为随 StashTranslation 事务提供的地址获取翻译。参见 A13.9

StashTranslation 操作码。

ARM IHI 0022 · 第 144 页

A8.7. 缓存暂存

A8.7.2 暂存事务信令

暂存请求在写请求通道上发出信号，并在写响应通道上有一个单一的响应传输。带暂存的写事务还包括写数据。

暂存请求对 Domain、Size 和 Length 有约束，如 表 A8.15. 所示。缓存暂存事务不允许跨越缓存行边界。

表 A8.15：暂存请求的 Domain、Size 和 Length 约束

Opcode	AWSNOOP	Domain	Size, Length
WriteUniquePtlStash	0b1000	Shareable	Cache size or smaller
WriteUniqueFullStash	0b1001	Shareable	Cache line sized and Regular
StashOnceShared	0b1100	Non-shareable, Shareable	Cache line sized and Regular
StashOnceUnique	0b1101	Non-shareable, Shareable	Cache line sized and Regular

以下约束同样适用于所有暂存请求操作码：

• AWCACHE[1] 为 0b1（Modifiable）

• AWLOCK 为 0b0（非独占访问）

• AWTAGOP 为 0b00（Invalid）

• AWATOP 为 0b000000（非原子操作）

A8.7.3 暂存请求的 Domain

暂存请求的 Domain 决定了针对该缓存行检查哪些缓存，以及应如何获取和存储该行。

指向 Shareable 位置的暂存请求意味着该行可以存储在对等缓存或内联缓存中。如果该暂存请求导致某个缓存发出下游请求，则该请求在可能的情况下应为 Shareable。带暂存的写必须始终指向 Shareable 位置。

指向 Non-shareable 位置的暂存请求意味着该行可以存储在内联缓存中。如果该暂存请求导致某个缓存发出下游请求，则该请求必须是 Non-shareable。StashOnceShared 和 StashOnceUnique 操作码可以指向 Shareable 或 Non-shareable 位置。

ARM IHI 0022 · 第 145 页

A8.7. 缓存暂存

A8.7.4 暂存目标标识符

暂存请求可以可选地包含目标标识符，以指示数据优先存储到哪个特定缓存。本规范不定义该标识机制的精确细节。预期执行暂存操作的任何代理都知道给定暂存事务要使用的标识符。

本规范定义了两级标识：

• Node ID（NID），用于标识缓存暂存应发送到的物理接口。

• Logical Processor ID（LPID），用于标识与该物理接口关联的功能单元。

例如，暂存事务可以指定一个处理器簇接口以及该簇内的特定缓存。

用于指示暂存目标的信号如 表 A8.16. 所示。

表 A8.16：用于指示暂存目标的信号

Name	Width	Default	Description
AWSTASHNID	11	0x000	Node Identifier of the target for a stash operation.
AWSTASHNIDEN	1	0b0	HIGH to indicate that the AWSTASHNID signal is valid.
AWSTASHLPID	5	0x00	Logical Processor Identifier within the target for a stash operation.
AWSTASHLPIDEN	1	0b0	HIGH to indicate that the AWSTASHLPID signal is valid.

接口上的 NID 和 LPID 信号是可选的，分别由 STASHNID_Present 和 STASHLPID_Present 属性控制。

表 A8.17：STASHNID_Present 属性

STASHNID_Present	Default	Description
True		AWSTASHNID and AWSTASHNIDEN are present.
False	Y	AWSTASHNID and AWSTASHNIDEN are not present.

表 A8.18：STASHLPID_Present 属性

STASHLPID_Present	Default	Description
True		AWSTASHLPID and AWSTASHLPIDEN are present.
False	Y	AWSTASHLPID and AWSTASHLPIDEN are not present.

每个暂存目标标识符都有一个使能信号，因此 NID 和 LPID 可以独立控制。

• 对于暂存事务，允许目标使能的任意组合。

• 对于非暂存事务，AWSTASHLPIDEN 和 AWSTASHNIDEN 必须为 LOW。

• 当 AWSTASHNIDEN 为 LOW 时，AWSTASHNID 无效且必须为零。

• 当 AWSTASHLPIDEN 为 LOW 时，AWSTASHLPID 无效且必须为零。

• 允许但不建议发送这样的暂存事务：其暂存目标指示

一个不支持缓存暂存的组件。暂存事务中暂存目标的指示不影响哪些组件被允许访问和缓存给定缓存行。

ARM IHI 0022 · 第 146 页

A8.7. 缓存暂存

对于没有目标的 WriteUniquePtlStash 和 WriteUniqueFullStash 请求，建议如下：

• 如果互连能够确定在写发生之前该缓存行由单个缓存持有，则将该

缓存行暂存回该缓存。

• 如果在写发生之前该缓存行不由任何缓存持有，则将该缓存行暂存到共享系统

缓存中。

对于没有目标的 StashOnceShared 和 StashOnceUnique 请求：

• 如果互连能够确定该缓存行不在任何缓存中，则建议将该

缓存行暂存到共享系统缓存中。

• 组件可以利用这一点，将缓存行预取到下游缓存以供自身使用。

A8.7.5 暂存事务的事务 ID

对于 WriteUniquePtlStash 和 WriteUniqueFullStash 事务，AXI ID 值的使用没有任何约束。

StashOnceShared 和 StashOnceUnique 可以统称为 StashOnce 事务。

StashOnce 事务不得使用与同时处于未完成状态的非 StashOnce 事务在写通道上所使用的相同的 AXI ID 值。该规则确保 StashOnce 事务与其他事务之间不存在排序约束。因此，丢弃 StashOnce 请求的组件可以立即给出响应，而无需检查 ID 排序要求。

StashOnce 事务和非 StashOnce 事务允许使用相同的 AXI ID 值，前提是同一 ID 值不会被一个 StashOnce 事务和一个非 StashOnce 事务同时使用。

可以有多个使用相同 ID 的未完成 StashOnce 事务。

可以有多个使用相同 ID 的未完成非 StashOnce 事务。

为 StashOnce 事务使用唯一的 ID 值，可确保这些事务在不被支持时能够立即得到响应。

A8.7.6 对暂存事务的支持

Cache_Stash_Transactions 属性用于指示接口是否支持缓存暂存，如

表 A8.19 所示。

表 A8.19：Cache_Stash_Transactions 属性

Cache_Stash_Transactions	Default	Description
True		All cache stashing Opcodes are supported. There may or may not be a stash target.
Basic		Only the StashOnceShared Opcode is supported. A stash target is not permitted, STASHLPID_Present and STASHNID_Present must be False.
False	Y	Cache stashing is not supported and associated signals are omitted.

当 Cache_Stash_Transactions 为 False 时，STASHNID_Present 和 STASHLPID_Present 必须均为 False。

根据 Cache_Stash_Transactions 属性的取值，管理者接口与从属者接口之间的兼容性

如 表 A8.20 所示。

表 A8.20：暂存事务兼容性

Cache_Stash_Transactions	Subordinate: False	Subordinate: Basic	Subordinate: True
Manager: False	Compatible.	Compatible.	Compatible.
Manager: Basic	Incompatible, action must be taken.	Compatible.	Compatible.
Manager: True	Incompatible, action must be taken.	Incompatible, action must be taken.	Compatible.

如果管理者向不支持暂存事务的目标发起暂存请求，可以在管理者或

互连中采取措施，如 表 A8.21 所示。

表 A8.21：目标不支持暂存事务时需要采取的措施

Stash transaction	Action
WriteUniquePtlStash	Convert to WriteUniquePtl.
WriteUniqueFullStash	Convert to WriteUniqueFull.
StashOnceShared	Do not propagate and give an immediate response.
StashOnceUnique	Do not propagate and give an immediate response.

A8.8 解除分配读事务

A8.8 解除分配读事务

当管理者需要的数据不太可能再被任何管理者使用时，可以使用解除分配读事务。缓存可以将此作为提示，以逐出该缓存行，并将资源提供给其他数据使用。

DeAllocation_Transactions 属性用于指示某组件是否支持解除分配

事务，如 表 A8.22. 所示

发出解除分配事务的组件与不支持解除分配事务的组件之间的互操作性，可以通过将操作码转换为 ReadOnce 来实现。

表 A8.22：DeAllocation_Transactions 属性

DeAllocation_Transactions	Default	Description
True		Deallocating transactions are supported.
False	Y	Deallocating transactions are not supported.

A8.8.1 解除分配读操作码

本规范在读请求通道上定义了两种解除分配事务操作码：

ReadOnceCleanInvalid (ROCI)

该请求读取缓存行当前值的快照。建议（但并非强制要求）解除分配该缓存行的任何缓存副本。如果存在该缓存行的 Dirty 副本，且该缓存行被解除分配，则必须将 Dirty 副本写回主存。

ReadOnceCleanInvalid 使用 0b0100 的 ARSNOOP 值表示。

ReadOnceMakeInvalid (ROMI)

该请求读取缓存行当前值的快照。建议（但并非强制要求）解除分配该缓存行的任何缓存副本。允许（但并非强制要求）丢弃该缓存行的 Dirty 副本。该缓存行的 Dirty 副本无需写回主存。

ReadOnceMakeInvalid 使用 0b0101 的 ARSNOOP 值表示。

A8.8.2 规则与建议

解除分配事务每次只允许访问一个缓存行，且不允许跨越缓存行边界。Size 必须为缓存行大小或更小。

对缓存行一部分的 ROMI 请求可能导致整个缓存行被无效化。某些实现可能不支持针对小于缓存行的事务的解除分配行为，而是在此类情况下将事务转换为 ReadOnce。

ROCI 和 ROMI 仅在可共享域中受支持，因此如果 DeAllocation_Transactions 为 True，则 Shareable_Transactions 属性必须为 True。

对于 ROMI 事务，要求在返回该事务的第一个读数据项之前，缓存行的无效化已被提交。此时不要求缓存行的无效化已经完成。然而，必须确保任何代理在此之后启动的任何后续写事务，保证不会被该事务无效化。

以下注意事项适用于解除分配事务的使用：

• 当向其他代理用于独占访问的同一缓存行发出解除分配事务时，需要谨慎。这是因为解除分配可能导致独占序列失败。

ARM IHI 0022 · 第 149 页

A8.8. 解除分配的读事务

• 除了与独占访问的交互之外，ROCI 事务仅提供缓存行解除分配的提示，对系统的正确性没有其他影响。

• 使用 ROMI 事务可能导致丢失一条 Dirty 缓存行。该事务的使用必须严格限于已知这样作是安全的场景。

• 解除分配事务并不保证缓存行会被清理或无效化，因此不能用于确保数据对所有观察者可见。

ARM IHI 0022 · 第 150 页

A8.9. 无效化提示

A8.9 无效化提示

InvalidateHint 事务是一种无数据的解除分配提示。当管理者已完成对某个数据集的处理，而该数据可能已分配在下游缓存中时，可以使用该提示。InvalidateHint 请求通知缓存该缓存行不再需要，并且可以被无效化。允许对该缓存行进行写回，但不是必需的。

InvalidateHint 不要求为保证功能正确性而执行，因此可以在系统中的任意位置通过返回 OKAY 的 BRESP 来终止。

使用 InvalidateHint 事务时需要小心，以避免暴露先前被覆写的值。这可以通过以下任一方式实现：

• 确保在擦除写之后执行一次清理操作，从而保证该写已传播

到足够远，以至于不会被 Invalidate Hint 事务移除。

• 确保 InvalidateHint 事务的使用仅限于不会包含敏感

信息的地址范围。

A8.9.1 无效化提示的信令

InvalidateHint 是一种无数据的事务，使用 AW 和 B 通道。

以下约束适用于 InvalidateHint 请求：

• AWSNOOP 为 0b10010。

– 如果 InvalidateHint_Transaction 属性为 True，则 AWSNOOP 必须为 5b 宽。

• AWDOMAIN 可以是 Non-shareable 或 Shareable。

• AWBURST 为 INCR。

• AWSIZE 和 AWLEN 必须为缓存行大小且为 Regular。

• AWCACHE 为 Normal Cacheable。

• AWID 为 unique-in-flight，这意味着：

– 只有在写通道上不存在使用相同 ID 值的未完成事务时，才能发出 InvalidateHint

请求。

– 管理者不得在写通道上发出 ID 与未完成的 InvalidateHint 事务相同的

请求。

– 如果存在，则必须为 InvalidateHint 请求置位 AWIDUNQ。

• AWLOCK 取消置位，不是独占访问。

• AWTAGOP 为 Invalid。

• AWATOP 为 Non-atomic operation。

ARM IHI 0022 · 第 151 页

A8.9. 无效化提示

A8.9.2 Invalidate Hint 支持

InvalidateHint_Transaction 属性用于指示接口是否支持 InvalidateHint

事务，如 表 A8.23 所示。

表 A8.23：InvalidateHint_Transaction 属性

InvalidateHint_Transaction	Default	Description
True		InvalidateHint is supported.
False	Y	InvalidateHint is not supported.

根据 InvalidateHint_Transaction 属性的取值，管理者接口与从属者接口之间的

兼容性如 表 A8.24 所示。

表 A8.24：InvalidateHint_Transaction 兼容性

InvalidateHint_Transaction	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible.
Manager: True	Not compatible. An adapter that responds OKAY to InvalidateHint could be used to make it compatible.	Compatible.

缓存维护

本章介绍辅助软件进行缓存管理的缓存维护操作（CMO）。

本章包含以下小节：

- A9.1 缓存维护操作
- A9.2 收到 CMO 时的动作
- A9.3 CMO 请求属性
- A9.4 CMO 传播
- A9.5 写通道上的 CMO
- A9.6 带 CMO 的写
- A9.7 读通道上的 CMO
- A9.8 用于持久性的 CMO

- A9.9 缓存维护与领域管理扩展
- A9.10 针对物理存储点的缓存维护
- A9.11 处理器缓存维护指令

ARM IHI 0022 · 第 153 页

第 A9 章 缓存维护

A9.1. 缓存维护操作

A9.1 缓存维护操作

缓存维护操作是一些请求，用于指示缓存对缓存行执行清理和无效化。与分配和解除分配提示不同，缓存必须对针对其已缓存行的 CMO 执行相应动作。

CMO 既可以在读通道上传输，也可以在写通道上传输。

在本规范中包含在读通道上传输 CMO，是为了支持旧有组件。建议新设计在写通道上传输 CMO。

本规范支持以下缓存维护操作。

CleanShared (CS)

完成时，所寻址行的所有缓存副本均为干净状态，且任何相关联的写都是可观察的。

CleanSharedPersist (CSP)

完成时，所寻址行的所有缓存副本均为干净状态，任何相关联的写都是可观察的，并且

已到达持久化点（PoP）。参见 A9.8 用于持久化的 CMO。

CleanSharedDeepPersist (CSDP)

完成时，所寻址行的所有缓存副本均为干净状态，任何相关联的写都是可观察的，并且

已到达深度持久化点（PoDP）。参见 A9.8 用于持久化的 CMO。

CleanInvalid (CI)

完成时，所寻址行的所有缓存副本均被无效化，如果它们是脏的，则已被写入内存。任何相关联的写都是可观察的。

CleanInvalidPoPA (CIPA)

完成时，所寻址行的所有缓存副本均被无效化，并且任何脏的缓存副本都被写入超过

物理别名点（PoPA）的位置。参见 A9.9 缓存维护与领域管理扩展。

CleanInvalidStorage (CIS)

完成时，所寻址行的所有缓存副本均被无效化，并且任何脏的缓存副本都被写入超过

物理存储点（PoPS）的位置。参见 A9.10 到物理存储点的缓存维护。

MakeInvalid (MI)

完成时，所寻址行的所有缓存副本均被无效化，并且任何脏的缓存副本可能已被丢弃。

ARM IHI 0022 · 第 154 页

A9.2. 接收到 CMO 时采取的操作

A9.2 接收到 CMO 时采取的操作

当组件接收到 CMO 时，它必须执行以下操作：

1. 如果该组件是缓存，且该 CMO 是可缓存的，则它必须查找该缓存行。

2. 如果该组件是一致性互连，且该 CMO 是 Shareable，则必须向任何可能拥有该缓存行的

缓存发送 CMO 侦听：

• 对于 Invalidate CMO，为已分配。

• 对于 Clean CMO，为脏。

注意，诸如 AMBA CHI [5] 这样的一致性协议需要发送 CMO 侦听请求。

3. 对于 Clean CMO，写回在缓存或对等缓存中发现的任何脏数据。

建议对内存的写操作使用 Write-Through No-Allocate，这些写操作之后会跟随针对同一缓存行的 CMO。这可确保该缓存行会在任何下游缓存中被查找，但不会被分配。

4. 等待所有侦听及相关联的写操作收到响应。

5. 如果该 CMO 不需要向下游发送，则该组件可以对该 CMO 发出响应。

6. 如果该 CMO 确实需要向下游发送，则必须发送该 CMO，并且当从下游收到返回的响应时，

必须将其传播。

ARM IHI 0022 · 第 155 页

A9.3. CMO 请求属性

A9.3 CMO 请求属性

以下规则适用于 CMO 事务：

• 请求必须是缓存行大小且为 Regular。更多详情参见 A3.1.8 常规事务。

• 域可以是 Non-shareable 或 Shareable。

– 不允许 System 域，这意味着 CMO 事务必须是 Normal 而非

Device。

– 如果接口中省略了 AxDOMAIN，则 CMO 事务被假定为 Non-shareable。

AxCACHE 和 AxDOMAIN 属性指示哪些缓存必须对 CMO 执行操作，如 表 A9.1. 所示。

表 A9.1：CMO 适用性

AxCACHE	AxDOMAIN	CMO applies to
Device	System	N/A (not legal for CMOs)
Non-cacheable	Non-shareable	No caches
	Shareable	Peer caches
Cacheable	Non-shareable	In-line caches
	Shareable	Peer caches and in-line caches

为保持一致性，以下建议适用于 CMO 和非 CMO：

• 如果某个位置对于非 CMO 事务是可缓存的，那么它对于 CMO 事务也应是可缓存的。

• 如果某个位置对于非 CMO 事务位于 Shareable 域中，那么它对于 CMO 事务也应位于 Shareable 域中。

• 如果某个位置对于非 CMO 事务位于 Non-shareable 域中，那么它对于 CMO 事务可以位于 Non-shareable 或

Shareable 域中。

• 管理者不应在存在针对某一缓存行的未完成 CMO 时，发出允许其分配该缓存行的读请求。

• 诸如 AxCACHE[3:2] 之类的分配提示，不要求针对同一缓存行的 CMO 与非 CMO

事务之间保持一致。

ARM IHI 0022 · 第 156 页

A9.4. CMO 传播

A9.4 CMO 传播

CMO 在组件下游的传播取决于系统拓扑。如果 CMO 是可缓存的，且存在可能已分配该缓存行的下游缓存，并且该缓存下游存在观察者，则该 CMO 必须向下游传播。

定义了两种机制来控制 CMO 是否从管理者接口传播。

• 在设计时，使用属性 CMO_On_Write 或 CMO_On_Read。

• 在运行时，使用管理者接口上可选的 BROADCASTCACHEMAINT 和 BROADCASTSHAREABLE tie-off

输入。

表 A9.2：BROADCASTCACHEMAINT 信号

Name	Width	Default	Description
BROADCASTCACHEMAINT	1	`0b1`	Manager tie-off input, used to control the issuing of CMOs from an interface.

当 BROADCASTCACHEMAINT 和 BROADCASTSHAREABLE 均存在且被取消置位时：

• 不发出 CleanShared、CleanInvalid 和 MakeInvalid 请求。

• 带 CleanShared 或 CleanInvalid 的 WritePtlCMO 转换为 WriteNoSnoop。

• 带 CleanShared 或 CleanInvalid 的 WriteFullCMO 转换为 WriteNoSnoop 或 WriteNoSnoopFull。

ARM IHI 0022 · 第 157 页

A9.5 写通道上的 CMO

A9.5 写通道上的 CMO

CMO_On_Write 属性用于指示某个接口是否支持写通道上的 CMO。

表 A9.3：CMO_On_Write 属性

CMO_On_Write	Default	Description
True		CMOs are supported on the AW and B channels.
False	Y	CMOs are not supported on the AW and B channels. They are either signaled on the read channels or not used by this interface.

在写通道上，CMO 可以作为独立操作发送，也可以与数据写合并。可用于在 AW 通道上发出 CMO 请求信号的

AWSNOOP 编码如 表 A9.4 所示。有关与 CMO 操作合并的写的更多信息，请参见 A9.6 带 CMO 的写。

表 A9.4：AWSNOOP 编码

AWSNOOP	Operation	Enable property	Description
0b0110	CMO	CMO_On_Write	Stand-alone CMO.
0b1010	WritePtlCMO	Write_Plus_CMO	CMO combined with a write which is less than or equal to one cache line.
0b1011	WriteFullCMO	Write_Plus_CMO	CMO combined with a write which is exactly one cache line.

AWCMO 信号指示所请求的 CMO 类型，当 CMO_On_Write 为 True 时，它存在于 AW 通道上。

表 A9.5：AWCMO 信号

Name	Width	Default	Description
AWCMO	AWCMO_WIDTH	0b000 (CleanInvalid)	Indicates the CMO type for write opcodes that include a cache maintenance operation.

AWCMO 的位宽由属性 AWCMO_WIDTH 决定。

表 A9.6：AWCMO_WIDTH 属性

Name	Values	Default	Description
AWCMO_WIDTH	0, 2, 3	0	Width of AWCMO in bits.

A9.5. 写通道上的 CMO

AWCMO_WIDTH 的规则如下：

• 若 CMO_On_Write 为 False，则必须为 0。这意味着接口上没有 AWCMO。

• 若 CMO_On_Write 为 True 且 RME_Support 为 False，则必须为 2。

• 若 CMO_On_Write 为 True 且满足以下任一条件，则必须为 3：

– RME_Support 为 True，或

– Storage_CMO 为 True。

AWCMO 的编码如 表 A9.7. 所示。如果相关联的使能属性为 False，则不能使用该编码。

表 A9.7：AWCMO 编码

AWCMO	Label	Enable property	Meaning
0b000	CleanInvalid	-	Clean and invalidate
0b001	CleanShared	-	Clean only
0b010	CleanSharedPersist	Persist_CMO	Clean to the Point of Persistence
0b011	CleanSharedDeepPersist	Persist_CMO	Clean to the Point of Deep Persistence
0b100	CleanInvalidPoPA	RME_Support	Clean and invalidate to the Point of Physical Aliasing
0b101	CleanInvalidStorage	Storage_CMO	Clean and invalidate to the Point of Physical Storage
0b110	RESERVED	-	-
0b111	RESERVED	-	-

当 AWSNOOP 不是 CMO、WritePtlCMO 或 WriteFullCMO 时，AWCMO 必须为 0b000。

写通道上的 CMO 事务由 AW 通道上的一个请求和 B 通道上的一个响应组成。CMO 事务中 W 通道上没有传输。

对 CMO CleanInvalid 和 CleanShared 的写响应在 B 通道上有一个响应传输。这表示在指定的 Domain 内所有缓存均已被清理和/或无效化，并且任何相关联的写都是可观察的。

其他 CMO 在以下小节中描述：

- A9.8 用于持久化的 CMO
- A9.9 缓存维护与领域管理扩展
- A9.10 到物理存储点的缓存维护

ARM IHI 0022 · 第 159 页

A9.6. 带 CMO 的写

A9.6 带 CMO 的写

缓存维护操作经常与对内存的写配合使用。例如：

- 来自 I/O 代理的写，该写必须对位于缓存下游的观察者可见。
- 对持久内存的写，必须确保该行的所有副本也被清理到

持久化点。

• 导致脏数据写回的 CMO，该写回之后必须跟随此 CMO。

带 CMO 的写将写与 CMO 组合起来，以提高这类场景的效率。预期某些管理者会原生地生成带 CMO 的写。在其他情况下，缓存或互连会在将它们向下游传播之前，先把 CMO 与写组合起来。

Write_Plus_CMO 属性用于指示组件是否支持写通道上的组合写和 CMO。

表 A9.8：Write_Plus_CMO 属性

Write_Plus_CMO	Default	Description
True		Combined write and cache maintenance operations are supported.
False	Y	Combined write and cache maintenance operations are not supported.

如果 Write_Plus_CMO 属性为 True，则 CMO_On_Write 属性也必须为 True。

当 Write_Plus_CMO 为 True 时，可以使用 WritePtlCMO 和 WriteFullCMO 操作码来指示带 CMO 的写。

带 CMO 的写可以使用由 AWCMO 指示的任意 CMO 类型。

带 CMO 的写的一些使用示例如 表 A9.9. 所示。

表 A9.9：带 CMO 的写事务示例

Operation	Primary use-case	Action
Shareable WritePtlCMO with CleanShared	An I/O agent writing less than a cache line to a Shareable region, where the data must be visible to observers downstream of a cache.	All in-line and peer caches must look up the line and write back any dirty data. Data from a Dirty cache line can be merged with the partial write to form a WriteFullCMO with CleanShared to go downstream.
Shareable WriteFullCMO with CleadSharedPersist	An I/O agent writing a cache line to a Shareable region, where the data must reach the Point of Persistence.	The coherent interconnect issues a MakeInvalid snoop to coherent peer caches. In-line caches look up the line and either update or invalidate any copies. The write and CleanSharedPersist must be propagated if there is a Point of Persistence downstream.

A9.6.1 带 CMO 的写的属性

带 CMO 的写具有以下属性约束：

• AWSNOOP 为 0b1010 以指示 WritePtlCMO，为 0b1011 以指示 WriteFullCMO。

• AWLOCK 取消置位，不是独占访问。

WriteFullCMO 必须是缓存行大小且为 Regular，参见 A8.2 缓存行大小 和 A3.1.8 常规事务.

WritePtlCMO 必须是缓存行大小或更小，且不得跨越缓存行边界。相关的 CMO 应用于所寻址的整个缓存行。AWBURST 不得为 FIXED。

带 CMO 的写中缓存维护部分始终被视为可缓存且 Shareable，与 AWCACHE 和 AWDOMAIN 无关。

A9.6.2 带 CMO 的写的传播

带 CMO 的写的传播遵循与 CMO 传播相同的规则。为了向下游传播，可以将带 CMO 的写拆分为单独的写事务和 CMO 事务。在这种情况下，以下任一方式：

• 先发出写，随后在写请求通道上发出与该写具有相同 ID 的 CMO。

• 先发出写。当收到写响应时，可以在写通道或读

通道上发出 CMO。

在拆分写和 CMO 时，如果 AWDOMAIN 为 Shareable，那么：

• WritePtlCMO 变为 WriteUniquePtl。

• WriteFullCMO 变为 WriteUniqueFull。

如果 AWDOMAIN 为 Non-shareable，则该写变为 WriteNoSnoop 或 WriteNoSnoopFull。

CMO 以可缓存方式发送。如果 Shareable 域中存在下游缓存，则 CMO 按 Shareable 发送。

如果下游不存在需要由缓存维护来管理的缓存，则可以丢弃事务中的 CMO 部分。如果被丢弃的 CMO 是 CleanSharedPersist 或 CleanSharedDeepPersist，则必须在写响应上置位 BCOMP 和

BPERSIST 信号。更多详情参见 A9.8 持久性 CMO。

A9.6.3 对带 CMO 的写的响应

对带 CMO 的写的响应遵循写通道上 CMO 的相同规则。

带 CI 或 CS 的写只有单次响应传输，它指示该写和 CMO 均为可观测的。

带 CSP 或 CSDP 的写有一个响应指示该写是可观测的，还有一个响应指示该写已到达 PoP / PoDP。

与独立的 CSP/CSDP 一样，从属者可以选择性地将这两个响应合并为单次传输。

带 CMO 的写不允许使用 MTE Match 操作码，因此不需要与

Persist 和 Match 响应合并的写响应。更多详情参见 A12.2 内存标记扩展 (MTE)。

ARM IHI 0022 · 第 161 页

A9.6. 带 CMO 的写

A9.6.4 写加 CMO 的示例流程

作为使用带 CMO 的写的流程示例，图 A9.1 展示了一个 I/O 一致性管理者在 AW 通道上向 CHI 互连发出 Shareable CleanShared 请求。

• 由一致性互连生成的侦听命中了一致性缓存中的脏数据。

• 互连随后发出带 CleanShared 的 Non-shareable WriteFullCMO。

• 系统缓存查找该缓存行，覆盖任何现有副本，并将写请求转发到

内存。内存不需要接收 CMO，因为其数据对所有代理都是可观察的。

• 当数据可观察时，内存控制器返回 OKAY 响应，该响应被传播回

管理者。

I/O 一致性 一致性 一致性 系统 内存 管理者 (AXI) 互连 (CHI) 缓存 (CHI) 缓存 (AXI) 控制器 (AXI)

CleanShared (AW)

CleanShared 侦听

带数据的侦听响应

WriteFullCMO+CS (AW/W)

WriteNoSnoop (AW/W)

OKAY (B)

OKAY (B)

OKAY (B)

I/O 一致性 一致性 一致性 系统 内存 管理者 (AXI) 互连 (CHI) 缓存 (CHI) 缓存 (AXI) 控制器 (AXI)



图 A9.1：带 CMO 的写示例

ARM IHI 0022 · 第 162 页

A9.7. 读通道上的 CMO

A9.7 读通道上的 CMO

CMO_On_Read 属性用于指示某个接口是否支持读通道上的 CMO。

表 A9.10：CMO_On_Read 属性

CMO_On_Read	Default	Description
True	Y	CMOs are supported on the AR and R channels.
False		CMOs are not supported on the AR and R channels. They are either signaled on the write channels or not used by this interface.

读通道上的 CMO 事务由 AR 通道上的一个请求和 R 通道上的单个传输响应组成。该响应表示 CMO 已被观测到，并且所有缓存行在必要时均已被清理和无效化。

用于在 AR 通道上发出 CMO 请求的 ARSNOOP 编码见 表 A9.11.

表 A9.11：ARSNOOP 编码

ARSNOOP	Operation
0b1000	CleanShared
0b1001	CleanInvalid
0b1010	CleanSharedPersist
0b1101	MakeInvalid

A9.8 用于持久化的 CMO

用于持久化的缓存维护操作用于向持久化点或深度持久化点提供缓存清理。这些操作用于确保某个可能滞留于脏缓存行中的存储操作被向下游移动到持久内存。

Persist_CMO 属性用于指示某个组件是否支持用于持久化的缓存维护。

表 A9.12：Persist_CMO 属性

Persist_CMO	Default	Description
True		Persistent CMOs are supported.
False	Y	Persistent CMOs are not supported.

持久 CMO 可以根据 CMO_On_Write 和 CMO_On_Read 属性，在读通道或写通道上传输。

如果 CMO_On_Write 和 CMO_On_Read 均为 False，则 Persist_CMO 必须为 False。

A9.8.1 持久化点与深度持久化

在具有非易失性内存的系统中，每个内存位置在层级结构中都有一个点，当电源被移除时，可以依赖该点的数据具有持久性。这称为持久化点（PoP）。

某些系统需要关于数据持久性的多级保证。例如，某些数据可能需要同时保证在电源故障和备用电池故障时仍得以保留。为支持此类需求，本规范还定义了深度持久化点（PoDP）。

系统的 PoP 与 PoDP 可能位于不同的点，也可能位于同一个点。

A9.8.2 持久 CMO（PCMO）事务

本规范支持以下 PCMO 事务。

CleanSharedPersist（CSP）

当该事务完成时，指定域中被寻址行的所有缓存副本均为 Clean，并且任何关联的写都是可观察的，且已到达持久化点（PoP）。

CleanSharedDeepPersist（CSDP）

当该事务完成时，指定域中被寻址行的所有缓存副本均为 Clean，并且任何关联的写都是可观察的，且已到达深度持久化点（PoDP）。

当组件接收到 PCMO 时，其处理方式与 CleanShared 事务相同。如果需要侦听，则使用 CleanShared 侦听事务。

A9.8.3 PCMO 传播

组件下游的 PCMO 传播取决于系统拓扑。在下列情况下，PCMO 必须向下游传播：

1. 如果该 PCMO 是可缓存的，并且存在一个下游缓存可能已分配了该缓存行，且

该缓存的下游存在一个观察者。

2. 如果该组件的下游存在一个 PoP。

3. 如果该 PCMO 是 CleanSharedDeepPersist，并且该组件的下游存在一个 PoDP。

如果仅适用 (1)，而不适用 (2) 或 (3)，那么在向下游发送之前，CleanSharedPersist 或 CleanSharedDeepPersist 可以改为 CleanShared。

如果该 PCMO 被改为 CleanShared，则 Persist 响应必须由执行该转换的组件发送。

PCMO 的传播可以在复位时使用可选的管理者输入 BROADCASTPERSIST 进行控制。

表 A9.13：BROADCASTPERSIST 信号

Name	Width	Default	Description
BROADCASTPERSIST	1	0b1	Manager tie-off input, used to control the issuing of CleanSharedPersist and CleanSharedDeepPersist CMOs.

当 BROADCASTPERSIST 存在且被取消置位时，CleanSharedPersist 和 CleanSharedDeepPersist 会被转换为 CleanShared。这适用于独立 CMO 和带 CMO 的写操作。

注意，CleanShared 的发出由 BROADCASTSHAREABLE 和 BROADCASTCACHEMAINT 信号控制。

A9.8.4 写通道上的 PCMO

使用写通道传输缓存维护操作时，CleanSharedPersist 和 CleanSharedDeepPersist 均受支持。

AW 通道上的 PCMO 请求

写通道上的 PCMO 请求通过将 AWSNOOP 设置为 CMO、WritePtlCMO 或

WriteFullCMO 来表示。编码参见 表 A9.4。

AWCMO 信号则指示 CleanSharedPersist 或 CleanSharedDeepPersist，参见 表 A9.7.

当 Persist_CMO 为 False 时，AWCMO 不得指示 CleanSharedPersist 或 CleanSharedDeepPersist。

B 通道上的 PCMO 响应

AW 通道上的 CleanSharedPersist 和 CleanSharedDeepPersist 事务有两种响应： Completion 响应和 Persist 响应。

采用独立的响应可以在将数据提交到 PoP/PoDP 耗时较长的情况下，使系统跟踪资源得以提前释放。Completion 响应和 Persist 响应可以以任意顺序出现，并且可以被其他事务的响应分隔开。

当 CMO_On_Write 和 Persist_CMO 均为 True 时，Completion 响应和 Persist 响应使用写响应（B）通道上包含的两个信号来表示。

表 A9.14：用于响应 PCMO 的信号

Name	Width	Default	Description
BCOMP	1	0b1	Asserted HIGH to indicate a Completion response.
BPERSIST	1	0b0	Asserted HIGH to indicate a Persist response.

完成响应表示所有缓存均已 Clean，且任何关联的写都是可观察的。它有以下规则：

- BCOMP 置位，BPERSIST 取消置位。
- BID 被驱动为与 AWID 相同的值。
- 如果支持环回信号，则 BLOOP 由 AWLOOP 驱动。
- 如果 AWIDUNQ 已置位，则在收到该响应时可以重用该 ID。
- BRESP 可以取对 PCMO 请求合法的任何值。
- 完成响应必须遵循正常的响应排序规则。
- 如果某接口上存在 BCOMP，则在写通道上的所有事务中，它必须在一次响应传输中置位。

持久化响应表示数据已到达 PoP 或 PoDP。它有以下规则：

- BCOMP 取消置位，BPERSIST 置位。
- BID 由 AWID 驱动。
- BIDUNQ 可以取任何值，不要求与 AWIDUNQ 取值相同。
- BLOOP 可以取任何值，不要求由 AWLOOP 驱动。
- BRESP 可以取对 PCMO 请求合法的任何值。
- 持久化响应没有排序要求，它可以超越其他响应传输，也可以被其他响应传输超越。
- 如果某接口上存在 BPERSIST，则在对 CSP 或 CSDP 的响应的一次传输中它必须置位。

对于所有其他响应，它必须取消置位。

从属者可以选择将这两个响应合并为单次传输。适用以下规则：

- BCOMP 和 BPERSIST 均置位。

• BID 由 AWID 驱动。

• 如果支持环回信号，则 BLOOP 由 AWLOOP 驱动。

• BRESP 可以取对 PCMO 请求合法的任何值。

• 合并响应必须遵循正常的响应排序规则。

• 如果 AWIDUNQ 已置位，则在收到该响应时可以重用该 ID。

管理者可以统计返回时 BPERSIST 置位的响应数量，从而确定何时不再有未完成的持久化操作。

ARM IHI 0022 · 第 166 页

A9.8. 用于持久化的 CMO

使用写通道的 PCMO 示例

写通道上一个 CleanSharedPersist 事务的示例如 图 A9.2. 所示。

在该示例中，该写操作对末级缓存中的所有其他代理均可观察，因此当请求已在该点被 hazard 处理时，即可发送 Completion 响应。非易失性存储器发送一个合并的 Completion 与 Persist 响应，因此缓存在向上游传播该响应时必须取消置位 BCOMP。



图 A9.2：示例 PCMO 事务

A9.8.5 读通道上的 PCMO

如果使用读通道传输缓存维护操作，则仅支持 CleanSharedPersist 事务。CleanSharedDeepPersist 只能在写通道上使用。

通过将 ARSNOOP 设置为 0b1010 来指示 CleanSharedPersist。

当 Persist_CMO 为 False 时，ARSNOOP 不得指示 CleanSharedPersist。

R 通道上有一个单一的响应传输，它表示该请求已被观察，且所有缓存行都已清洗到 PoP。

A9.9 缓存维护与领域管理扩展

在使用领域管理扩展（Realm Management Extensions，RME）时，要求缓存维护操作作用于与该 CMO 具有相同地址和物理地址空间的所有行，而与其他属性无关。表

A9.15 说明了在支持和不支持 RME 的情况下，CMO 必须对哪些缓存行进行操作。更多信息请参见 A4.5

保护属性 和 [[]4]。

表 A9.15：CMO 所操作的缓存行

Attribute	RME_Support is False	RME_Support is True
Address	Same cache line	Same cache line
Physical Address Space	Same	Same
Memory attributes	Any AxCACHE	Any AxCACHE
Shareability Domain	Same Domain	Any Domain

当被 CleanInvalid 或 CleanShared CMO 作用时，数据必须传播到这样一个点：使用与该 CMO 相同物理地址空间的所有代理都能在该点观察到数据。

A9.9.1 面向 PoPA 的 CMO

RME 定义了物理别名点（Point of Physical Aliasing，PoPA），即系统中无论物理地址空间如何，所有代理的访问都能观察到数据的那个点。

存在一种名为 CleanInvalidPoPA 的 CMO，它有助于将物理颗粒的所有权从一种安全状态转换到另一种安全状态。

对 CleanInvalidPoPA 的响应表明所有缓存副本均已失效，且任何 Dirty 缓存副本都被写到 PoPA 之外。

在作用的缓存行以及事务属性限制方面，CleanInvalidPoPA 与其他 CMO 遵循相同的规则。

当 RME_Support 为 True 时，AWCMO 信号被扩展到 3b，以支持对 CleanInvalidPoPA 的指示，其编码为：

- 0b000：CleanInvalid
- 0b001：CleanShared
- 0b010：CleanSharedPersist
- 0b011：CleanSharedDeepPersist
- 0b100：CleanInvalidPoPA

CleanInvalidPoPA 既可以单独使用，也可以与写事务组合使用，因此可与以下 AWSNOOP 取值一起使用：

- 0b0110：CMO
- 0b1010：WritePtlCMO
- 0b1011：WriteFullCMO

要使用 CleanInvalidPoPA，CMO_On_Write 属性必须为 True。

要使用带 CleanInvalidPoPA 的写操作，Write_Plus_CMO 属性必须为 True。

ARM IHI 0022 · 第 168 页

A9.9. 缓存维护与领域管理扩展

使用内存加密上下文时，可使用 CleanInvalidPoPA CMO 确保数据在加密点上游的所有缓存中

被清理并失效。更多信息请参见 A4.6 内存加密上下文。

A9.9.2 CMO 到 PoPA 的传播

一个可选输入信号 BROADCASTCMOPOPA 可用于控制复位时 CleanInvalidPoPA 的传播。

表 A9.16：BROADCASTCMOPOPA 信号

Name	Width	Default	Description
BROADCASTCMOPOPA	1	`0b1`	Manager tie-off input, used to control the issuing of a CleanInvalidPoPA CMO.

当 BROADCASTCMOPOPA 存在且被取消置位时，CleanInvalidPoPA 会转换为 CleanInvalid。这适用于独立 CMO 和带 CMO 的写。

请注意，CleanInvalid 的发出由 BROADCASTSHAREABLE 和 BROADCASTCACHEMAINT 信号控制。

ARM IHI 0022 · 第 169 页

A9.10. 对物理存储点的缓存维护

A9.10 对物理存储点的缓存维护

对于长时间运行的系统，例如服务器和 HPC，软件需要一种机制来高效地移除毒化，并检测哪些位置存在持久性错误。

为了从某个位置移除毒化，可以用一个已知正确的值覆盖该位置，然后读回该值，以检查毒化已被移除且错误不是持久性的。

然而，如果该位置被缓存，此机制可能不奏效。该写操作可能被分配到本地缓存中，并且只修改了缓存中的副本。随后对该位置的读操作将从缓存返回该值，于是测试会显示毒化已被移除。之后，缓存中的副本可能被写回内存，而如果故障是持久性的，那么在该处可能无法移除毒化。

为避免这种情况，有必要定义物理存储点（PoPS），即内存系统中写事务能够传播到的最远点。该点预期位于内存接口处，即所有缓冲和缓存之后。

CleanInvalidStorage 可用于从请求者与 PoPS 之间的所有缓存和缓冲中清洁并无效化数据。此操作完成后，对同一缓存行的读操作保证从内存返回数据，而不是从缓存返回。

编程者可以发起一个写操作来清除毒化，然后发起一个 CleanInvalidStorage CMO 将该值推送到内存。可以用对该位置的读操作来检查毒化是否已被清除。

属性 Storage_CMO 指示某个接口是否支持 CleanInvalidStorage 操作。

表 A9.17：Storage_CMO 属性

Storage_CMO	Default	Description
True		CleanInvalidStorage CMO is supported.
False	Y	CleanInvalidStorage CMO is not supported.

仅当 CMO_On_Write 为 True 时，Storage_CMO 才能为 True。

CleanInvalidStorage 既可以用作独立 CMO，也可以使用 AWCMO 信号作为带 CMO 的整行写的一部分。这意味着操作码可以是 CMO 或 WriteFullCMO，但不能是 WritePtlCMO。

表 A9.18 展示了根据 Storage_CMO 属性的取值，管理者接口与从属者接口之间的兼容性。

表 A9.18：Storage_CMO 兼容性

Storage_CMO	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible.
Manager: True	Not compatible.	Compatible.

A9.10. 对物理存储点的缓存维护

CleanInvalidStorage 的传播可以在复位时使用可选的管理者输入 BROADCASTSTORAGE 进行控制。

表 A9.19：BROADCASTSTORAGE 信号

Name	Width	Default	Description
BROADCASTSTORAGE	1	`0b1`	Manager tie-off input, used to control the issuing of a CleanInvalidStorage CMO.

当存在 BROADCASTSTORAGE 且其被取消置位时，CleanInvalidStorage 会被转换为 CleanInvalid。这适用于独立 CMO 和带 CMO 的写操作。

A9.11. 处理器缓存维护指令

A9.11 处理器缓存维护指令

缓存维护协议要求缓存维护操作使用 AxCACHE 和 AxDOMAIN 信号来标识缓存维护操作必须在其上执行的缓存。

对于其缓存维护指令需要操作的缓存数量与 AxCACHE 和 AxDOMAIN 的取值所定义的数量不同的处理器，必须调整该事务的可缓存性和共享性，以满足该处理器的要求。

例如，如果一条处理器指令对具有 Device 内存属性的位置执行缓存维护操作，且该操作需要作用于系统中的所有缓存，那么管理者必须发出一个 Normal Cacheable、Shareable 的缓存维护事务，因为这是最具普适性的缓存维护操作，会作用于所有所需的缓存。

A9.11.1 软件缓存维护导致的不可预测行为

缓存维护可用于在一组一致的管理者与非一致性代理之间可靠地传递共享内存数据结构。此过程必须遵循特定的顺序，才能按需可靠地使这些数据结构可见。

当使用缓存维护使非一致性代理的写操作对一组一致的管理者可见时，会存在某些时间段，在此期间对数据结构的写和读会给出 UNPREDICTABLE 结果，并可能导致一致性丢失。

在启动该顺序的清理事务与完成该顺序的无效化事务之间的时间段内，对正被非一致性代理更新的缓存行的观察是 UNPREDICTABLE。在此期间，允许观察到正被非一致性代理更新的缓存行出现多次状态转变。



图 A9.3：一致域与非一致域之间通信所需的顺序

一致域与非一致性代理之间的通信有五个阶段，如 图

A9.3. 所示。这五阶段顺序为：

1. 一致域具有访问权。在此阶段，一致域对相应内存位置具有完整的读和写访问权。当来自一致域的所有所需写操作都在一致域内完成时，此阶段结束。

2. 一致域被清理。在此阶段，对于所有正在进行软件缓存维护的地址位置，都需要执行一次缓存清理操作。一致域的清理会强制使此前所有写操作对非一致性代理可见。当所有所需写操作都完成并因此对非一致性代理可见时，此阶段结束。

3. 非一致性代理具有访问权。在此阶段，非一致性代理对所定义的内存位置同时具有读和写访问权。当来自非一致性代理的所有所需写操作都完成时，此阶段结束。

4. 一致域被无效化。在此阶段，对于所有正在进行软件缓存维护的地址位置，都需要执行一次缓存无效化操作。这个一致域无效化阶段会移除所定义位置的所有缓存副本，确保来自一致域的任何后续访问都能观察到来自非一致性代理的写操作。当所有所需的无效化都完成时，此阶段结束。

5. 一致域对所定义的内存位置具有完整的访问权。

ARM IHI 0022 · 第 172 页

A9.11. 处理器缓存维护指令

下表说明了何时允许来自一致性域或非一致性代理的访问。其余访问可能产生 UNPREDICTABLE 结果，并可能导致一致性丢失。

表 A9.20：来自一致性域和非一致性代理的允许访问

Phase	Description	Coherent domain		External agent	
		Read	Write	Read	Write
1	Coherent domain access	Permitted	Permitted	–	–
2	Coherent domain clean	–	–	–	–
3	External agent access	–	–	Permitted	Permitted
4	Coherent domain invalidate	–	–	–	–
5	Coherent domain access	Permitted	Permitted	–	–

ARM IHI 0022 · 第 173 页

附加请求限定符

本章介绍 AXI 协议的一些附加请求限定符。

本章包含以下小节：

- A10.1 非安全访问标识符（NSAID）
- A10.2 基于页的硬件属性（PBHA）
- A10.3 子系统标识符
- A10.4 Arm 压缩技术（ACT）

ARM IHI 0022 · 第 174 页

第 A10 章 附加的请求限定符

A10.1. 非安全访问标识符（NSAID）

A10.1 非安全访问标识符（NSAID）

为支持受保护数据的存储和处理，可以添加一组信号，用于控制对特定非安全内存位置的访问。这些信号在事务请求的同时提供非安全访问标识符（NSAID）。可以对 NSAID 进行校验，以允许或拒绝访问某个内存位置。

NSAccess_Identifiers 属性用于指示某个组件是否支持这些附加信号。

表 A10.1：NSAccess_Identifiers 属性

NSAccess_Identifiers	Default	Description
True		NSAID signaling is present on the interface.
False	Y	NSAID signaling is not present on the interface.

A10.1.1 NSAID 信令

如果 NSAccess_Identifiers 属性为 True，则会将下列信号添加到读和写请求通道。

表 A10.2：AxNSAID 信号

Name	Width	Default	Description
AWNSAID, ARNSAID	4	0x0	Non-secure access identifier, can be checked to permit or deny access to a memory location.

4 位的 NSAID 值最多支持 16 个唯一标识符。对于每个 NSAID，都定义了一组访问权限，用于确定内存中的位置如何被允许访问。访问权限可以是：

- 无访问权限
- 只读访问
- 只写访问
- 读/写访问

用于为每个 NSAID 定义访问权限的机制是 IMPLEMENTATION DEFINED。不过，该机制通常使用某种形式的内存保护单元（MPU）来实现。

以下规则和建议适用于 NSAID 值：

• 对非安全物理地址空间的请求可以使用任何 NSAID 值。

• 对其它地址空间的请求必须使用值为零的 NSAID。

• 允许具有不同 NSAID 值的事务访问重叠的内存位置。

• 允许具有不同 NSAID 值的事务具有任意组合的访问权限

对于给定的内存位置。

• 建议管理者在访问未受保护的数据时，或者在其没有分配的 NSAID 值时，使用默认的

NSAID 值零。

• 如果要求管理者使用单个 NSAID 值，则允许将 NSAID 信号连接到

固定值。

ARM IHI 0022 · 第 175 页

A10.1. 非安全访问标识符（NSAID）

A10.1.2 缓存与 NSAID

当缓存和系统一致性在权限检查的上游执行时，在彼此之间传递数据的、具有不同 NSAID 值的访问必须接受权限检查。

与 NSAID 使用和一致性相关的规则如下：

• 当代理缓存了使用特定 NSAID 值获取的一行数据时，它必须确保随后对主存的任何写入或对侦听的任何响应都使用相同的 NSAID 值。此规则确保管理者不能将一行数据从一个受保护区域移动到另一个受保护区域。

• 对于具有给定 NSAID 值的读请求，如果使用侦听来获取数据：

– 如果侦听响应的 NSAID 值与读请求相匹配，则可以直接提供数据。

– 如果侦听响应的 NSAID 值与读请求不匹配，则必须先使用通过侦听响应获得的 NSAID 值将该缓存行写入内存，然后使用原始请求的 NSAID 值从内存中读取。该写入及随后的读取只需到达已发生权限检查的

那个点即可。

• 如果使用了内存保护，则不得使用使缓存副本失效的侦听事务，例如 MakeInvalid。所有此类侦听事务都必须替换为同时将缓存行清理到主存的事务，例如 CleanInvalid。

• 因侦听而发生的、由互连生成的对主存的任何写入，都必须使用从侦听响应中获得的 NSAID 值。

• 如果单个管理者可以发出具有多个 NSAID 值的事务，则它必须确保对缓存副本的内部访问使用最初获取该缓存行时所用的 NSAID 值：

– 对于地址相同、但 NSAID 值不同的缓存行命中访问，必须先清理并使该缓存行失效，然后使用适当的 NSAID 值重新获取该缓存行。此过程确保执行了保护检查。

– 如果可以保证管理者从不用不同的 NSAID 值访问同一缓存行，则不需要清理和失效操作。该保证可以通过设计实现，也可以通过使用适当的缓存维护操作来确保。

• 在更改 NSAID 值的访问权限时，必须执行适当的缓存维护。

当代理对某位置没有写权限时，允许管理者写入该缓存行。也允许将更新后的缓存行使用相同的 NSAID 值传递给其他管理者。但是，不允许该更新传播到主存，也不允许传播到使用不同 NSAID 值的访问。

ARM IHI 0022 · 第 176 页

A10.2. 基于页的硬件属性（PBHA）

A10.2 基于页的硬件属性（PBHA）

基于页的硬件属性（PBHA）是与转换表条目相关联的 4 位描述符，可将其标注到事务请求上。

本规范描述了它们可以如何被传输，但它们的用途是 IMPLEMENTATION DEFINED 的。

以下信号用于读和写请求通道上，以传输 PBHA 值。

表 A10.3：AxPBHA 信号

Name	Width	Default	Description
AWPBHA, ARPBHA	4	-	A 4b user-defined descriptor associated with a translation table entry that can be annotated onto a transaction request.

PBHA_Support 属性用于指示某个接口是否支持 PBHA。

表 A10.4：PBHA_Support 属性

PBHA_Support	Default	Description
True		PBHA is supported. AWPBHA and ARPBHA are present on the interface.
False	Y	PBHA is not supported.

A10.2.1 PBHA 值

PBHA 值可以在地址转换期间被添加到请求中，并且如果下游组件支持它们，它们会在整个系统中传播。在 MMU 处，对同一页和同一物理地址空间的所有事务很可能具有相同的值，但随着 PBHA 值在系统中传递，其准确性可能会降低。

PBHA 值可能变得不准确的示例有：

- 当互连合并来自不同源的事务时，某些事务可能附带 PBHA 值，而另一些可能采用固定值。

- 在下游缓存中，PBHA 值可能并非在所有情况下都与数据一起被缓存。

- 在转换表中的 PBHA 值发生更改的情况下，在途事务上的值或已缓存数据可能变得不一致。可以使用适当的 TLB Invalidate 或缓存维护操作来实现一致性。

此列表并不详尽，鼓励设计者记录在其组件内 PBHA 可能变得不准确的情形。希望使用 PBHA 的系统集成者必须考虑源与目标之间的每一个组件，以确定目标的要求能够得到满足。

A10.3 子系统标识符

子系统标识符（ID）是一个可以添加到事务请求中的字段，用于指示这些请求源自哪个子系统。子系统 ID 可用于限定事务地址，并在系统各部分共享内存或设备时提供它们之间的隔离。

用于传输子系统 ID 的信号如 表 A10.5. 所示。

表 A10.5：AxSUBSYSID 信号

Name	Width	Default	Description
AWSUBSYSID, ARSUBSYSID	SUBSYSID_WIDTH	-	Subsystem identifier that indicates from which subsystem a request originates.

SUBSYSID_WIDTH 属性用于定义子系统 ID 信号的宽度和是否存在。如果该属性为零，则这些信号不存在。

表 A10.6：SUBSYSID_WIDTH 属性

Name	Values	Default	Description
SUBSYSID_WIDTH	0..8	0	Width of AWSUBSYSID and ARSUBSYSID in bits.

A10.3.1 子系统 ID 的使用

本规范未定义子系统 ID 的使用方式。

示例实现包括：

• 一个管理者或一组管理者，当它们对共享内存或外设具有相同的访问权限时，使用同一个子系统 ID。

• 一种互连，将来自不同子系统中管理者的请求合并。在这种情况下，该互连的管理者接口因而为不同的请求使用不同的子系统 ID。

• 在防火墙或内存保护单元（MPU）中使用子系统 ID 作为查找依据，以出于安全或安保原因隔离各子系统。

• 要求一致性域内的所有管理者使用同一个子系统 ID，从而可将其用于侦听过滤。

• 将子系统 ID 用于性能分析或监控。

• 一种互连，其将子系统 ID 通过某些接口传播，而不通过其他接口传播。

A10.4 Arm 压缩技术（ACT）

Arm 压缩技术（ACT，Arm Compression Technology）是一种基于块的压缩技术，它以最少的状态实现数据压缩与解压缩。这使得编解码器硬件可以与使用数据的组件相互分离，并且单个编解码器可以在多个

代理之间共享。

使用 ACT 时，管理者生成未压缩数据的加载和存储，这些加载和存储由互连路由到 ACT 编解码器。ACT 编解码器执行压缩/解压缩，并生成对内存中压缩数据所需的任何内存事务。编解码器使用请求的 ACT 负载中携带的信息来执行正确的压缩或解压缩。

该特性通过信号扩展了 AXI5 接口，以指示 ACT 事务并在管理者与外部编解码器之间携带 ACT 负载。

ACT_Support 属性决定接口是否支持 Arm 压缩技术信令。

表 A10.7：ACT_Support 属性

ACT_Support	Default	Description
v1		ACT is supported, ACT signals are present.
False	Y	ACT is not supported, ACT signals are not present.

对于以下接口类，ACT_Support 属性可以为 True：

• AXI5

当 ACT_Support 为 v1 时：

• 存在 ACT 信号，见 表 A10.9

• 支持 WriteACT 和 ReadACT 事务。

• 数据总线宽度（DATA_WIDTH）必须为 128b 或更大。

• Untranslated_Transactions 不得为 False，因为 ACT 事务是针对虚拟地址的。

连接管理者接口与从属者接口时，ACT_Support 属性必须兼容，如

表 A10.8 所示。

表 A10.8：ACT_Support 属性兼容性

	Subordinate: False	Subordinate: v1
Manager: False	Compatible	Compatible. AxACTV inputs tied LOW.
Manager: v1	Not compatible	Compatible

A10.4. Arm 压缩技术（ACT）

A10.4.1 ACT 信令

支持 ACT 需要以下信号。

表 A10.9：ACT 信号

Signal	Width	Default	Description
AWACTV	1	`0b0`	Asserted HIGH to indicate that this is a WriteACT request and AWACT contains a valid payload.
AWACT	ACT_W_WIDTH	All zeros	ACT payload on the write request channel.
ARACTV	1	`0b0`	Asserted HIGH to indicate that this is a ReadACT request and ARACT contains a valid payload.
ARACT	ACT_R_WIDTH	All zeros	ACT payload on the read request channel.

定义 ACT 载荷宽度的属性如 表 A10.10. 所示。

表 A10.10：ACT 宽度属性

Name	Values	Default	Description
ACT_W_WIDTH	0, 16..32	0	Width of AWACT in bits.
ACT_R_WIDTH	0, 16..32	0	Width of ARACT in bits.

以下规则适用于 ACT 信号宽度：

- 如果 ACT_W_WIDTH 为 0，则不存在 AWACT 和 AWACTV。
- 如果 ACT_R_WIDTH 为 0，则不存在 ARACT 和 ARACTV。
- 如果 ACT_Support 为 False，则 ACT_W_WIDTH 和 ACT_R_WIDTH 必须为 0。

A10.4.2 ACT 请求

WriteACT 请求通过将 AWSNOOP 置为 0x0 并将 AWACTV 置为 0b1 来表示。

• 当 AWACTV 为高电平时，AWSNOOP 必须为 0x0。

ReadACT 请求通过将 ARSNOOP 置为 0x0 并将 ARACTV 置为 0b1 来表示。

• 当 ARACTV 为高电平时，ARSNOOP 必须为 0x0。

WriteACT 和 ReadACT 请求具有以下约束：

• 突变为 INCR。

• AxCACHE 为 Device 事务。

• Domain 为 System。

• 如果 Length 大于 1 个传输，则 Size 与数据总线宽度相同。

• AxADDR[13:0] 为零。

• 对于写操作，事务容器内的所有写选通必须置位。

• AxLOCK 为 Normal。

• TagOp 为 Invalid。

ARM IHI 0022 · 第 180 页

A10.4. Arm 压缩技术 (ACT)

• ID 为 unique-in-flight，这意味着：

– 只有在读通道上不存在未完成事务时，才能发出 ACT 读请求

具有相同的 ID。

– 只有在写通道上不存在未完成事务时，才能发出 ACT 写请求

具有相同的 ID。

– 不得在读通道上发出与未完成的 ACT 读请求具有相同 ID 的请求。

– 不得在写通道上发出与未完成的 ACT 写请求具有相同 ID 的

请求。

– 若存在，AxIDUNQ 必须被置位。

A10.4.3 修改 ACT 事务

使用 ACT 的事务具有 Non-modifiable（不可修改）的内存属性，这意味着当事务在系统中推进时，对于哪些信号可以被修改存在限制。

AXI 规范允许 Non-modifiable（不可修改）事务在以下情况下更改其 Size 和 Length：

• 如果 Length 大于 16，但从属者接口不支持。在这种情况下，事务被

拆分为多个更小的事务。

• 如果事务通过数据宽度小于该请求的互连链路传输。

与事务关联的 ACT 载荷特定于该事务的 Size 和 Length，因此 ACT 事务绝不能更改其 Size 或 Length。这可能会限制传输 ACT 事务的子系统的拓扑。

ARM IHI 0022 · 第 181 页

其他写事务

本章介绍 AXI 协议中支持的其他写事务。

本章包含以下小节：

• A11.1 WriteZero 事务

• A11.2 WriteDeferrable 事务

ARM IHI 0022 · 第 182 页

第 A11 章 其他写事务

A11.1. WriteZero 事务

A11.1 WriteZero 事务

系统中许多写操作，尤其是来自 CPU 的写操作，其数据被设置为零。例如，在初始化或分配内存时。这些零值写操作会消耗写数据带宽和互连功耗，而使用无数据请求可以省去这些开销。

WriteZero 事务用于向缓存行大小的数据位置写入零值。该事务由写请求和写响应组成，但不含相关联的写数据传输。它在功能上等同于对同一位置执行一次常规写操作，且数据通道全部填满、所有数据的值均为零。

WriteZero_Transaction 属性用于指示某个接口是否支持 WriteZero 事务。

表 A11.1：WriteZero_Transaction 属性

WriteZero_Transaction	Default	Description
True		WriteZero is supported.
False	Y	WriteZero is not supported.

WriteZero 事务的规则如下：

• WriteZero 请求表示，由 address、size 和 length 属性所指示位置处的数据

必须置零。

• 一个 WriteZero 事务由 AW 通道上的一个请求和 B 通道上的单个响应组成。

• 一个 WriteZero 事务是缓存行大小的，并且是常规（Regular）事务，参见 A3.1.8 常规事务

• AWSNOOP 必须为 0b0111 或 0b00111。

• AWLOCK 必须为 0b0，即非独占访问。

• AWTAGOP 必须为 Invalid。

• AWID 必须在飞行中唯一（unique-in-flight），这意味着：

– 只有在没有使用相同 AWID 值的未完成写事务时，才能发出一个

WriteZero 事务。

– 管理者不得在写通道上发出与某个未完成 WriteZero 事务具有相同 AWID 的

请求。

– 如果存在 AWIDUNQ，则对于 WriteZero 事务必须置位 AWIDUNQ。

• AWDOMAIN 可以取任意值。如果 Domain 为 Shareable，则 WriteZero 的作用等同于

以零作为数据的 WriteUniqueFull。

• 发出 WriteZero 请求的管理者不能连接到不支持

WriteZero 的从属者。

ARM IHI 0022 · 第 183 页

A11.2. WriteDeferrable 事务

A11.2 WriteDeferrable 事务

在企业系统中，通常会使用加速器，这些加速器通过芯片间连接、使用 64 字节原子存储操作来访问。这些存储操作针对的是加速器内部的共享队列。在某些情况下，存储可能因队列已满而不被接受，但如果稍后重试则可能被接受。这类事务称为 WriteDeferrable。

PCIe Gen5 通过 Deferrable Memory Write（DMWr）事务提供对可延迟写的支持。该事务需要一个写响应，因此 DMWr 是一种非 Posted 写。预期 AXI 中的 WriteDeferrable 事务会转换为 PCIe DMWr 事务。

A11.2.1 WriteDeferrable 事务支持

WriteDeferrable_Transaction 属性用于指示接口是否支持 WriteDeferrable 事务。

表 A11.2：WriteDeferrable_Transaction 属性

WriteDeferrable_Transaction	Default	Description
True		WriteDeferrable is supported.
False	Y	WriteDeferrable is not supported.

发起 WriteDeferrable 请求的管理者不能连接到不支持 WriteDeferrable 的从属者。

A11.2.2 WriteDeferrable 信令

当 WriteDeferrable_Transaction 属性为 True 时，AWSNOOP 和 BRESP 必须足够宽，以容纳额外的编码：

• AWSNOOP_WIDTH 必须为 5。

• BRESP_WIDTH 必须为 3。

一个 WriteDeferrable 事务由请求、64 字节的写数据和写响应组成。

WriteDeferrable 事务的规则如下：

• AWSNOOP 为 0b10000。

• AWDOMAIN 为 0b11（系统可共享）。

• AWCACHE 为 Device 或 Normal Non-cacheable。

• Length x Size 的合法组合为：

– 1 x 64-bytes

– 2 x 32-bytes

– 4 x 16-bytes

– 8 x 8-bytes

– 16 x 4-bytes

• 在 64 字节容器内，WSTRB 的所有位都必须置位。

• AWADDR 按 64 字节对齐。

• AWBURST 为 INCR。

ARM IHI 0022 · 第 184 页

A11.2. WriteDeferrable 事务

• AWLOCK 处于取消置位状态，不是独占访问。

• AWATOP 为 Non-atomic 事务。

• AWTAGOP 为 Invalid。

• 该 ID 对所有事务而言是飞行中唯一的（unique-in-flight），这意味着：

– 仅当写通道上不存在具有相同 ID 值的未完成事务时，才可以发出 WriteDeferrable 事务。

– 管理者不得在写通道上发出与某个未完成的 WriteDeferrable 事务具有相同 ID 的请求。

– 如果存在 AWIDUNQ，则对于 WriteDeferrable 事务必须将其置位。

• WriteDeferrable 事务必须被视为 64 字节原子，因此：

– 它只能针对单副本原子性大小为 64 字节或更大的位置。

– 该请求不得被拆分，也不得与其他事务合并。

A11.2.3 对 WriteDeferrable 请求的响应

表 A11.3 展示了对 WriteDeferrable 请求的响应的含义。

表 A11.3：WriteDeferrable 响应含义

BRESP[2:0]	Response	Indication
0b000	OKAY	The write was accepted by a Subordinate that supports WriteDeferrable transactions and was successful.
0b001	EXOKAY	Not a permitted response to WriteDeferrable.
0b010	SLVERR	Write has reached an end point but has been unsuccessful.
0b011	DECERR	Write has not reached a point where data can be written.
0b100	DEFER	Write was unsuccessful because it cannot be serviced at this time but might be successful if resent later. The location is not updated. This response is only permitted for a WriteDeferrable transaction.
0b101	TRANSFAULT	Write was terminated because of a translation fault which might be resolved by a PRI request. This response is only permitted if AWMMUFLOW is PRI.
0b110	RESERVED	–
0b111	UNSUPPORTED	Write was unsuccessful because the transaction type is not supported by the target. The location is not updated. This response is only permitted for a WriteDeferrable transaction.

如果互连检测到某个 WriteDeferrable 的目标是不支持 WriteDeferrable 事务的从属者，则不得传播该请求。

在这种情况下，预期会发送 UNSUPPORTED 响应，但也允许使用 SLVERR 或 DECERR。

能够识别 WriteDeferrable 但无法处理它的从属者接口，具有为 True 的 WriteDeferrable_Transaction 属性，但预期会以 UNSUPPORTED 响应。

系统监控、调试与用户扩展

本章介绍用于系统监控与调试的 AXI 特性。本章还介绍了如何为每个通道添加用户自定义扩展。

本章包含以下小节：

• A12.1 内存系统资源分区与监控（MPAM）

• A12.2 内存标记扩展（MTE）

• A12.3 跟踪信号

• A12.4 用户环回信号

• A12.5 用户自定义信号

第 A12 章 系统监控、调试与用户扩展

A12.1. 内存系统资源分区与监控 (MPAM)

A12.1 内存系统资源分区与监控 (MPAM)

内存系统资源分区与监控 (MPAM) 是一种用于为物理机和虚拟机分区和监控内存系统资源的技术。完整的 MPAM 架构在

Armv8.4 扩展 [6] 中描述。

每个支持 MPAM 的管理者都会将 MPAM 信息添加到其请求中。MPAM 信息会通过系统传播到内存组件，在这些组件中可用于影响资源分配决策。基于 MPAM 信息监控内存使用情况还可以实现性能调优以及机器之间的精确计费。

A12.1.1 MPAM 信令

如 表 A12.1 所示的 MPAM_Support 属性用于指示接口是否支持 MPAM。

表 A12.1：MPAM_Support 属性

MPAM_Support	Default	Description
MPAM_12_1		The interface is enabled for MPAM and includes the MPAM signals on AW and AR channels. The width of PARTID is 12 and PMG is 1.
MPAM_9_1		The interface is enabled for MPAM and includes the MPAM signals on AW and AR channels. The width of PARTID is 9 and PMG is 1.
False	Y	MPAM is not supported, the interface is not MPAM enabled and no MPAM signals are present on the interface.

用于支持 MPAM 的信号如 表 A12.2. 所示。

表 A12.2：AxMPAM 信号

Name	Width	Default	Description
AWMPAM, ARMPAM	MPAM_WIDTH	-	Memory System Resource Partitioning and Monitoring (MPAM) information for a request.

MPAM_WIDTH 的取值由 MPAM_Support 和 RME_Support 属性决定。

当 MPAM_Support 为 False 时，MPAM_WIDTH 必须为零。

A12.1.2 MPAM 字段

MPAM 字段根据 MPAM_Support 和 RME_Support 属性编码在 AxMPAM 信号中。

当 MPAM_Support 为 MPAM_9_1 且 RME_Support 为 False 时，MPAM_WIDTH 必须为 11，映射关系如

表 A12.3. 所示

表 A12.3：RME_Support 为 False 时的 MPAM_9_1 字段

Field	Description	Width	Mapping
MPAM_NS	Security indicator	1	AxMPAM[0]
PARTID	Partition identifier	9	AxMPAM[9:1]
PMG	Performance monitor group	1	AxMPAM[10]

当 MPAM_Support 为 MPAM_9_1 且 RME_Support 为 True 时，MPAM_WIDTH 必须为 12，映射关系如

表 A12.4. 所示

表 A12.4：RME_Support 为 True 时的 MPAM_9_1 字段

Field	Description	Width	Mapping
MPAM_SP	Physical address space indicator	2	AxMPAM[1:0]
PARTID	Partition identifier	9	AxMPAM[10:2]
PMG	Performance monitor group	1	AxMPAM[11]

当 MPAM_Support 为 MPAM_12_1 且 RME_Support 为 False 时，MPAM_WIDTH 必须为 14，映射关系如

表 A12.5. 所示

表 A12.5：RME_Support 为 False 时的 MPAM_12_1 字段

Field	Description	Width	Mapping
MPAM_NS	Security indicator	1	AxMPAM[0]
PARTID	Partition identifier	12	AxMPAM[12:1]
PMG	Performance monitor group	1	AxMPAM[13]

当 MPAM_Support 为 MPAM_12_1 且 RME_Support 为 True 时，MPAM_WIDTH 必须为 15，映射关系如

表 A12.6. 所示

表 A12.6：RME_Support 为 True 时的 MPAM_12_1 字段

Field	Description	Width	Mapping
MPAM_SP	Physical address space indicator	2	AxMPAM[1:0]
PARTID	Partition identifier	12	AxMPAM[13:2]
PMG	Performance monitor group	1	AxMPAM[14]

A12.1.3 MPAM 组件交互

实现 MPAM 技术会对管理者、互连和从属者组件产生影响。

如果某个管理者组件包含在支持 MPAM 的系统中，但并不支持 MPAM 信令，那么该系统必须添加 MPAM 信息。默认行为是实现定义；一种可能的做法是将请求的物理地址空间复制到 MPAM 的最低有效位上，并将其余更高位零扩展。

管理者组件

支持 MPAM 的管理者组件必须在相应的 AxVALID 置位时驱动 MPAM 信号。对于所有事务类型，所使用的值都是实现定义。期望（但并非要求）管理者对读请求和写请求使用相同的值集合。管理者可能不会用到接口上可以发送的全部 PARTID 或 PMG 值。

互连组件

MPAM 标识符具有全局作用域。并不要求互连组件使 MPAM 标识符唯一。当互连的管理者接口连接到支持 MPAM 的从属者时，它可以使用传播的值或实现定义的值。

从属者组件

支持 MPAM 的从属者组件可以使用 MPAM 信息进行内存分区与监控。MPAM 信号在相应的 AxVALID 置位时被采样。

A12.2 内存标记扩展（MTE）

内存标记扩展（MTE）提供了一种可用于检测内存安全性违规的机制。

当一块内存区域被分配用于特定用途时，会为其赋予一个 Allocation Tag 值。随后访问该内存时，会提供一个与该访问的物理地址相对应的 Physical Tag 值。如果 Physical Tag 与 Allocation Tag 不匹配，则会产生警告。

Allocation Tag 存储在内存系统中，并且可以像数据一样被缓存。每个标签为 4 位，并与一个 16 字节对齐的地址位置相关联。

支持以下操作：

• 使用写事务更新 Allocation Tag 值，可以更新相关联的数据值，也可以不更新。

• 读取数据及其关联的 Allocation tag。请求方随后可以对 Physical Tag 与 Allocation Tag 进行检查。

• 使用 Physical Tag 写入内存，以便与 Allocation Tag 进行比较。结果在事务响应中指示。

当系统中支持内存标记时，并不要求每个事务都使用内存标记。也不要求系统中的每个组件都支持内存标记。

内存标记扩展在 Arm A-profile 架构 v8.5 及之后版本上受支持，其描述见

《Arm® Architecture Reference Manual for A-profile architecture》[3]

A12.2.1 MTE 支持

接口的 MTE_Support 属性用于指示对 MTE 的支持级别。根据用例不同，可以使用不同的支持级别。

表 A12.7：MTE_Support 属性

MTE_Support	Default	Description
Standard		Memory tagging is fully supported on the interface, all MTE signals are present.
Simplified		All memory tagging operations are supported except MTE Match. Partial tag writes are not permitted, so when AWTAGOP is Update, all WTAGUPDATE bits that correspond to the tags inside the transaction container must be asserted. BTAGMATCH is not present. BCOMP is not required.
Basic		Memory tagging is supported on the interface at a basic level. A limited set of tag operations are permitted. BTAGMATCH is not present. BCOMP is not required.
False	Y	Memory tagging is not supported on the interface and no MTE signals are present.

出现以下情况时，MTE_Support 必须为 False：

• DATA_WIDTH 为 32 或更小。

• Untranslated_Transactions 为 True、v1 或 v2。

ARM IHI 0022 · 第 190 页

A12.2 内存标记扩展（MTE）

根据 MTE_Support

属性的取值，管理者接口与从属者接口之间的兼容性如 表 A12.8. 所示

表 A12.8：MTE_Support

	Subordinate: False	**Subordinate: Basic**	**Subordinate: Simplified**	**Subordinate: Standard**
Manager: False	Compatible.	Compatible.	Compatible.	Compatible.
Manager: Basic	Protocol compliant. The Subordinate ignores **AxTAGOP**, so write tags are lost and read tag values are static.	Compatible.	Compatible.	Compatible.
Manager: Simplified	Protocol compliant. The Subordinate ignores **AxTAGOP**, so write tags are lost and read tag values are static.	Not compatible.	Compatible.	Compatible.
Manager: Standard	Not compatible.	Not compatible.	Not compatible.	Compatible.

A12.2.2 MTE 信令

支持 MTE 所需的信号如 表 A12.9. 所示

表 A12.9：MTE 信号

Name	Width	Default	Description
AWTAGOP	2	0b00 (Invalid)	Indicates if MTE tags are associated with a write transaction.
ARTAGOP	2	0b00 (Invalid)	Indicates if MTE tags are requested with a read transaction.
WTAG, RTAG	ceil(DATA_WIDTH/128)*4	-	Memory tag associated with data. There is a 4-bit tag per 128-bits of data, with a minimum of 4-bits. It has the same validity rules as the associated data. It is recommended that invalid tags are driven to zero.
WTAGUPDATE	ceil(DATA_WIDTH/128)	-	Indicates which tags must be written to memory when AWTAGOP is Update. There is 1 bit per 4 bits of tag.
BTAGMATCH	2	-	Indicates the result of a tag comparison on a write transaction.
BCOMP	1	0b1	Asserted HIGH to indicate a Completion response.

A12.2.3 缓存标记

被缓存的 Allocation 标记必须保持硬件一致。其一致性机制与数据相同。适用的标记缓存状态为：Invalid、Clean 和 Dirty。处于 Clean 或 Dirty 的行即为 Valid。

ARM IHI 0022 · 第 191 页

A12.2. 内存标记扩展（MTE）

数据缓存状态与标签缓存状态的组合约束为：

• 仅当数据有效时，标签才能为有效。

• 当数据有效时，标签可以为无效。

• 当被缓存的行被驱逐且标签为脏时，允许将被驱逐的干净数据视为脏数据。

• 当脏标签从缓存中被驱逐时，必须将其写回内存，或者按脏状态传递给

另一个缓存。

• 当干净标签从缓存中被驱逐时，可以将其发送到其他缓存，也可以静默丢弃。

• 命中带有有效标签的行的 CMO 会同时作用于数据和标签。

• 当 MakeInvalid 或 ROMI 事务命中带有脏标签的行时，必须将这些标签写回

内存。

A12.2.4 传输标签

当 AWTAGOP 不是 Invalid 时，标签值使用 WTAG 信号传输。

当 ARTAGOP 不是 Invalid 时，标签值使用 RTAG 信号传输。

传输标签时，除基于事务类型的其他约束之外，还适用以下规则：

• 事务必须为缓存行大小或更小，且不得跨越缓存行边界。

• AxADDR 必须是物理地址，因此如果存在 AxMMUVALID，则它必须为 LOW。

• AxBURST 必须是 INCR 或 WRAP，而不能是 FIXED。

• 事务必须是访问 Normal Write-Back 内存，这意味着：

– CACHE_Present 属性必须为 True。

– AxCACHE[3:2] 不是 0b00。

– AxCACHE[1:0] 是 0b11。

• ID 值必须是在途唯一（unique-in-flight）的，这意味着：

– 只有当不存在使用相同 ARID 值的未完成读事务时，才能发出标签操作为 Transfer 或 Fetch 的读

事务。

– 管理者不得在读通道上发出与标签操作为 Transfer 或 Fetch 的未完成读事务具有相同 ARID 的

请求。

– 如果存在 ARIDUNQ，对于标签操作为 Transfer 或 Fetch 的读事务，必须将其置位。

– 只有当不存在使用相同 AWID 值的未完成写事务时，才能发出标签操作为 Transfer、Update 或 Match 的写

事务。

– 管理者不得在写通道上发出与标签操作为 Transfer、Update 或 Match 的未完成写事务具有相同 AWID 的

请求。

– 如果存在 AWIDUNQ，对于标签操作为 Transfer、Update 或 Match 的写事务，必须将其置位。

• 内存标签在 RTAG 或 WTAG 上传输，其中 TAG[4n-1:4(n-1)] 对应于

DATA[128n-1:128(n-1)]。

• 对于宽于 128 位的数据宽度，标签信号会携带多个标签。标签根据所传输的数据进行相应的驱动，其中最低有效标签位用于传输最低有效 128 位数据的标签。

• 对于使用读数据分块（read data chunking）的读事务，只有与有效分块选通（chunk strobe）相对应的标签

才需要有效。

ARM IHI 0022 · 第 192 页

A12.2. 内存标记扩展 (MTE)

• 对于多个传输寻址同一标签的写事务，WTAG 与 WTAGUPDATE 的值对于该事务访问的每个 4 位标签

必须保持一致。

A12.2.5 带标签的读

读事务可以请求随数据一起返回分配标签，这由 ARTAGOP 的值决定，如 表 A12.10. 所示。

表 A12.10：ARTAGOP 编码

ARTAGOP	Operation	Meaning
0b00	Invalid	Tags are not required to be returned with the data. In the response to this request, RTAG is invalid and must be zero.
0b01	Transfer	Each transfer of read data must have a valid tag value. Tags must be sent for every 16-byte granule that is accessed, even if the address is not aligned to 16 bytes.
0b10	RESERVED	-
0b11	Fetch	Only tags are required to be fetched. Data is not required to be valid and must not be used by the Manager. Transactions using Fetch must be cache line sized and Regular. Tags must be sent for every 16-byte granule that is accessed.

对于哪些读通道操作码可以与 MTE 标签传输一起使用存在限制。表 A12.11 显示了对于 MTE_Support 的每种配置，Opcode 与 TagOp 的哪些组合是合法的。

TagOp 编码 Invalid 对于所有操作码都是合法的。

星号 (*) 表示该操作码的所有变体。

表 A12.11：读事务的合法标签操作

Opcode	MTE_Support = Basic		MTE_Support = Simplified		MTE_Support = Standard	
	Transfer	Fetch	Transfer	Fetch	Transfer	Fetch
ReadNoSnoop	Y	-	Y	Y	Y	Y
ReadOnce	Y	-	Y	-	Y	-
ReadShared	Y	-	Y	-	Y	-
ReadClean	Y	-	Y	-	Y	-
ReadOnceCleanInvalid	-	-	-	-	-	-
ReadOnceMakeInvalid	-	-	-	-	-	-
CleanInvalid*	-	-	-	-	-	-
CleanShared*	-	-	-	-	-	-
MakeInvalid	-	-	-	-	-	-
DVM Complete	-	-	-	-	-	-

A12.2.6 带标签的写

一次写操作可以请求将分配标签与数据一同写入，或者该写操作包含一个物理标签，并将其与内存中已存储的分配标签进行比较。信号 AWTAGOP 指示要执行的标签操作。

表 A12.12：AWTAGOP 编码

AWTAGOP	Operation	Meaning
0b00	Invalid	The tags are not valid; no tag updating or checking is required. WTAGUPDATE must be deasserted. WTAG must be zero.
0b01	Transfer	The tags are Clean. Tag check does not need to be performed. The completer of the write can cache the tags if it is allocating the data. WTAGUPDATE must be deasserted. WTAG bits must be valid for every byte in the transaction container.
0b10	Update	Tag values have been updated and are dirty; the tags in memory must be updated, according to WTAGUPDATE. WTAGUPDATE can have any number of bits asserted, including none. Tags that are only partially addressed in the transaction must have WTAGUPDATE deasserted. Write*Full* Opcodes must have all associated WTAGUPDATE bits asserted. WTAG must be valid for every associated WTAGUPDATE bit that is asserted.
0b11	Match	The tags in the write must be checked against the Allocation Tag values that are obtained from memory. The Match operation must be performed for all tags where any corresponding write data strobes are asserted. It is required to update memory with the data, even if the match fails. WTAGUPDATE must be deasserted. WTAG bits must be valid for byte lanes that are enabled by WSTRB. For interfaces with more than 4 bits of tags, the Match operation is performed only on those tags that correspond to active byte lanes.

对于带标签 Update 的写操作，WTAGUPDATE 指示必须写入哪些标签。它遵循以下规则：

- WTAGUPDATE[n] 对应于 WTAG[4n+3:4n]。
- 如果某位置位，则必须将相应的标签写入内存。
- 如果某位取消置位，则相应的标签无效。
- 事务容器之外的 WTAGUPDATE 位必须取消置位。
- 对于除 Update 之外的操作，WTAGUPDATE 必须取消置位。
- 通过置位 WTAGUPDATE 并取消置位 WSTRB，可以实现仅标签的写操作。

ARM IHI 0022 · 第 194 页

A12.2. 内存标记扩展（MTE）

对于哪些写通道操作码可以与 MTE 标签传输一起使用，存在一些限制。表 A12.13 展示了对于 MTE_Support 的每种配置，操作码与 TagOp 的哪些组合是合法的。

TagOp 编码为 Invalid 对所有操作码都是合法的。

星号（*）表示该操作码的所有变体。

表 A12.13：写事务的合法标签操作

Opcode	MTE_Support = Basic			MTE_Support = Simplified			MTE_Support = Standard		
	Transfer	Update	Match	Transfer	Update[1]	Match	Transfer	Update	Match
WriteNoSnoop	-	Y	-	-	Y	-	Y	Y	Y[2]
WriteUnique*	-	Y	-	-	Y	-	-	Y	-
WriteNoSnoopFull	-	Y	-	Y	Y	-	Y	Y	Y
WriteBackFull	-	Y	-	Y	Y	-	Y	Y	-
WriteEvictFull	Y	-	-	Y	-	-	Y	-	-
Atomic	-	-	-	-	-	-	-	-	Y
CMO	-	-	-	-	-	-	-	-	-
Write*CMO	-	-	-	Y[3]	Y	-	Y[3]	Y	-
WriteZero	-	-	-	-	-	-	-	-	-
WriteUnique*Stash	-	-	-	-	-	-	-	-	-
StashOnce*	-	-	-	-	-	-	-	-	-
StashTranslation	-	-	-	-	-	-	-	-	-
Prefetch	-	-	-	Y	-	-	Y	-	-
WriteDeferrable	-	-	-	-	-	-	-	-	-
UnstashTranslation	-	-	-	-	-	-	-	-	-
InvalidateHint	-	-	-	-	-	-	-	-	-

1 不支持部分标签更新。

2 非独占写。

3 Domain 必须为 Non-shareable。

A12.2. 内存标记扩展（MTE）

带标记 Match 操作的写事务（AWTAGOP 为 0b11）其响应分为两部分：

• Completion 响应，表示该写是可观察的。

• Match 响应，表示标记比较通过还是失败。

两部分响应使数据存储部分与标记存储部分相互独立的组件能够独立地响应。

响应传输可以按任意顺序发送。这两部分可以选择合并为单个响应传输。

这些响应通过 BCOMP 和 BTAGMATCH 来表示。表 A12.14 给出了 BTAGMATCH 的编码。

表 A12.14：BTAGMATCH 编码

BTAGMATCH	Operation	Meaning
0b00	None	No match result because not a match transaction
0b01	Separate	Match result is in a separate response transfer
0b10	Fail	Tags do not match
0b11	Pass	Tags match

Completion 响应

Completion 响应表示该写是可观察的。它有下列规则：

• BCOMP 必须置位。

• BTAGMATCH 必须为 0b01（匹配结果在单独的响应中）。

• BID 必须与 AWID 具有相同的值。

• 如果支持 Loopback 信号通知，则 BLOOP 必须与 AWLOOP 具有相同的值。

• BRESP 可以取对该请求操作码而言合法的任意值。

• Completion 响应必须遵循常规的响应排序规则。

• 收到该响应时即可重用该 ID 值。

Match 响应

Match 响应表示对某次写的标记比较的结果。

• 如果整个事务的每一次传输标记都匹配，则该响应为 Pass。

• 如果与有效写数据字节通道关联的任何标记与已存储的标记不匹配，则该响应为

Fail。

Match 响应有下列规则：

• BCOMP 必须取消置位。

• BTAGMATCH 必须为 0b11（Pass）或 0b10（Fail）。

• BID 必须与 AWID 具有相同的值。

• BIDUNQ 可以取任意值，不要求与 AWIDUNQ 具有相同的值。

• BLOOP 可以取任意值，不要求与 AWLOOP 具有相同的值。

• BRESP 可以取对该请求操作码而言合法的任意值。

• Match 响应没有排序要求，它可以超越任何其他响应传输，也可以被任何其他响应传输超越。

ARM IHI 0022 · 第 196 页

组合响应

从属者可以选择将这两个响应合并为单次传输。适用以下规则：

• BCOMP 必须置位。

• BTAGMATCH 必须为 0b11（Pass）或 0b10（Fail）。

• BID 必须与 AWID 具有相同的值。

• 如果支持 Loopback 信号通知，则 BLOOP 必须与 AWLOOP 具有相同的值。

• BRESP 可以取对该请求操作码而言合法的任意值。

• 组合响应必须遵循常规的响应排序规则。

• 收到该响应时即可重用该 ID 值。

对 Match 操作的可能响应如 表 A12.15. 所示

表 A12.15：对 Match 操作的可能响应

BTAGMATCH	BCOMP	Description
0b00	0b0	Not legal for a response to a request with tag Match.
0b00	0b1	Not legal for a response to a request with tag Match.
0b01	0b0	Not legal.
0b01	0b1	Completion response, part of a two-part response.
0b10	0b0	Match Fail, part of a two-part response.
0b10	0b1	Match Fail or MTE Match not supported, one-part response.
0b11	0b0	Match Pass, part of a two-part response.
0b11	0b1	Match Pass, one-part response.

A12.2.7 内存标记互操作性

当对不支持内存标记的内存位置执行 MTE 操作时，所产生的数据必须与对同一位置执行非 MTE 操作所产生的数据完全相同。

• 对于带 Transfer 或 Fetch 的读，建议 RTAG 为零。

• 对于带 Transfer 或 Update 的写，数据必须正常写入。标记被丢弃。

• 对于带 Match 的写，数据必须正常写入，并给出单个组合响应。

BTAGMATCH 必须为 0b10（Fail）。

除非对等效的非 MTE 操作会给出不同的响应，否则从属者应给出对 MTE 操作的 OKAY 响应。

A12.2.8 MTE 与原子事务

对受内存标记保护的位置的原子事务可以使用写 Match 操作。原子事务不能与 Transfer 或 Update 操作一起使用。

带 Match 的 AtomicCompare 事务可以是 16 字节或 32 字节。如果该事务为 32 字节，则与比较字节和交换字节相关联的标记位必须使用相同的标记值。

原子事务中返回的读数据没有有效的 RTAG 值，因此建议 RTAG 为零。

A12.2.9 MTE 与预取事务

当 AWTAGOP 为 Transfer 的预取事务表示，如果可能，应在预取数据的同时预取标记。预取事务没有写数据，因此该事务内不会发生标记 Transfer 操作。

A12.2.10 MTE 与毒化

第 A16.1 节 使用毒化的数据保护讨论了与读数据和写数据相关联的毒化概念。不存在与 Allocation Tags 直接关联的毒化信令。使用毒化数据写入标记时，所存储的标记可能被标记为已毒化。

其确切机制为 IMPLEMENTATION DEFINED。实现方式可以选择执行下列之一，但也可能存在其他实现方式。

• 与数据关联的毒化导致该标记被毒化。取决于与该标记关联的毒化的

粒度，可能无法使用与清除数据关联毒化相同的技术来清除该毒化。

• 与数据关联的毒化不会导致该标记被毒化。这意味着损坏的标记

随后可能在 MTE Match 操作中被使用，从而可能错误地失败。出现这种情况的速率应显著低于出现数据损坏的速率。

• 可能采用多种方法的组合，具体取决于所使用的缓存或存储结构。

A12.3 跟踪信号

可以为每个通道关联一个可选的跟踪（Trace）信号，以支持系统的调试、跟踪和性能测量。

Trace_Signals 属性用于指示组件是否支持跟踪信号。

表 A12.16：Trace_Signals 属性

Trace_Signals	Default	Description
True		Trace signals are included on all channels.
False	Y	Trace signals are not present.

与每个通道关联的跟踪信号如 表 A12.17. 所示。如果 Trace_Signals 属性为 True，则对于所有存在的通道，都必须存在相应的跟踪信号。

表 A12.17：跟踪信号

Name	Width	Default	Description
AWTRACE	1	-	Trace signal associated with the write request channel.
WTRACE	1	-	Trace signal associated with the write data channel.
BTRACE	1	-	Trace signal associated with the write response channel.
ARTRACE	1	-	Trace signal associated with the read request channel.
RTRACE	1	-	Trace signal associated with the read data channel.

本规范未详细说明跟踪信号的具体用法，但预期跟踪信号的使用在整个系统中是协同的，并且在给定时刻只发生一种跟踪信号的使用。跟踪信号的行为是 IMPLEMENTATION DEFINED 的，但给出了以下建议：

• 管理者接口可以随应被跟踪的事务的地址一起置位 Trace 信号

以使其在系统中传递。

• 对于请求中 Trace 信号已置位的事务提供响应的组件，提供的

响应中 Trace 信号也置位。

• 对于请求中 Trace 信号已取消置位的事务提供响应的组件

提供的响应中 Trace 信号也取消置位。

• 直通（pass-through）事务的组件保留请求和响应的 Trace 属性。

• 如果下游组件不支持跟踪信号，互连可以在

相应的传输上置位 Trace。

• 接收到 AWTRACE 已置位的请求的从属者，应随响应一起

置位 BTRACE 信号。

• 如果接口包含 BCOMP，那么对于 BCOMP 已取消置位的响应，BTRACE 可以取任意值。

• WTRACE 应通过互连组件传播。

• 接收到 ARTRACE 信号已置位的请求的从属者，应在读响应的每一次传输

中随该传输一起置位 RTRACE 信号。

• 对于需要在读通道上给出响应的原子事务，如果 AWTRACE 已置位，

则应置位 RTRACE 信号。

A12.4. 用户 Loopback 信号机制

A12.4 用户 Loopback 信号机制

用户 Loopback 信号机制允许正在发起请求的代理将与该事务相关的信息存储在一个带索引的表中。

然后，事务响应可以使用一个快速的表索引来获取所需信息，而无需使用事务 ID 进行更复杂的查找。

Loopback_Signals 属性用于指示某个组件是否支持 Loopback 信号。

表 A12.18：Loopback_Signals 属性

Loopback_Signals	Default	Description
True		Loopback signaling is supported.
False	Y	Loopback signaling is not supported.

与各通道相关联的 Loopback 信号如 表 A12.19 所示。

表 A12.19：Loopback 信号

Name	Width	Default	Description
AWLOOP	LOOP_W_WIDTH	All zeros	A user-defined value that must be reflected from a write request to response transfers.
BLOOP	LOOP_W_WIDTH	All zeros	A user-defined value that is copied from the write request to write responses.
ARLOOP	LOOP_R_WIDTH	All zeros	A user-defined value that must be reflected from a read request to response and data transfers.
RLOOP	LOOP_R_WIDTH	All zeros	A user-defined value that is copied from the read request to response and data transfers.

Loopback 信号的宽度由 表 A12.20 中所示的属性决定。最大宽度是一项建议。

表 A12.20：Loopback 信号宽度属性

Name	Values	Default	Description
LOOP_W_WIDTH	0..8	-	Loop signal width on write channels in bits, applies to AWLOOP and BLOOP.
LOOP_R_WIDTH	0..8	-	Loop signal width on read channels in bits, applies to ARLOOP and RLOOP.

Loopback 宽度属性的规则如下：

• 如果 LOOP_W_WIDTH 为 0，则不存在 AWLOOP 和 BLOOP。

• 如果 LOOP_R_WIDTH 为 0，则不存在 ARLOOP 和 RLOOP。

• 如果 Loopback_Signals 为 False，则 LOOP_R_WIDTH 和 LOOP_W_WIDTH 必须为 0。

• 如果 Loopback_Signals 为 True，则 LOOP_W_WIDTH 或 LOOP_R_WIDTH 必须大于 0。

ARM IHI 0022 · 第 200 页

A12.4 用户回环信号

使用规则如下：

• BLOOP 的值必须与 AWLOOP 上的值完全相同。

• 如果接口包含 BCOMP，则对于 BCOMP 取消置位的响应，BLOOP 可以取任意值。

• 对于所有读数据传输，RLOOP 的值必须与 ARLOOP 上的值完全相同。

• 对于需要在读通道上给出响应的原子事务，RLOOP 的值必须与 AWLOOP 上呈现的值完全相同。这意味着管理者必须使用能够在 AWLOOP 和 RLOOP 上同时给出的回环值。

回环值不要求唯一。来自同一管理者的多个未完成事务允许使用相同的值。

不要求回环值在事务穿过系统的过程中保持不变。中间组件可以存储它所接收请求的回环值，并对其向下游传播的请求使用自己的值。当该组件接收到下游事务的响应时，它可以取回原事务的回环值。

ARM IHI 0022 · 第 201 页

A12.5. 用户自定义信号

A12.5 用户自定义信号

AXI 接口可以包含一组用户定义的信号，称为 User 信号。当存在现有 AMBA 规范未覆盖的需求时，这些信号可用于为事务补充信息。

信息可以添加到：

- 事务请求
- 事务响应
- 事务内每一次读数据或写数据的传输

通常建议避免使用 User 信号。AXI 协议未定义这些信号的功能，如果两个组件以不兼容的方式使用相同的 User 信号，可能会导致互操作性问题。

A12.5.1 配置

User 信号的存在性与宽度由 表 A12.21： 中的属性指定：

表 A12.21：User 信号属性

Name	Values	Default	Description
USER_REQ_WIDTH	0..128	0	Width of user extensions to a request in bits, applies to AWUSER and ARUSER.
USER_DATA_WIDTH	0..512	0	Width of user extensions to data in bits, applies to WUSER and RUSER.
USER_RESP_WIDTH	0..16	0	Width of user extensions to responses in bits, applies to BUSER and RUSER.

如果某个属性的值为零，则接口上不存在与之关联的信号。

最大信号宽度仅供参考，用于为可配置接口设定一个合理的上限。

A12.5.2 User 信号

可以添加到各通道的 User 信号如 表 A12.22. 所示。

表 A12.22：User 信号

Name	Width	Default	Description
AWUSER, ARUSER	USER_REQ_WIDTH	All zeros	User-defined extension to a request.
WUSER	USER_DATA_WIDTH	All zeros	User-defined extension to write data.
BUSER	USER_RESP_WIDTH	All zeros	User-defined extension to a write response.
RUSER	USER_DATA_WIDTH + USER_RESP_WIDTH	All zeros	User-defined extension to read data and response.

A12.5.3 使用注意事项

在实现 User 信号的情况下：

• 关于 User 信号是否存在及其位宽的设计决策，是针对请求、数据和响应通道分别独立做出的。

• 并不要求请求 User 信号上的值反映到响应 User 信号上。

为便于进行数据位宽和协议转换，建议：

• USER_DATA_WIDTH 是数据通道位宽（以字节为单位）的整数倍。

• 对于读响应或写响应的每一次传输，User 响应位的值都相同。

• RUSER 的低位用于传送每事务的响应信息。

• RUSER 的高位用于传送每传输的读数据信息。

未翻译事务

本章描述 AXI 如何支持对位于系统内存管理单元（System Memory Management Unit，SMMU）上游的组件使用虚拟地址和翻译暂存提示。本章包含以下各节：

• A13.1 分布式虚拟内存简介

• A13.2 对未翻译事务的支持

• A13.3 未翻译事务的信令

• A13.4 翻译标识符

• A13.5 PCIe 相关考虑

• A13.6 翻译故障流程

• A13.7 未翻译事务限定符

• A13.8 MMU 信号与 PAS 的允许组合

• A13.9 StashTranslation 操作码

• A13.10 UnstashTranslation 操作码

第 A13 章 未翻译事务

A13.1. 分布式虚拟内存简介

A13.1 分布式虚拟内存简介

使用分布式虚拟内存（DVM）的示例系统如 图 A13.1 所示。

管理者 1 管理者 2

AXI 带 AXI 带 虚拟

处理器 未翻译 未翻译 处理器



图 A13.1：虚拟内存系统

在 图 A13.1 中，系统内存管理单元（SMMU）将虚拟地址空间中的地址转换为物理地址空间中的地址。尽管系统中的所有组件都必须使用单一的物理地址空间，但 SMMU 组件使不同的管理者组件能够在各自独立的虚拟地址空间或中间物理地址空间中工作。

图 A13.1 所示的虚拟内存系统中的典型过程可能如下运行：

1. 在虚拟地址（VA）空间中工作的管理者组件发出一个使用 VA 的事务。

2. SMMU 接收该 VA，将其转换为物理地址（PA）：

• 如果 SMMU 最近执行过所请求的转换，则它可以从其 TLB 中获得该转换的缓存副本。

• 否则，SMMU 必须执行转换表遍历，访问内存中的转换表以获得所需的 VA 到 PA 转换。

3. SMMU 使用该 PA 为发起请求的组件发出该事务。

在该过程的第 2 步中，所需 VA 的转换可能不存在。在这种情况下，转换表遍历会产生一个故障，该故障必须通知给维护转换表的代理。为使所需的访问得以继续，该代理必须随后提供所需的 VA 到 PA 转换。通常，它会用所需的信息更新转换表。

维护转换表可能需要对缓存在 TLB 中的转换表条目进行修改。为防止使用这些条目，可以使用 DVM 消息来发出 TLB 无效化操作。

在转换表已更新且必要的 TLB 无效化已执行之后，使用 DVM Sync 事务来确保所有所需的事务都已完成。

有关用于维护 SMMU 的 DVM 消息的详细信息，可参见 第 A15 章 分布式虚拟内存

消息。

ARM IHI 0022 · 第 205 页

A13.2. 对未翻译事务的支持

A13.2 对未翻译事务的支持

AXI 通过未翻译事务扩展支持使用虚拟地址。

Untranslated_Transactions 属性用于指示某个接口支持哪个版本的未翻译事务。

表 A13.1：Untranslated_Transactions 属性

Untranslated_Transactions	Default	Description
v4		Untranslated transactions version 4 is supported.
v3		Untranslated transactions version 3 is supported.
v2		Untranslated transactions version 2 is supported.
v1		Untranslated transactions version 1 is supported.
True		Untranslated transactions version 1 is supported.
False	Y	Untranslated transactions are not supported.

地址转换是根据保存在转换表中的地址映射和内存属性信息，将输入地址转换为输出地址的过程。该过程允许系统中的代理使用各自的虚拟地址空间，但确保所有事务的地址最终都被转换到整个系统唯一的物理地址空间。

为保证硬件一致性正确工作，需要使用单一物理地址空间，因此 SMMU 功能通常位于一致性互连之前。

本节规定的附加信号为 SMMU 提供了足够的信息，以确定特定事务所需要的转换，并允许同一接口上的不同事务使用不同的转换方案。

未翻译事务扩展中的所有信号，写事务以 AWMMU 为前缀，读事务以 ARMMU 为前缀。

在本规范中，AxMMU 表示 AWMMU 或 ARMMU。

ARM IHI 0022 · 第 206 页

A13.3. 未翻译事务的信号传递

A13.3 未翻译事务的信号传递

用于支持未翻译事务的信号如 表 A13.2 所示。每个信号都将在后续各节中描述，其中包括决定其是否存在的属性值。

表 A13.2：未翻译事务的信号

Name	Width	Default	Description
AWMMUSECSID, ARMMUSECSID	SECSID_WIDTH	0b00 (Non-secure)	Secure Stream Identifier for untranslated transactions.
AWMMUSID, ARMMUSID	SID_WIDTH	All zeros	Stream Identifier for untranslated transactions.
AWMMUSSIDV, ARMMUSSIDV	1	0b0	Asserted HIGH to indicate that a transaction has a valid substream identifier.
AWMMUSSID, ARMMUSSID	SSID_WIDTH	All zeros	Substream identifier for untranslated transactions.
AWMMUATST, ARMMUATST	1	0b0	Indicates that the transaction has already undergone PCIe ATS translation.
AWMMUFLOW, ARMMUFLOW	2	0b00 (Stall)	Indicates the SMMU flow for managing translation faults for this transaction.
AWMMUVALID, ARMMUVALID	1	0b1	MMU qualifier signal. When deasserted, the transaction address is a physical address and does not require translation.
AWMMUPM, ARMMUPM	1	0b0	Protected Mode indicator
AWMMUPASUNKNOWN, ARMMUPASUNKNOWN	1	0b0	HIGH to indicate that there is no PAS expectation

当 Untranslated_Transactions 为 v2 或更高版本时，RRESP 和 BRESP 扩展为 3 位，以支持

TRANSFAULT 响应的信号传递。有关编码，请参见 A3.3 事务响应。

ARM IHI 0022 · 第 207 页

A13.3. 未翻译事务信令

在 表 A13.3 中汇总了未翻译事务的各个版本中存在哪些 MMU 信号。

• 'Y' 表示该信号是必需的。

• 'C' 表示其存在与否是可配置的。

• '-' 表示该信号必须不存在。

表 A13.3：未翻译事务各版本中的信号

Signals	Version 1	Version 2	Version 3	Version 4
AxMMUSECSID	Y	Y	Y	Y
AxMMUSID	C	C	C	C
AxMMUSSIDV	C	C	C	C
AxMMUSSID	C	C	C	C
AxMMUATST	C	-	-	-
AxMMUFLOW	-	C	C	C
AxMMUVALID	-	-	Y	Y
AxMMUPM	-	-	-	C
AxMMUPASUNKNOWN	-	-	-	C

A13.4 翻译标识符

使用虚拟寻址的请求最多可以有三个在地址翻译期间使用的标识符：

• 安全流标识符 A13.4.1 安全流标识符 (SECSID)

• 流标识符 A13.4.2 StreamID (SID)

• 子流标识符 A13.4.3 SubstreamID (SSID)

在构建系统时，某一给定组件的流标识符可能有一些 ID 位由该组件提供，而另有一些 ID 位针对该组件被固定连接。这就确定了该组件可以使用的流标识符命名空间中的取值范围。通常，低位由组件提供，高位被固定连接。

对于 AxMMUSID 或 AxMMUSSID，凡是既不是由组件提供、也不是由互连硬编码的附加标识符字段位，都必须固定为低电平。

A13.4.1 安全流标识符 (SECSID)

安全流标识符用于指示请求的虚拟地址空间。它通过

AxMMUSECSID 信号传输，表 A13.4 给出了编码。

表 A13.4：AxMMUSECSID 编码

AxMMUSECSID	Label	Meaning
0b00	Non-secure	Non-secure address space
0b01	Secure	Secure address space
0b10	Realm	Realm address space
0b11	RESERVED	-

AxMMUSECSID 的宽度由属性 SECSID_WIDTH 决定。

表 A13.5：SECSID_WIDTH 属性

Name	Values	Default	Description
SECSID_WIDTH	0, 1, 2	0	Width of AWMMUSECSID and ARMMUSECSID in bits.

适用以下规则：

• 当 Untranslated_Transactions 为 False 时，SECSID_WIDTH 必须为 0。此时不存在

AxMMUSECSID 信号。

• 当 Untranslated_Transactions 不为 False 且 RME_Support 为 False 时，SECSID_WIDTH 必须为 1。此时只能

使用 Non-secure 和 Secure 地址空间。

• 当 Untranslated_Transactions 不为 False 且 RME_Support 为 True 时，SECSID_WIDTH 必须为 2。

• 当 AxMMUSECSID 为 Non-secure 时，物理地址空间必须为 Non-secure。

• 当 AxMMUSECSID 为 Secure 时，物理地址空间必须为 Non-secure 或 Secure。

• 当 AxMMUSECSID 为 Realm 时，物理地址空间必须为 Non-secure 或 Realm。

ARM IHI 0022 · 第 209 页

A13.4. 翻译标识符

A13.4.2 StreamID (SID)

StreamID 可用于将请求映射到 MMU 中的翻译上下文。每个地址空间使用不同的命名空间，因此它们可以具有相同的 Stream Identifier 值。

AxMMUSID 的宽度由属性 SID_WIDTH 决定。

表 A13.6：SID_WIDTH 属性

Name	Values	Default	Description
SID_WIDTH	0..32	0	StreamID width in bits, applies to AWMMUSID and ARMMUSID.

如果 SID_WIDTH 为 0，则不存在 AxMMUSID 信号，并使用默认值。

A13.4.3 SubstreamID (SSID)

SubstreamID 可用于具有相同 StreamID 的请求，以将不同的应用程序地址翻译关联到不同的逻辑块。

SubstreamID 有一个单独的使能信号 AxMMUSSIDV，因此管理者可以发出带或不带 SubstreamID 的请求。

• 当 AxMMUSSIDV 取消置位时，AxMMUSSID 必须为 0。

请注意，SubstreamID 为 0 的流与没有有效子流的流（AxMMUSSIDV 取消置位）是不同的。

AxMMUSSID 的宽度由属性 SSID_WIDTH 决定。

表 A13.7：SSID_WIDTH 属性

Name	Values	Default	Description
SSID_WIDTH	0..20	0	SubstreamID width in bits, applies to AWMMUSSID and ARMMUSSID.

当 SSID_WIDTH 为 0 时，接口上不存在 AxMMUSSID 和 AxMMUSSIDV，且没有有效的 SubstreamID。

ARM IHI 0022 · 第 210 页

A13.4. 翻译标识符

A13.4.4 未翻译事务与 GDI

使用未翻译事务与 GDI 时，Untranslated_Transactions 属性必须为 v4，且包含以下信号。

表 A13.8：AxMMUPM 信号

Name	Width	Default	Presence	Description
AWMMUPM, ARMMUPM	1	0	GDI_Support == True and Untranslated_Transactions == v4	Protected Mode indicator

受保护模式（PM）指示符用于指示该请求被允许访问哪些地址空间。

以下规则适用：

• AxMMUPM 只能对具有 Non-secure 上下文的请求置位。

• 当 ARMMUPM 置位时，表示该请求可以从 NS 和 NSP 两个地址空间读取。

• 当 AWMMUPM 置位时，表示该请求可以写入 NSP 地址空间，但不被允许写入 NS 地址空间。

• 对 Non-secure Protected 或 System Agent 物理地址空间的请求必须采用物理寻址，这意味着：

– 当 AxPAS 为 NSP 或 SA 时，AxMMUVALID 必须为 LOW。

• 当 AxMMUPM 置位时，AxMMUFLOW 不得为 Stall。

ARM IHI 0022 · 第 211 页

A13.5. PCIe 注意事项

A13.5 PCIe 注意事项

当 Untranslated_Transactions 信令用于与 PCIe Root Complex 对接时，适用以下注意事项：

• AxMMUSECSID 必须为 Non-secure 或 Realm。

• AxMMUSID 对应于 PCIe Requester ID。

• AxMMUSSID 对应于 PCIe PASID。

• 如果该事务带有 PASID 前缀，则 AxMMUSSIDV 置位，否则取消置位。

A13.5.1 PCIe XT 模式

PCIe eXtended TEE（XT）扩展了可用于 PCIe 请求的访问模式。

为支持 PCIe XT 模式，加入了 AxMMUPASUNKNOWN 信号，当 Untranslated_Transactions 为 v4、RME_Support 为 True 且 PAS_WIDTH 不为 0 时存在。

表 A13.9：AxMMUPASUNKNOWN 信号

Name	Width	Default	Description
AWMMUPASUNKNOWN, ARMMUPASUNKNOWN	1	0b0	HIGH to indicate that there is no PAS expectation

Name Width Default Description

AWMMUPASUNKNOWN, 1 0b0 为 HIGH 表示不存在 ARMMUPASUNKNOWN PAS 预期

当 AxMMUVALID 和 AxMMUPASUNKNOWN 置位时，适用以下规则：

• AxMMUSECSID 必须为 Realm。

• AxPAS 不适用，且必须为 Realm。

处于 eXtended TEE（XT）模式的 PCIe 设备提供 XT 位和 T 位，它们应按 表

A13.10. 所示映射到 AXI。

表 A13.10：将 PCIe T 位和 XT 位映射到 AXI

XT	T	AxMMUSECSID	AxPAS	AxMMUPASUNKNOWN	Meaning
0	0	Non-secure	Non-secure	0	Non-trusted request that must target a Non-secure PAS.
0	1	Realm	Realm	1	Trusted request that can target a Realm or Non-secure PAS.
1	0	Realm	Non-secure	0	Trusted request that must target a Non-secure PAS.
1	1	Realm	Realm	0	Trusted request that must target a Realm PAS.

XT T AxMMUSECSID AxPAS AxMMUPASUNKNOWN Meaning

0 0 Non-secure Non-secure 0 非可信请求，必须

以 Non-secure PAS 为目标。

0 1 Realm Realm 1 可信请求，可以

以 Realm 或 Non-secure PAS 为目标。

1 0 Realm Non-secure 0 可信请求，必须以

Non-secure PAS 为目标。

1 1 Realm Realm 0 可信请求，必须以

Realm PAS 为目标。

当不使用 PCIe XT 模式时，T 位应按 表 A13.11. 所示映射到 AXI。

ARM IHI 0022 · 第 212 页

A13.5. PCIe 注意事项

表 A13.11：将 PCIe T 位映射到 AXI

T	AxMMUSECSID	AxMMUPASUNKNOWN	AxPAS	Meaning
0	Non-secure	0	Non-secure	Non-trusted request that must target a Non-secure PAS.
1	Realm	0	Realm	Trusted request that must target a Realm PAS.

A13.6. 转换故障流

A13.6 转换故障流

未翻译事务可以指示当 SMMU 遇到转换故障时可以使用哪种流。

如果未指示任何流，则假定为 Stall 流。属性 MMUFLOW_Present 用于指示是否支持其他 SMMU 流。

表 A13.12：MMUFLOW_Present 属性

MMUFLOW_Present	Default	Description
True		AxMMUFLOW or AxMMUATST are present.
False	Y	AxMMUFLOW and AxMMUATST are not present.

如果 Untranslated_Transactions 为 False，则 MMUFLOW_Present 必须为 False。

如果 MMUFLOW_Present 为 True，则：

• 如果 Untranslated_Transactions 为 True 或 v1，则接口上存在 ARMMUATST 和 AWMMUATST。

• 如果 Untranslated_Transactions 为 v2 或更高版本，则接口上存在 ARMMUFLOW 和 AWMMUFLOW。

未翻译事务规范的版本 1 使用 AxMMUATST 信号，支持 Stall 和 ATST 流。

• 当 AxMMUATST 取消置位为 LOW 时，使用 Stall 流。

• 当 AxMMUATST 置位为 HIGH 时，使用 ATST 流。

对于版本 2 及更高版本，使用 AxMMUFLOW 信号来指示可以使用哪种流。

表 A13.13：AxMMUFLOW 编码

AxMMUFLOW	Flow type	Meaning
0b00	Stall	The SMMU Stall flow can be used.
0b01	ATST	The SMMU ATST flow must be used.
0b10	NoStall	The SMMU NoStall flow must be used.
0b11	PRI	The SMMU PRI flow can be used.

以下各节依次描述每种流。

ARM IHI 0022 · 第 214 页

A13.6. 翻译故障流程

A13.6.1 Stall 流程

使用 Stall 流程时，软件可以将 SMMU 配置为在发生翻译故障时采取以下操作之一：

• 以 SLVERR 响应终止该事务。

• 以 OKAY 响应终止该事务，数据为 RAZ/WI。

• 暂停（Stall）翻译并通知软件翻译已被暂停。软件随后可以指示 SMMU

终止该事务，或更新翻译表并重试翻译。管理者并不知道发生了暂停。

该流程使软件能够管理翻译故障和按需分页，而管理者并不知情。但是，它有以下限制：

• 管理者可能会看到非常长的事务延迟，从而可能触发超时。

• 由于依赖软件的活动，Stall 流程在某些系统中可能导致死锁。

例如，不建议将其与 PCIe 一起使用，因为从 CPU 发往 PCIe 的外发事务与来自 PCIe 经由 SMMU 的传入事务之间存在依赖关系。

使能 Stall 流程并不一定会在发生翻译故障时引起暂停。只有在软件使能时才会发生暂停。软件通常不会为 PCIe 端点使能暂停。

A13.6.2 ATST 流程

地址翻译服务已翻译（Address Translation Service Translated，ATST）流程表示该事务已经由地址翻译服务（ATS）翻译过。它仅由 PCIe 根端口使用。

当流程为 ATST 时，该事务仍可能经历某些翻译，这取决于 SMMU 的配置。更多信息，请参见 Arm® System Memory Management Unit Architecture Specification [7]

如果发生翻译故障，该事务必须以 SLVERR 响应终止。

当流程为 ATST 时，适用以下约束：

• AxMMUSECSID 必须为 Non-secure 或 Realm。

• 如果 Untranslated_Transactions 为 True、v1 或 v2，则 AxMMUSSIDV 必须为 LOW。

当 Untranslated_Transactions 为 v3 或更高时，在 AxMMUFLOW 指示 ATST 时允许置位 AxMMUSSIDV。这是为了能够使用 AxMMUSSID 信号传输来自 PCIe 事务的 PASID 及其他属性。

A13.6.3 NoStall 流程

NoStall 流程由无法被暂停的管理者使用。

如果使用该流程时发生翻译故障，从属者必须以 SLVERR 或 OKAY 响应终止该事务，即使软件已将设备配置为在发生翻译故障时暂停也是如此。

对于 PCIe 根端口之类的管理者，建议使用该流程，因为如果软件使能了暂停，这些管理者可能会死锁。

A13.6.4 PRI 流

PRI 流设计用于 PCIe 集成端点。管理者使用 PRI 流，使软件能够响应转换故障而不会冒死锁的风险。

当流为 PRI 且发生转换故障时，该事务以 TRANSFAULT 响应终止。管理者随后可以使用一种单独的机制来请求使该页可用，然后再重试该事务。这种机制通常是 PCIe PRI。

使用此流时，软件启用 ATS，但硬件中不需要任何 ATS 特性。

如果转换失败的原因无法通过 PRI 请求来解决，例如因为 SMMU 配置不正确，则使用此流的事务仍可能被 SMMU 以 SLVERR 终止。

以下规则适用于 TRANSFAULT 响应：

• TRANSFAULT 通过将 RRESP 或 BRESP 设置为 0b101 来指示。有关所有

编码，请参见 A3.3 事务响应。

• TRANSFAULT 响应仅允许用于使用 PRI 流的请求。

• 如果 TRANSFAULT 用于一个响应传输，则它必须用于一个事务的所有响应传输。

• 如果 RRESP 为 TRANSFAULT，则该传输中的读数据无效。

A13.7. 未翻译事务限定符

A13.7 未翻译事务限定符

当 Untranslated_Transactions 属性为 v3 或更高版本时，读请求通道和写请求通道中会增加一个限定符信号 AxMMUVALID。

当 AxMMUVALID 取消置位时，事务地址为物理地址，不需要翻译。这使得管理者能够发出已翻译事务和未翻译事务的混合。

使用这些信号的规则如下：

• 当 AxMMUVALID 置位时，以下信号受到约束：

– AxTAGOP 必须为 0b00（Invalid）

• 当 AxMMUVALID 取消置位时，以下信号不适用，可以取任意值：

– AxMMUSECSID

– AxMMUSID

– AxMMUSSIDV

– AxMMUSSID

– AxMMUFLOW

– AxMMUPM

– AxMMUPASUNKNOWN

• 已翻译事务和未翻译事务不得对在途事务使用相同的 ID，这适用于

以下情况：

– AWMMUVALID 置位的事务与 AWMMUVALID 取消置位的事务。

– ARMMUVALID 置位的事务与 ARMMUVALID 取消置位的事务。

A13.8. MMU 信号与 PAS 的允许组合

A13.8 MMU 信号与 PAS 的允许组合

表 A13.14 展示了 AxMMU 信号与 PAS 的合法组合。不允许其他组合。

表 A13.14：MMU 信号与 PAS 的合法组合

A13.8 Permitted combinations of MMU signals and PAS

Table A13.14 shows the legal combinations of **AxMMU** signals and PAS. Other combinations are not permitted.

Table A13.14: Legal combinations of MMU signals and PAS

AxMMUVALID	AxMMUSECSID	AxMMUFLOW	AxMMUPM	AxMMUPASUNKNOWN	PAS	Meaning
0	-	-	-	-	Secure	NoStreamID, Secure PAS
0	-	-	-	-	Non-secure	NoStreamID, Non-secure PAS
0	-	-	-	-	Root	NoStreamID, Root PAS
0	-	-	-	-	Realm	NoStreamID, Realm PAS
0	-	-	-	-	SA	NoStreamID, System Agent PAS
0	-	-	-	-	NSP	NoStreamID, Non-secure Protected PAS
1	Non-secure	Stall, NoStall, PRI	0	0	Non-secure	Untranslated, Non-secure context
1	Non-secure	NoStall, PRI	1	0	Non-secure	Untranslated, Non-secure context, Protected Mode
1	Non-secure	ATST	0	0	Non-secure	Translated, Non-secure context
1	Non-secure	ATST	1	0	Non-secure	Translated, Non-secure context, Protected Mode
1	Secure	Stall, NoStall, PRI	0	0	Secure	Untranslated, Secure context, Secure PAS
1	Secure	Stall, NoStall, PRI	0	0	Non-secure	Untranslated, Secure context, Non-secure PAS
1	Realm	Stall, NoStall, PRI	0	0	Non-secure	Untranslated, Realm context, Non-secure PAS
1	Realm	Stall, NoStall, PRI	0	0	Realm	Untranslated, Realm context, Realm PAS
1	Realm	Stall, NoStall, PRI	0	1	Realm	Untranslated, Realm context, no PAS expectation
1	Realm	ATST	0	0	Non-secure	Translated, Realm context, Non-secure PAS
1	Realm	ATST	0	0	Realm	Translated, Realm context, Realm PAS
1	Realm	ATST	0	1	Realm	Translated, Realm context, no PAS expectation

Copyright © 2003-2025 Arm Limited or its affiliates. All rights reserved.

A13.9. StashTranslation 操作码

A13.9 StashTranslation 操作码

StashTranslation 操作码是一种提示，提示 MMU 应缓存处理给定地址所需的表项，以减少将来使用该表项的任何事务的延迟。

对 MMU 的要求取决于该地址是虚拟地址还是物理地址，以及是否使用了领域管理扩展：

• 如果 AWMMUVALID 置位或不存在，则 StashTranslation 请求的地址为虚拟地址，MMU 应缓存相关的页表项。

• 如果 AWMMUVALID 取消置位，则 StashTranslation 请求的地址为物理地址，MMU 应缓存相关的 Granule Protection Table 项。

如果 RME_Support 为 False，则对于 StashTranslation 请求，AWMMUVALID 必须置位。

如果满足以下属性条件，则 StashTranslation 操作码可以由管理者使用，并由从属者支持：

• Untranslated_Transactions 为 v1 或更高版本。

• Untranslated_Transactions 为 True 且 Cache_Stash_Transactions 为 True。

StashTranslation 操作的规则如下：

• StashTranslation 事务由 AW 通道上的一个请求和 B 通道上的一个响应传输组成。没有写数据传输。

• AWSNOOP 为 0b01110 以表示 StashTranslation，AWSNOOP_WIDTH 可以为 4 或 5。

• 不支持 stash 目标。如果存在，AWSTASHNID、AWSTASHNIDEN、AWSTASHLPID 和 AWSTASHLPIDEN 必须为 LOW。

• 允许 AWCACHE 和 AWDOMAIN 值的任何合法组合。参见 表 A8.7.

• AWATOP 为 0b000000（非原子事务）。

• AWTAGOP 为 0b00（无效）。

• StashTranslation 请求不得使用与同一时刻处于未完成状态、写通道上的非 StashTranslation 事务相同的 AXI ID 值。该规则确保 StashTranslation 事务与其他事务之间不存在排序约束，因此不支持 stash translation 的从属者可以立即响应。

• OKAY 响应表示 StashTranslation 请求已被接受，而不表示该 translation 已被 stash。该请求是一种提示，Completer 不保证会对其执行操作。

ARM IHI 0022 · 第 219 页

A13.10. UnstashTranslation 操作码

A13.10 UnstashTranslation 操作码

UnstashTranslation 操作码是一种提示，表明与给定事务地址和 StreamID 相对应的页表项或 granule 表项不太可能再次被使用。

对 MMU 的要求取决于地址是虚拟地址还是物理地址，以及是否正在使用领域管理扩展：

• 如果 AWMMUVALID 置位或不存在，则 UnstashTranslation 请求具有虚拟地址，MMU 应

解除分配相关的页表项。

• 如果 AWMMUVALID 取消置位，则 StashTranslation 请求具有物理地址，MMU 应

解除分配相关的 Granule Protection Table 项。

如果 RME_Support 为 False，则对于 UnstashTranslation 请求，AWMMUVALID 必须置位。

UnstashTranslation_Transaction 属性用于指示接口是否支持 UnstashTranslation 操作码。

表 A13.15：UnstashTranslation_Transaction 属性

UnstashTranslation_Transaction	Default	Description
True		UnstashTranslation is supported.
False	Y	UnstashTranslation is not supported.

下表根据 UnstashTranslation_Transaction 属性的值，展示了管理者接口与从属者接口之间的兼容性。

表 A13.16：UnstashTranslation_Transaction 兼容性

UnstashTranslation_Transaction	Subordinate: False	Subordinate: True
Manager: False	Compatible.	Compatible.
Manager: True	Not compatible.	Compatible.

UnstashTranslation 操作的规则如下：

• UnstashTranslation 事务由 AW 通道上的一个请求和 B 通道上的单个响应传输组成。

没有写数据传输。

• AWSNOOP 为 0b10001 以表示 UnstashTranslation，AWSNOOP_WIDTH 必须为 5。

• 不支持 stash 目标。如果存在，AWSTASHNID、AWSTASHNIDEN、AWSTASHLPID 和

AWSTASHLPIDEN 必须为 LOW。

• 允许 AWCACHE 和 AWDOMAIN 值的任意合法组合。参见 表 A8.7.

• AWATOP 为 0b000000（非原子事务）。

• AWTAGOP 为 0b00（无效）。

• AWID 在飞行中唯一，这意味着：

– 只有在写通道上没有使用相同 ID 值的未完成事务时，才能发出 UnstashTranslation

请求。

– 管理者不得在写通道上发出与未完成的 UnstashTranslation 事务具有相同 ID 的

请求。

ARM IHI 0022 · 第 220 页

A13.10. UnstashTranslation 操作码

– 如果存在 AWIDUNQ，则对于 UnstashTranslation 请求必须置位 AWIDUNQ。

• OKAY 响应表示 UnstashTranslation 请求已被接受，而不表示该 translation

已被解除分配。该请求是一种提示，Completer 不保证会对其执行操作。

ARM IHI 0022 · 第 221 页

接口时钟与电源门控

本章描述出于时钟与电源控制目的而停止和启动接口。

包含以下小节：

• A14.1 采用 Valid-Ready 传输的接口门控

• A14.2 采用信用式传输的接口门控

ARM IHI 0022 · 第 222 页

第 A14 章 接口时钟与电源门控

A14.1. 使用 Valid-Ready 传输的接口门控

A14.1 使用 Valid-Ready 传输的接口门控

使用 Valid-Ready 传输时，可以使用唤醒信号来指示何时存在与该接口相关的活动。

表 A14.1：唤醒信号

Name	Width	Default	Description
AWAKEUP	1	-	Manager output, asserted HIGH to indicate there might be activity on the read and write request channels.
ACWAKEUP	1	-	Subordinate output, asserted HIGH to indicate there might be activity on the snoop request channel.

这些信号可以连接到时钟控制器或类似组件，以便为所连接的组件提供电源和时钟。

唤醒信号是同步的，且必须也适合在不同时钟域中异步采样。这要求唤醒信号无毛刺，例如可以通过直接由寄存器生成，或由无毛刺的 OR 树生成来实现。

必须置位唤醒信号以保证事务可以被接受，但一旦事务正在进行中，唤醒信号置位还是取消置位是 实现定义 的。

建议（但非必须）在不再需要事务时取消置位唤醒信号。

Wakeup_Signals 属性用于指示组件是否包含唤醒信号。

表 A14.2：Wakeup_Signals 属性

Wakeup_Signals	Default	Description
True		AWAKEUP is present. ACWAKEUP is present if the interface has an AC channel.
False	Y	No wake-up signals are present.

唤醒信号只能与 Valid-Ready 传输一起使用，这意味着如下内容：

• 当 AXI_Transport 为 Credited 时，Wakeup_Signals 必须为 False。

A14.1.1 AWAKEUP 规则与建议

AWAKEUP 是来自管理者接口的输出信号，在事务开始时置位，以指示有事务需要处理。它具有以下规则：

• 建议在 ARVALID、AWVALID 或 WVALID 置位之前至少一个周期置位 AWAKEUP，以防止事务请求的接受被延迟。

• 允许在 ARVALID、AWVALID 或 WVALID 置位之前或之后的任何时刻置位 AWAKEUP。

• 允许从属者在置位 ARREADY、AWREADY 或 WREADY 之前等待 AWAKEUP 置位。

• 如果在 AWVALID 置位且 AWREADY 取消置位的某个周期中 AWAKEUP 置位，则

AWAKEUP 必须保持置位，直到 AWREADY 置位。

• 如果在 ARVALID 置位且 ARREADY 取消置位的某个周期中 AWAKEUP 置位，则

AWAKEUP 必须保持置位，直到 ARREADY 置位。

• 在 ARVALID、ARREADY 握手之后，或在 AWVALID、AWREADY 握手之后，互连

必须保持活动，直到事务完成。

• 允许（但不推荐）在未发生事务的情况下置位 AWAKEUP 后再将其取消置位。

对于 AWAKEUP 相对于 WVALID 的置位没有任何要求。但是，对于可以在 AWVALID 之前置位 WVALID 的组件，在 WVALID 之前至少提前一个周期置位 AWAKEUP 可以防止新事务的接受被延迟。

如果从属者具有 AWAKEUP 输入，但所连接的管理者没有 AWAKEUP 输出，则采用以下任一方式：

• 将 AWAKEUP 接为高电平，但这可能会阻止从属者接口使用低功耗状态。

• 由 AxVALID 和 SYSCOREQ/ACK 推导出 AWAKEUP。该方法允许从属者进入

低功耗状态，但在时钟使能期间可能引入延迟。

A14.1.2 AWAKEUP 与一致性连接信令

如果接口上同时存在唤醒信号和一致性连接信号，则还有额外的注意事项。

• 要求 AWAKEUP 信号置位，以保证一致性连接信令上状态转换的推进。

• 允许在 SYSCOREQ 置位之前或之后的任意时刻置位 AWAKEUP。

但是，要求其置位以保证 SYSCOACK 的相应置位。当 SYSCOREQ 置位且 SYSCOACK 取消置位时置位 AWAKEUP，则 AWAKEUP 必须保持置位，直到 SYSCOACK 置位。

• 允许在 SYSCOREQ 取消置位之前或之后的任意时刻置位 AWAKEUP。

但是，要求其置位以保证 SYSCOACK 的相应取消置位。当 SYSCOREQ 取消置位且 SYSCOACK 置位时置位 AWAKEUP，则 AWAKEUP 必须保持置位，直到 SYSCOACK 取消置位。

更多详细信息请参见 A15.6 一致性连接信令。

A14.1.3 ACWAKEUP 规则与建议

ACWAKEUP 是来自从属者接口（通常位于互连上）的输出信号，在 DVM 消息事务开始时置位，以指示存在需要处理的事务。它具有以下规则：

• 建议在 ACVALID 置位之前至少提前一个周期置位 ACWAKEUP，以

防止 DVM 请求的接受被延迟。

• ACWAKEUP 必须保持置位，直到相关联的 ACVALID / ACREADY 握手，以确保

DVM 事务的推进。

• 在 ACVALID / ACREADY 握手之后，管理者必须保持活动，直到 DVM 事务

完成。

• 允许在 ACVALID 置位之前或之后的任意时刻置位 ACWAKEUP。

• 允许（但不推荐）在 ACVALID 未置位的情况下置位 ACWAKEUP 后再将其

取消置位。

ARM IHI 0022 · 第 224 页

A14.2. 使用信用式传输的接口门控

A14.2 使用信用式传输的接口门控

当使用信用式传输时，接口可以包含控制信号，用于确定通道接收方何时可以给出信用。这可用于在接口空闲时对其进行时钟门控或电源门控。

属性 Credit_Control 用于指示接口上是否包含信用控制信号。如果不包含信用控制信号，则假定接口在未处于复位状态时正在运行。

信用在 STOP 状态下被隐式返回；退出 STOP 状态时，所有信用都位于接收方。发送方不需要在其停止之前将所有信用显式返回给接收方。

表 A14.3：Credit_Control 属性

Credit_Control	Default	Description
False	Y	Credit control signals are not included. Credit exchange starts from reset and does not stop.
Implicit_Return_Uni		Credit control signals are included. Credits are implicitly returned to the receiver when exiting the STOP state. Control is unidirectional because only a Manager can initiate the move to ACTIVATE or DEACTIVATE.

以下规则适用于 Credit_Control 属性：

• 如果 AXI_Transport 属性为 Ready，则 Credit_Control 必须为 False。

• 相连的接口必须具有相同的 Credit_Control 值。

表 A14.4 显示了当 Credit_Control 为 Implicit_Return_Uni 时所包含的信号。

表 A14.4：信用控制信号

Name	Width	Default	Description
ACTIVATEREQ	1	0b1	Activation / deactivation request from a Manager.
ACTIVATEACK	1	0b1	Activation / deactivation acknowledge from a Subordinate.
ASKSTOP	1	0b0	Asserted HIGH to indicate that the Subordinate wants the Manager to stop the interface.

图 A14.1 显示了使用信用控制信号的相连 AXI5 接口。



图 A14.1：使用信用控制信号的 AXI5 接口

ARM IHI 0022 · 第 225 页

A14.2. 使用信用式传输的接口门控

A14.2.1 通道状态

使用信用控制时，接口可以处于四种状态之一：STOP、ACTIVATE、RUN、DEACTIVATE。

• RUN 和 STOP 是稳定状态。接口可以在该状态下保持无限长的时间。



图 A14.2：接口状态

A14.2.1.1 STOP 状态

• 没有未完成事务，接口空闲，可以进行时钟门控或断电。

• 管理者和从属者都没有信用，不能发送任何传输或信用。

• 如果在信用与 ACTIVATEREQ 取消置位之间存在竞争，则从属者在进入该状态后可能收到信用，

这些信用必须被丢弃。

• 如果管理者想要启动一个事务，它可以置位 ACTIVATEREQ。

• 当 ACTIVATEREQ 置位时，接口进入 ACTIVATE 状态。

A14.2.1.2 ACTIVATE 状态

• 这是一个暂态，预期接口会在相对较短的时间内转移到 RUN。

• 当从属者准备好启动时，它置位 ACTIVATEACK 并开始发送信用。

• 由于 ACTIVATEACK 与信用信号之间可能存在竞争，管理者可能收到信用，

这些信用可以用来发送传输。

• 当 ACTIVATEACK 置位时，接口进入 RUN 状态。

A14.2.1.3 RUN 状态

• 管理者和从属者可以发送信用和传输。

• 如果管理者想要停止接口且没有未完成事务，它可以停止发送

信用并取消置位 ACTIVATEREQ。

• 如果从属者想要停止接口，它可以置位 ASKSTOP。

• 当 ACTIVATEREQ 取消置位时，接口进入 DEACTIVATE 状态。

A14.2.1.4 DEACTIVATE 状态

• 这是一个瞬态状态，接口预期会在相对较短的时间内转换到 STOP。

• 管理者不得发送传输或信用。

• 从属者将没有传输要发送，因为所有未完成事务都必须完成。

• 从属者停止发送信用并取消置位 ACTIVATEACK。

• 当 ACTIVATEACK 被取消置位时，接口进入 STOP 状态。

A14.2.2 停止请求信号，ASKSTOP

管理者控制从 RUN 到 DEACTIVATE 的转换，但从属者可以使用 ASKSTOP 信号请求管理者发起向 DEACTIVATE 的转换。这可能是因为从属者处于空闲状态，或者因为需要在所有未完成事务完成后进行重新配置或复位。

以下规则适用于 ASKSTOP：

• 只有当 ACTIVATEACK 为 HIGH 时，ASKSTOP 才能为 HIGH，即处于 RUN 或 DEACTIVATE

状态。

• 如果 ASKSTOP 被置位，它必须保持为 HIGH，直到 ACTIVATEACK 变为 LOW。

• 当 ACTIVATEACK 为 LOW 时，ASKSTOP 必须为 LOW。

• 当 ASKSTOP 为 HIGH 时，如果没有未完成

事务，管理者必须取消置位 ACTIVATEREQ。

• 建议管理者在 ASKSTOP 为 HIGH 时不要发起任何新的事务请求。

A14.2.3 信用控制信号规则

以下规则适用于信用控制信号：

• 当 ACTIVATEREQ 为 LOW 时，必须没有未完成事务，并且管理者不得发送

传输。

• 当 ACTIVATEREQ 为 LOW 或 ACTIVATEACK 为 LOW 时，管理者不得发送信用。

• 当 ACTIVATEACK 为 LOW 时，从属者不得发送传输或信用。

• 在复位期间，ACTIVATEREQ、ACTIVATEACK 和 ASKSTOP 必须为 LOW。

A14.2.4 流水线化通道

有时可能需要对通道添加流水线级，以满足接口之间的时序要求。以下规则和说明适用：

• 可以将寄存器流水线级独立地添加到任何通道的 VALID、CRDT 或 CRDTSH 路径上。

• 在 STOP 状态下，管理者不得接收任何信用。

– 如果来自从属者的信用信号比 ACTIVATEACK 具有更长的传输延迟，则必须在发送最后一个信用与

取消置位 ACTIVATEACK 之间有一段延迟。

• 如果来自管理者的信用信号比 ACTIVATEREQ 具有更长的传输延迟，从属者

可能会在 STOP 状态下接收到信用。这些信用必须被丢弃。

• 如果 ACTIVATEACK 比信用信号具有更长的传输延迟，管理者可能会在

ACTIVATE 状态下接收并使用信用。

• ASKSTOP 必须与 ACTIVATEACK 采用相同的流水线方式，以便关于 ASKSTOP 的规则能够

在连接的两侧都适用。

ARM IHI 0022 · 第 227 页

A14.2. 使用信用式传输的接口门控

• 在寄存 VALID 信号时，逻辑必须确保相关联的载荷信号保持与 VALID 对齐，并且 PENDING 信号在 VALID 为 HIGH 的前一个周期为 HIGH。

A14.2.5 时钟门控与电源门控

当接口处于 STOP 状态时，可以对传输逻辑进行时钟门控或电源门控。适用以下规则：

• 不会发送或接收传输。

• 不会发送信用。

• 如果接收到信用，则将其丢弃。

从属者接口可以使用 ACTIVATEREQ 输入来激活其时钟或电源，因此：

• ACTIVATEREQ 必须无毛刺，并且适合在不同时钟域中采样。

ARM IHI 0022 · 第 228 页

A14.3. 时序图

A14.3 时序图

图 A14.3 展示了 AXI5 接口中信用控制的时序图。

管理者 从属者

管理者想要启动

ACTIVATEREQ 为高

ACTIVATE

ACTIVATEACK 为高

RUN


Manager
Subordinate
Manager wants start
ACTIVATEREQ high
ACTIVATE
ACTIVATEACK high
RUN
par
AR, AW, W credits sent
AR, AW, W transfers sent
B, R credits sent
B, R transfers sent
No outstanding transactions
Manager wants to stop
ACTIVATEREQ low
DEACTIVATE
ACTIVATEACK low
STOP
Manager
Subordinate

图 A14.3：使用信用控制信号的 AXI5 连接时序图

时序图中未展示以下行为：

• 由于反方向的竞态，管理者可能在 DEACTIVATE 状态下收到信用。

• 由于流水线，管理者可能在 ACTIVATE 状态下收到信用，这些信用可以立即使用。

• 由于流水线，从属者可能在 STOP 状态期间收到信用，这些信用必须被丢弃。

ARM IHI 0022 · 第 229 页

A14.4. 示例波形

A14.4 示例波形

这里给出一个接口控制示例波形，用于演示一种常见情形，但并不表示所有允许的行为。并非所有信号都会显示，例如 PENDING 信号必须出现在所有信用式通道上。

A14.4.1 发送一个读事务

在此示例中，管理者发送一个读请求，等待两次数据传输，然后停止接口。

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 30 29 30 31 32 33 34



图 A14.4：在一个读事务之后启动和停止接口

周期 0 链路处于非活动状态，两个接口都处于 STOP。

周期 2 管理者有请求要发送，因此置位 ACTIVATEREQ 以唤醒从属者。

周期 4 从属者置位 ACTIVATEACK。它通过置位 ARCRDT 发送一个信用。

周期 5 管理者在 AR 上发送一次传输，从属者再发送一个 AR 信用。

周期 6 管理者开始在 R 通道上发送信用。

周期 10、12 从属者发送两次读数据传输，事务完成。

周期 13 从属者希望接口停止，因此置位 ASKSTOP。

周期 29 没有未完成的事务，因此管理者取消置位 ACTIVATEREQ。

周期 31 从属者取消置位 ACTIVATEACK 和 ASKSTOP 并进入 STOP。这必须是在从属者发送一个信用之后至少 N

个周期，其中 N 是任何信用信号因流水线而延迟的最大周期数。

ARM IHI 0022 · 第 230 页

分布式虚拟内存消息

本章介绍 AXI 如何使用分布式虚拟内存（DVM）消息来支持分布式系统 MMU，以维护虚拟内存系统中的所有 MMU。

本章包含以下小节：

- A15.1 DVM 事务简介
- A15.2 对 DVM 消息的支持
- A15.3 DVM 消息
- A15.4 DVM 消息的传输
- A15.5 DVM Sync 和 Complete
- A15.6 一致性连接信令

ARM IHI 0022 · 第 231 页

第 A15 章 分布式虚拟内存消息

A15.1. DVM 事务简介

A15.1 DVM 事务简介

DVM 事务是一种可选特性，用于传递支持虚拟内存系统维护的消息。DVM 事务有两种类型：DVM 消息和 DVM Complete。

DVM 消息支持以下操作：

- TLB Invalidate
- Branch Predictor Invalidate
- Physical Instruction Cache Invalidate
- Virtual Instruction Cache Invalidate
- Synchronization
- Hint

DVM 消息请求使用侦听请求（AC）通道，从一个从属者接口（通常位于互连上）发送到一个管理者接口。

DVM 消息响应使用侦听响应（CR）通道，从一个管理者接口发送到一个从属者接口。

DVM Complete 事务在读请求通道（AR）上发起，作为对 DVM Synchronization（Sync）消息的响应，以指示所有所需的操作以及任何相关的事务均已完成。

ARM IHI 0022 · 第 232 页

A15.2. 对 DVM 消息的支持

A15.2 对 DVM 消息的支持

DVM_Message_Support 属性用于指示某个接口是否支持 DVM 消息。

表 A15.1：DVM_Message_Support 属性

DVM_Message_Support	Default	Description
Receiver		DVM message and Synchronization transactions are supported from Subordinate to Manager interfaces on the AC/CR channels. DVM Complete transactions are supported from Manager to Subordinate interfaces on the AR/R channels.
False	Y	DVM message transactions are not supported.

注意，本规范以前版本中 DVM_Message_Support 的 Bidirectional 选项在本规范中已弃用。

DVM Complete 消息要求 ARDOMAIN 设置为 Shareable。因此，当 DVM_Message_Support 为 Receiver 时，Shareable_Transactions 属性必须为 True。

DVM 消息在 Armv7 架构中引入，并在 Armv8、Armv8.1、Armv8.4 和 Armv9.2 架构中得到了扩展。发起和接收 DVM 消息的接口必须支持相同的架构版本。

以下属性定义了接口所支持的版本：

- DVM_v8
- DVM_v8.1
- DVM_v8.4
- DVM_v9.2

每个属性可以取值：True 或 False。如果某个属性未声明，则视为 False。

表 A15.2 中给出了根据属性值确定支持哪些消息版本的说明。支持某一特定版本 DVM 消息的组件也必须支持更早的架构版本。

表 A15.2：DVM 消息版本

DVM property				Architecture support				
DVM_v9.2	DVM_v8.4	DVM_v8.1	DVM_v8	Armv9.2	Armv8.4	Armv8.1	Armv8	Armv7
True	True or False	True or False	True or False	Y	Y	Y	Y	Y
False	True	True or False	True or False	-	Y	Y	Y	Y
False	False	True	True or False	-	-	Y	Y	Y
False	False	False	True	-	-	-	Y	Y
False	False	False	False	-	-	-	-	Y

A15.3. DVM 消息

A15.3 DVM 消息

该协议支持以下 DVM 消息：

- TLB Invalidate（TLB 无效化）
- Branch Predictor Invalidate（分支预测器无效化）
- Physical Instruction Cache Invalidate（物理指令缓存无效化）
- Virtual Instruction Cache Invalidate（虚拟指令缓存无效化）
- Synchronization（同步）
- Hint（提示）

DVM 事务只对只读结构进行操作，例如指令缓存、分支预测器和 TLB，因此只需要无效化操作。清理的概念不适用于只读结构。这意味着，无效化比 DVM 消息所要求的更多条目在功能上是正确的，尽管多余的无效化操作会影响性能。

A15.3.1 DVM 消息字段

DVM 消息中的字段如 表 A15.3 所示。

表 A15.3：DVM 消息字段

Name	Width	Description
VA	32-57	Virtual Address or Intermediate Physical Address (IPA).
PA	32-52	Physical Address
ASID	8 or 16	Address Space ID
ASIDV	1	Asserted HIGH to indicate that the ASID field is valid. When deasserted, ASID must be zero.
VMID	8 or 16	Virtual Machine ID
VMIDV	1	Asserted HIGH to indicate that the VMID field is valid. When deasserted, VMID must be zero.
DVMType	3	DVM message type: `0b000` TLB Invalidate (TLBI) `0b001` Branch Predictor Invalidate (BPI) `0b010` Physical Instruction Cache Invalidate (PICI) `0b011` Virtual Instruction Cache Invalidate (VICI) `0b100` Synchronization (Sync) `0b101` Reserved `0b110` Hint `0b111` Reserved

Continued on next page

Name	Width	Description
Exception	2	Indicates the Exception level that the transaction applies to: `0b00` Hypervisor and all Guest OS `0b01` EL3 `0b10` Guest OS `0b11` Hypervisor
Security	2	Indicates which Security state the invalidation applies to. See Table A15.6 for encodings.
Leaf	1	Indicates whether only leaf entries are invalidated: `0b0` Invalidate all associated translations. `0b1` Invalidate Leaf Entry only.
Stage	2	Indicates which stages are invalidated: `0b00` Armv7: Stage of invalidation varies with invalidation type. Armv8 and later: Stage 1 and Stage 2 invalidation. `0b01` Stage 1 only invalidation. `0b10` Stage 2 only invalidation. `0b11` GPT
Num	5	Used as a constant multiplication factor in the range calculation. All binary values are valid.
Scale	2	Used as a constant in address range exponent calculation. All binary values are valid.
TTL	2	Hint of Translation Table Level (TTL) which includes the addresses to be invalidated. See Table A15.4 and Table A15.5 for details.
TG	2	Translation Granule (TG). For TLB Invalidations by range, TG indicates the granule size: `0b00` Reserved. `0b01` 4KB `0b10` 16KB `0b11` 64KB For non-range TLB Invalidations, TG and TTL indicate the table level hint, see Table A15.5.
VI	16	Virtual Index, used for PICI messages.
VIV	2	Virtual Index Valid: `0b00` Virtual Index not valid `0b01` Reserved `0b10` Reserved

	0b11	Virtual Index valid

Continued on next page

Table A15.3 – *Continued from previous page*

Name	Width	Description
IS	4	Invalidation Size encoding for GPT TLBI by PA operations: 0b0000 4KB 0b0001 16KB 0b0010 64KB 0b0011 2MB 0b0100 32MB 0b0101 512MB 0b0110 1GB 0b0111 16GB 0b1000 64GB 0b1001 512GB 0b1010–0b1111 Reserved
Addr	1	Indicates if the message includes an address. 0b0 No address information. 0b1 Address included, this is a two-part message.
Range	1	Asserted HIGH to indicate that the 2nd part indicates an address range.
Completion	1	Asserted HIGH to indicate that a Completion message is required.

表 A15.3（第 236 页续）

TLB 无效化级别提示

对于按地址范围进行的 TLB 无效化，TTL 字段指示转换表遍历的哪一级保存着被无效化地址的叶条目。编码如 表 A15.4. 所示。

表 A15.4：基于范围的 TLB 无效化的叶条目提示

TTL	Meaning
0b00	No level hint information.
0b01	The leaf entry is on level 1 of the translation table walk.
0b10	The leaf entry is on level 2 of the translation table walk.
0b11	The leaf entry is on level 3 of the translation table walk.

对于按非范围地址进行的 TLB 无效化，TTL 和 TG 字段指示转换表遍历的哪一级保存着被无效化地址的叶条目。编码如 表 A15.5. 所示。

表 A15.5：非范围 TLB 无效化的叶条目提示

TG	TTL	Meaning
0b00	0b00	No level hint
	0b01	Reserved
	0b10	Reserved
	0b11	Reserved
0b01	0b00	No level hint
	0b01	The leaf entry is on level 1 of the translation table walk.
	0b10	The leaf entry is on level 2 of the translation table walk.
	0b11	The leaf entry is on level 3 of the translation table walk.
0b10	0b00	No level hint
	0b01	No level hint
	0b10	The leaf entry is on level 2 of the translation table walk.
	0b11	The leaf entry is on level 3 of the translation table walk.
0b11	0b00	No level hint
	0b01	The leaf entry is on level 1 of the translation table walk.
	0b10	The leaf entry is on level 2 of the translation table walk.
	0b11	The leaf entry is on level 3 of the translation table walk.

A15.3. DVM 消息

安全字段

安全字段的含义随 DVM 类型而异，如 表 A15.6. 所示。

表 A15.6：按 DVM 类型划分的安全字段编码

Security	TLBI	BPI	PICI All	PICI by PA	VICI
0b00	Realm	Secure and Non-secure	Root, Realm, Secure, and Non-secure	Root	Secure and Non-secure
0b01	Non-secure address from a Secure context	Reserved	Realm and Non-secure	Realm	Reserved
0b10	Secure	Reserved	Secure and Non-secure	Secure	Secure
0b11	Non-secure	Reserved	Non-secure	Non-secure	Non-secure

ASID 字段

ASID 字段包含 8 位或 16 位的地址空间 ID。

• Armv7 仅支持 8 位 ASID。

• Armv8 及更高版本同时支持 8 位和 16 位 ASID。

无法从 DVM 消息判断该消息使用的是 8 位还是 16 位 ASID。所有 8 位 ASID 消息都要求将 ASID[15:8] 位设置为零。

期望大多数系统在整个系统中使用单一的 ASID 大小，即 8 位 ASID 或 16 位 ASID。

在同时包含 8 位 ASID 和 16 位 ASID 组件的系统中，期望所有维护工作都由使用 16 位 ASID 的代理完成。这确保该代理能够对 8 位 ASID 和 16 位 ASID 组件都执行维护。

互操作性要求如下：

• 对于 8 位 ASID 代理向 16 位 ASID 代理发送消息的情况，消息表现为高 8 位被置为零的 16 位 ASID。

• 对于 16 位 ASID 代理向 8 位 ASID 代理发送消息的情况：

– 如果高 8 位为零，则消息被正确接收。

– 如果高 8 位非零，则会发生过度无效化，因为 8 位 ASID 代理会忽略高 8 位。

VMID 字段

VMID 字段包含 8 位或 16 位的虚拟机 ID。

• Armv7 和 Armv8 仅支持 8 位 VMID。

• Armv8.1 及更高版本同时支持 8 位和 16 位 VMID。

无法从 DVM 消息判断该消息使用的是 8 位还是 16 位 VMID。所有 8 位 VMID 消息都要求将 VMID[15:8] 字段设置为零。

期望大多数系统在整个系统中使用单一的 VMID 大小，即 8 位 VMID 或 16 位 VMID。

ARM IHI 0022 · 第 238 页

A15.3. DVM 消息

在同时包含 8 位 VMID 和 16 位 VMID 组件的系统中，期望所有维护工作都由使用 16 位 VMID 的代理完成。这可确保该代理能够对 8 位 VMID 和 16 位 VMID 组件都执行维护。

互操作性要求如下：

• 对于 8 位 VMID 代理向 16 位 VMID 代理发送消息的情况，消息表现为高 8 位被置为零的 16 位 VMID。

• 对于 16 位 VMID 代理向 8 位 VMID 代理发送消息的情况：

– 如果高 8 位为零，则消息被正确接收。

– 如果高 8 位非零，则会发生过度无效化，因为 8 位 VMID 代理会忽略高 8 位。

当支持 Armv8.1 及更高版本时，AC 通道上会包含 ACVMIDEXT，用于传输 16 位 VMID 的高字节。更多详情请参见 A15.4 传输 DVM 消息。

A15.3.2 TLB 无效化消息

本节详细介绍 TLB 无效化（TLBI）消息。

对于 TLBI 消息，某些字段具有固定值，如 表 A15.7 所示。

表 A15.7：TLBI 消息的固定字段值

Name	Value	Meaning
DVMType	0b000	TLB Invalidate opcode.
Completion	0b0	Completion not required.

TLBI 必须针对哪些条目进行操作取决于消息中的字段。所有受支持的 TLBI 操作如 表 A15.8 所示。

Arm 列指示支持该消息所需的最低 Arm 架构版本。

TLBI 消息的字段到信号映射详见 表 A15.20。

表 A15.8：TLBI 消息

Operation	Arm	Exception	Security	VMIDV	ASIDV	Leaf	Stage	Addr
EL3 TLBI all	v8	0b01	0b10	0b0	0b0	0b0	0b00	0b0
EL3 TLBI by VA	v8	0b01	0b10	0b0	0b0	0b0	0b00	0b1
EL3 TLBI by VA, Leaf only	v8	0b01	0b10	0b0	0b0	0b1	0b00	0b1
Secure Guest OS TLBI by Non-secure IPA	v8.4	0b10	0b01	0b1	0b0	0b0	0b10	0b1
Secure Guest OS TLBI by Non-secure IPA, Leaf only	v8.4	0b10	0b01	0b1	0b0	0b1	0b10	0b1
Secure TLBI all	v7	0b10	0b10	0b0	0b0	0b0	0b00	0b0
Secure TLBI by VA	v7	0b10	0b10	0b0	0b0	0b0	0b00	0b1
Secure TLBI by VA, Leaf only	v8	0b10	0b10	0b0	0b0	0b1	0b00	0b1

Continued on next page

Table A15.8 – *Continued from previous page*

Operation	Arm	Exception	Security	VMIDV	ASIDV	Leaf	Stage	Addr
Secure TLBI by ASID	v7	0b10	0b10	0b0	0b1	0b0	0b00	0b0
Secure TLBI by ASID and VA	v7	0b10	0b10	0b0	0b1	0b0	0b00	0b1
Secure TLBI by ASID and VA, Leaf only	v8	0b10	0b10	0b0	0b1	0b1	0b00	0b1
Secure Guest OS TLBI all	v8.4	0b10	0b10	0b1	0b0	0b0	0b00	0b0
Secure Guest OS TLBI by VA	v8.4	0b10	0b10	0b1	0b0	0b0	0b00	0b1
Secure Guest OS TLBI all, Stage 1 only	v8.4	0b10	0b10	0b1	0b0	0b0	0b01	0b0
Secure Guest OS TLBI by Secure IPA	v8.4	0b10	0b10	0b1	0b0	0b0	0b10	0b1
Secure Guest OS TLBI by VA, Leaf only	v8.4	0b10	0b10	0b1	0b0	0b1	0b00	0b1
Secure Guest OS TLBI by Secure IPA, Leaf only	v8.4	0b10	0b10	0b1	0b0	0b1	0b10	0b1
Secure Guest OS TLBI by ASID	v8.4	0b10	0b10	0b1	0b1	0b0	0b00	0b0
Secure Guest OS TLBI by ASID and VA	v8.4	0b10	0b10	0b1	0b1	0b0	0b00	0b1
Secure Guest OS TLBI by ASID and VA, Leaf only	v8.4	0b10	0b10	0b1	0b1	0b1	0b00	0b1
All OS TLBI all	v7	0b10	0b11	0b0	0b0	0b0	0b00	0b0
Guest OS TLBI all, Stage 1 and 2	v7	0b10	0b11	0b1	0b0	0b0	0b00	0b0
Guest OS TLBI by VA	v7	0b10	0b11	0b1	0b0	0b0	0b00	0b1
Guest OS TLBI all, Stage 1 only	v8	0b10	0b11	0b1	0b0	0b0	0b01	0b0
Guest OS TLBI by IPA	v8	0b10	0b11	0b1	0b0	0b0	0b10	0b1
Guest OS TLBI by VA, Leaf only	v8	0b10	0b11	0b1	0b0	0b1	0b00	0b1
Guest OS TLBI by IPA, Leaf only	v8	0b10	0b11	0b1	0b0	0b1	0b10	0b1
Guest OS TLBI by ASID	v7	0b10	0b11	0b1	0b1	0b0	0b00	0b0
Guest OS TLBI by ASID and VA	v7	0b10	0b11	0b1	0b1	0b0	0b00	0b1
Guest OS TLBI by ASID and VA, Leaf only	v8	0b10	0b11	0b1	0b1	0b1	0b00	0b1
Secure Hypervisor TLBI all	v8.4	0b11	0b10	0b0	0b0	0b0	0b00	0b0
Secure Hypervisor TLBI by VA	v8.4	0b11	0b10	0b0	0b0	0b0	0b00	0b1
Secure Hypervisor TLBI by VA, Leaf only	v8.4	0b11	0b10	0b0	0b0	0b1	0b00	0b1
Secure Hypervisor TLBI by ASID	v8.4	0b11	0b10	0b0	0b1	0b0	0b00	0b0
Secure Hypervisor TLBI by ASID and VA	v8.4	0b11	0b10	0b0	0b1	0b0	0b00	0b1
Secure Hypervisor TLBI by ASID and VA, Leaf only	v8.4	0b11	0b10	0b0	0b1	0b1	0b00	0b1
Hypervisor TLBI all	v7	0b11	0b11	0b0	0b0	0b0	0b00	0b0
Hypervisor TLBI by VA	v7	0b11	0b11	0b0	0b0	0b0	0b00	0b1

Continued on next page

Table A15.8 – *Continued from previous page*

Operation	Arm	Exception	Security	VMIDV	ASIDV	Leaf	Stage	Addr
Hypervisor TLBI by VA, Leaf only	v8	0b11	0b11	0b0	0b0	0b1	0b00	0b1
Hypervisor TLBI by ASID	v8.1	0b11	0b11	0b0	0b1	0b0	0b00	0b0
Hypervisor TLBI by ASID and VA	v8.1	0b11	0b11	0b0	0b1	0b0	0b00	0b1
Hypervisor TLBI by ASID and VA, Leaf only	v8.1	0b11	0b11	0b0	0b1	0b1	0b00	0b1
Realm TLBI all	v9.2	0b10	0b00	0b0	0b0	0b0	0b00	0b0
Realm Guest OS TLBI all, Stage 1 only	v9.2	0b10	0b00	0b1	0b0	0b0	0b01	0b0
Realm Guest OS TLBI all, Stage 1 and 2	v9.2	0b10	0b00	0b1	0b0	0b0	0b00	0b0
Realm Guest OS TLBI by VA	v9.2	0b10	0b00	0b1	0b0	0b0	0b00	0b1
Realm Guest OS TLBI by VA, Leaf only	v9.2	0b10	0b00	0b1	0b0	0b1	0b00	0b1
Realm Guest OS TLBI by ASID	v9.2	0b10	0b00	0b1	0b1	0b0	0b00	0b0
Realm Guest OS TLBI by ASID and VA	v9.2	0b10	0b00	0b1	0b1	0b0	0b00	0b1
Realm Guest OS TLBI by ASID and VA, Leaf only	v9.2	0b10	0b00	0b1	0b1	0b1	0b00	0b1
Realm Guest OS TLBI by IPA	v9.2	0b10	0b00	0b1	0b0	0b0	0b10	0b1
Realm Guest OS TLBI by IPA, Leaf only	v9.2	0b10	0b00	0b1	0b0	0b1	0b10	0b1
Realm Hypervisor TLBI all	v9.2	0b11	0b00	0b0	0b0	0b0	0b00	0b0
Realm Hypervisor TLBI by VA	v9.2	0b11	0b00	0b0	0b0	0b0	0b00	0b1
Realm Hypervisor TLBI by VA, Leaf only	v9.2	0b11	0b00	0b0	0b0	0b1	0b00	0b1
Realm Hypervisor TLBI by ASID	v9.2	0b11	0b00	0b0	0b1	0b0	0b00	0b0
Realm Hypervisor TLBI by ASID and VA	v9.2	0b11	0b00	0b0	0b1	0b0	0b00	0b1
Realm Hypervisor TLBI by ASID and VA, Leaf only	v9.2	0b11	0b00	0b0	0b1	0b1	0b00	0b1
GPT TLBI by PA	v9.2	0b01	0b10	0b0	0b0	0b0	0b11	0b1
GPT TLBI by PA, Leaf only	v9.2	0b01	0b10	0b0	0b0	0b1	0b11	0b1
GPT TLBI all	v9.2	0b01	0b10	0b0	0b0	0b0	0b11	0b0

表 A15.8（第 241 页续）

A15.3. DVM 消息

Range field

Range 字段指示失效操作作用于一地址范围。

对于同时满足以下两个条件的消息，Range 可以为 0b1：

• Arm 为 v8.4 或更高版本。

• Addr 位为 0b1，因此该消息包含一个地址。

基于范围的按 IPA 或 VA 进行的 TLB 失效

当按 VA 或 IPA 的 TLBI 中 Range 字段为 0b1 时，要失效的地址范围使用以下公式计算：

BaseAddr ≤ (5 × Scale +1) AddressRange < BaseAddr+ (N um + 1) × 2 ×

T ranslation_Granule_Size

其中：

• 以字节为单位的 Translation_Granule_Size 由消息中提供的 TG 值确定。编码见 表

A15.3。

• Scale 由消息提供，可取 0-3 中的任意值。

• Num 由消息提供，可取 0-31 中的任意值。

• BaseAddr 是该范围的基地址，取决于 TG：

– 4K：BaseAddr 为 VA[MaxVA:12]。

– 16K：BaseAddr 为 VA[MaxVA:14]，VA[13:12] 必须为零。

– 64K：BaseAddr 为 VA[MaxVA:16]，VA[15:12] 必须为零。

按范围的 TLBI 是一个 2 部分消息，其字段映射见 表 A15.20.

GPT TLB 失效

颗粒保护表（GPT）按 PA 的 TLBI 操作执行基于范围的失效，并在 Invalidation Size (IS) 字段指定的范围内，从 PA 开始失效 TLB

表项。编码见 表 A15.3。

如果 PA 未与 IS 值对齐，则无需失效任何 TLB 表项。

IS 字段仅适用于按 PA 的 GPT TLBI 操作。

• GPT TLBI all 消息通过 Range 字段置为 0b0 的 1 部分消息来传递。

• GPT TLBI by PA 消息通过 Range 字段置为 0b1 的 2 部分消息来传递。

GPT TLBI 消息的字段到信号的映射见 表 A15.20.

A15.3.3 分支预测器无效化消息

分支预测器无效化（BPI）消息用于使分支预测器中的虚拟地址无效。

BPI 消息使用 1 部分或 2 部分消息来传递信号，其字段到信号的映射详见 表 A15.21.

BPI 消息的固定字段值见 表 A15.9.

表 A15.9：BPI 消息的固定字段值

Name	Value	Meaning
DVMType	0b001	Branch Predictor Invalidate opcode
Completion	0b0	Completion not required
Range	0b0	Address is not a range
VMIDV	0b0	VMID field not valid
ASIDV	0b0	ASID field not valid
Exception	0b00	Hypervisor and all Guest OS
Security	0b00	Secure and Non-secure
Leaf	0b0	Leaf information is N/A
Stage	0b00	Stage information is N/A

所有支持的 BPI 操作见 表 A15.10.

Arm 列给出了支持该消息所需的最低 Arm 架构版本。

表 A15.10：BPI 消息

Operation	Arm	Addr
Branch Predictor Invalidate all	v7	0b0
Branch Predictor Invalidate by VA	v7	0b1

A15.3. DVM 消息

A15.3.4 指令缓存无效化

指令缓存可以使用物理地址或虚拟地址来标记其包含的数据。一个系统中可以同时存在这两种形式的缓存。

DVM 协议包含使用物理地址的指令缓存无效化操作，以及使用虚拟地址的操作。接收 DVM 消息的组件必须同时支持这两种形式的消息，而与其所实现的指令缓存类型无关。当接收到的消息格式不是该缓存类型原生的格式时，可能需要进行过度无效化。

物理指令缓存无效化

本节列出 DVM 消息所支持的物理指令缓存无效化（PICI）操作。该消息类型也用于虚拟索引物理标记（VIPT）的指令缓存。

PICI 消息使用 1 部分或 2 部分的消息来传递，其字段到信号的映射详见 表

A15.22. PICI 消息的固定字段值如 表 A15.11. 所示。

表 A15.11：PICI 消息的固定字段值

Name	Value	Meaning
DVMType	0b010	Physical Instruction Cache Invalidate opcode
Completion	0b0	Completion not required
Range	0b0	Address is not a range
Exception	0b00	Hypervisor and all Guest OS
Leaf	0b0	Leaf information is N/A
Stage	0b00	Stage information is N/A

所有受支持的 PICI 操作如 表 A15.12. 所示。

表 A15.12：PICI 消息

Operation	Arm	Security	VIV	Addr
PICI all Root, Realm, Secure and Non-secure	v9.2	0b00	0b00	0b0
PICI by PA without Virtual Index, Root only	v9.2	0b00	0b00	0b1
PICI by PA with Virtual Index, Root only	v9.2	0b00	0b11	0b1
PICI all Realm and Non-secure	v9.2	0b01	0b00	0b0
PICI by PA without Virtual Index, Realm only	v9.2	0b01	0b00	0b1
PICI by PA with Virtual Index, Realm only	v9.2	0b01	0b11	0b1
PICI all Secure and Non-secure	v7	0b10	0b00	0b0
PICI by PA without Virtual Index, Secure only	v7	0b10	0b00	0b1
PICI by PA with Virtual Index, Secure only	v7	0b10	0b11	0b1
PICI all, Non-secure only	v7	0b11	0b00	0b0
PICI by PA without Virtual Index, Non-secure only	v7	0b11	0b00	0b1
PICI by PA with Virtual Index, Non-secure only	v7	0b11	0b11	0b1

当 Virtual Index Valid (VIV) 字段为 0b11 时，VI[27:12] 用作物理地址的一部分。

请注意，在本规范的先前版本中，Security 值为 0b10 的 PICI all 被错误地标记为仅 Secure，而它本应为 Secure 和 Non-secure。

虚拟指令缓存无效化

本节列出 DVM 消息所支持的虚拟指令缓存无效化（VICI）操作。

VICI 消息使用 1 部分或 2 部分的消息来传递，其字段到信号的映射详见 表

A15.22.

VICI 消息的固定字段值如 表 A15.13. 所示。

表 A15.13：VICI 消息的固定字段值

Name	Value	Meaning
DVMType	0b011	Virtual Instruction Cache Invalidate opcode
Completion	0b0	Completion not required
Range	0b0	Address is not a range
Leaf	0b0	Leaf information is N/A
Stage	0b00	Stage information is N/A

所有受支持的 VICI 操作如 表 A15.14. 所示。

Arm 列表示支持该消息所需的最低 Arm 架构版本。

ARM IHI 0022 · 第 245 页

A15.3. DVM 消息

表 A15.14：VICI 消息

Operation	Arm	Exception	Security	VMIDV	ASIDV	Add
Hypervisor and all Guest OS VICI all, Secure and Non-secure	v7	0b00	0b00	0b0	0b0	0b0
Hypervisor and all Guest OS VICI all, Non-secure only	v7	0b00	0b11	0b0	0b0	0b0
All Guest OS VICI by ASID and VA, Secure only	v7	0b10	0b10	0b0	0b1	0b1
All Guest OS VICI by VMID, Secure only	v8.4	0b10	0b10	0b1	0b0	0b0
All Guest OS VICI by ASID, VA and VMID, Secure only	v8.4	0b10	0b10	0b1	0b1	0b1
All Guest OS VICI by VMID, Non-secure only	v7	0b10	0b11	0b1	0b0	0b0
All Guest OS VICI by ASID, VA and VMID, Non-secure only	v7	0b10	0b11	0b1	0b1	0b1
Hypervisor VICI by VA, Non-secure only	v7	0b11	0b11	0b0	0b0	0b1
Hypervisor VICI by ASID and VA, Non-secure only	v8.1	0b11	0b11	0b0	0b1	0b1

ARM IHI 0022 · 第 246 页

A15.3. DVM 消息

A15.3.5 同步消息

当请求者需要知道之前所有无效化操作何时完成时，会使用同步（Sync）消息。有关如何使用 Sync 消息的更多信息，请参见 A15.5 DVM Sync 和 Complete.。

Sync 消息使用 1 部分消息来传递，其字段到信号映射详见 表 A15.21.。

Sync 消息的固定字段值如 表 A15.15. 所示。

表 A15.15：Sync 消息的固定字段值

Name	Value	Meaning
DVMType	0b100	Sync opcode
Completion	0b1	Completion required
ASIDV	0b0	No ASID information
VMIDV	0b0	No VMID information
Addr	0b0	No address information
Range	0b0	No address range
Exception	0b00	Exception information is N/A
Security	0b00	Security information is N/A
Leaf	0b0	Leaf information is N/A
Stage	0b00	Stage information is N/A

A15.3.6 提示消息

为将来的 Hint 消息预留了一段消息地址空间。

Hint 消息的固定字段值如 表 A15.16. 所示。

表 A15.16：Hint 消息的固定字段值

Name	Value	Meaning
DVMType	0b110	Hint opcode
Completion	0b0	Completion not required

ARM IHI 0022 · 第 247 页

A15.4. 传输 DVM 消息

A15.4 传输 DVM 消息

为传输 DVM 消息，一个接口上新增了两个通道：

• 侦听请求通道，用于传输 DVM 消息请求。该通道上的信号带有前缀 AC。

• 侦听响应通道，用于传输 DVM 消息响应。该通道上的信号带有前缀

CR。

一个 DVM 消息事务由侦听请求通道上的一次请求传输和侦听响应通道上的一次响应组成。每条消息可以有一个或两个事务，第一个请求中的 Addr 字段指示是否需要另一个事务。

不包含地址的 DVM 消息使用一个事务发送。

包含地址的 DVM 消息使用两个事务发送。

通常使用互连将 DVM 消息请求复制并分发给参与的管理者组件。管理者可以使用 Coherency Connection 信令在运行时选择接收消息，见



图 A15.1：DVM 消息流程

以下规则适用于双部分 DVM 消息：

• 这些请求始终以连续的传输发送，它们之间没有其他消息请求。

• 发出双部分 DVM 消息的组件必须能够在不要求对消息第一部分作出响应的情况下发出

该消息的第二部分。

ARM IHI 0022 · 第 248 页

A15.4. 传输 DVM 消息

A15.4.1 DVM 消息的信号传输

DVM 消息的侦听通道使用与其他 AXI 通道相同的传输，具体由

AXI_Transport 属性决定。有关传输的更多详细信息，请参见 A2.2 AXI 传输选项。

DVM 消息请求使用从从属者到管理者接口的侦听请求通道。表 A15.17 显示了可以包含在侦听请求通道中的信号。

表 A15.17：侦听请求通道

Name	Width	Source	Presence	Description
ACVALID	1	Subordinate	DVM_Message_Support	DVM message request valid indicator.
ACREADY	1	Manager	DVM_Message_Support and AXI_Transport == Ready	DVM message request ready indicator.
ACPENDING	1	Subordinate	DVM_Message_Support and AXI_Transport == Credited	Pending signal for the AC channel.
ACCRDT	1	Manager	DVM_Message_Support and AXI_Transport == Credited	Asserted high to give one DVM message request credit.
ACADDR	ADDR_WIDTH	Subordinate	DVM_Message_Support	Used to carry the payload for DVM message requests.
ACVMIDEXT	4	Subordinate	DVM_Message_Support and (DVM_v8.1 or DVM_v8.4 or DVM_v9.2)	Extension to support 16-bit VMID in DVM messages.
ACTRACE	1	Subordinate	DVM_Message_Support and Trace_Signals	Trace signal for the AC channel.

对 DVM 请求的响应在从管理者到从属者接口的侦听响应通道上传输。表 A15.18 显示了可以包含在侦听响应通道中的信号。

表 A15.18：侦听响应通道

Name	Width	Source	Presence	Description
CRVALID	1	Manager	DVM_Message_Support	DVM message response valid indicator.
CRREADY	1	Subordinate	DVM_Message_Support and AXI_Transport == Ready	DVM message response ready indicator.
CRPENDING	1	Manager	DVM_Message_Support and AXI_Transport == Credited	Pending signal for the CR channel.
CRCRDT	1	Subordinate	DVM_Message_Support and AXI_Transport == Credited	Asserted high to give one DVM message response credit.
CRTRACE	1	Manager	DVM_Message_Support and Trace_Signals	Trace signal for the CR channel.

DVM 响应确认请求已被接收，但不指示一个

ARM IHI 0022 · 第 249 页

A15.4. 传输 DVM 消息

DVM 消息。AC 或 CR 通道上不支持重排序，因此响应按照 AC 请求发出的相同顺序返回。

ACTRACE 和 CRTRACE 信号的行为与其他通道上的跟踪信号相同，更多信息请参见 A12.3 跟踪信号。

A15.4.2 使用 Valid-Ready 传输的侦听通道

使用 Valid-Ready 传输时，适用以下规则：

• 仅当存在有效的地址和控制信息时，从属者才可置位 ACVALID。

• ACVALID 一旦置位，必须保持置位，直到管理者置位

ACREADY 信号之后的时钟上升沿。

• 置位 CRVALID 用于指示管理者已确认该 DVM 消息。

• CRVALID 一旦置位，必须保持置位，直到从属者置位

CRREADY 信号之后的时钟上升沿。

侦听请求通道与侦听响应通道之间依赖关系的规则列举如下，并在

图 A15.2. 中说明。

• 从属者不得在置位 ACVALID 之前等待管理者置位 ACREADY。

• 管理者可以在置位 ACREADY 之前等待 ACVALID 置位。

• 管理者可以在 ACVALID 置位之前就置位 ACREADY。

• 管理者必须等待 ACVALID 和 ACREADY 均置位后，才能置位 CRVALID 以

指示存在有效响应。

• 管理者不得在置位 CRVALID 之前等待从属者置位 CRREADY。

• 从属者可以在置位 CRREADY 之前等待 CRVALID 置位。

• 从属者可以在 CRVALID 置位之前就置位 CRREADY。



图 A15.2：侦听事务握手依赖关系

A15.4.3 使用信用式传输的侦听通道

使用信用式传输时，A2.4 信用式传输 和 A2.4.4 传输级时钟门控 的规则适用于侦听通道。此外：

• 管理者必须等待 DVM 消息请求后，才能发送 DVM 消息响应。

• 侦听通道上不支持多个资源平面（Resource Planes）和共享信用。

A15.4.4 DVM 消息中的地址位宽

属性 ADDR_WIDTH 用于指定 ARADDR、AWADDR 和 ACADDR 的位宽。它设定接口所使用的物理地址位宽。

ARM IHI 0022 · 第 250 页

A15.4. 传输 DVM 消息

ACADDR 信号也用于传输虚拟地址（VA），因此所需的 VA 宽度也对 ADDR_WIDTH 设定了最小约束。表 A15.19 列出了若干常见的 VA 宽度以及所需的最小 ADDR_WIDTH。

表 A15.19：常见 VA 宽度与最小 ADDR_WIDTH

VA width	Minimum ADDR_WIDTH
32	32
41	40
49	44
53	48
57	48

不支持大于 57 位的 VA 宽度。

如果 PA 宽度超过 VA 宽度，则虚拟地址操作可能通过 DVM 消息收到额外的地址信息。此时，必须忽略任何额外的地址信息，并且只使用受支持的地址位来执行操作。

如果某组件支持的 VA 宽度大于其 PA 宽度，则该组件必须针对多余的物理地址位采取适当的措施。关于地址宽度不匹配的更多细节，参见 A3.1.5 传输地址。

A15.4.5 消息字段到信号的映射

DVM 消息中的各字段使用 ACADDR 和 ACVMIDEXT 信号的位来传输。

每种消息类型的映射各不相同，如下表所示。位位置的分配可能看起来不规则，但其目的是便于在不同地址宽度的实现之间进行转换。

对于 Hint 消息，Completion（0b0）和 DVMType（0b110）字段分别位于 ACADDR[15] 和 ACADDR[14:12]，其他映射为 IMPLEMENTATION DEFINED。

TLB Invalidate 消息的映射如 表 A15.20 所示。

表 A15.20：TLB 无效化消息的字段映射

Signal	TLBI 1-part	TLBI 1st of 2-part	TLBI 2nd part by VA or IPA	TLBI 2nd part by range	GPT TLBI 1st part	GPT TLBI 2nd part
ACADDR[51]	0b0	0b0	0b0	0b0	0b0	PA[51]
ACADDR[50]	0b0	0b0	0b0	0b0	0b0	PA[50]
ACADDR[49]	0b0	0b0	0b0	0b0	0b0	PA[49]
ACADDR[48]	0b0	0b0	0b0	0b0	0b0	PA[48]
ACADDR[47]	0b0	VA[56]	VA[52]	VA[52]	0b0	PA[47]
ACADDR[46]	0b0	VA[55]	VA[51]	VA[51]	0b0	PA[46]
ACADDR[45]	0b0	VA[54]	VA[50]	VA[50]	0b0	PA[45]
ACADDR[44]	0b0	VA[53]	VA[49]	VA[49]	0b0	PA[44]
ACADDR[43]	VMID[15]	VA[48]	VA[44]	VA[44]	0b0	PA[43]
ACADDR[42]	VMID[14]	VA[47]	VA[43]	VA[43]	0b0	PA[42]
ACADDR[41]	VMID[13]	VA[46]	VA[42]	VA[42]	0b0	PA[41]
ACADDR[40]	VMID[12]	VA[45]	VA[41]	VA[41]	0b0	PA[40]
ACADDR[39]	ASID[15]	ASID[15]	VA[39]	VA[39]	0b0	PA[39]
ACADDR[38]	ASID[14]	ASID[14]	VA[38]	VA[38]	0b0	PA[38]
ACADDR[37]	ASID[13]	ASID[13]	VA[37]	VA[37]	0b0	PA[37]
ACADDR[36]	ASID[12]	ASID[12]	VA[36]	VA[36]	0b0	PA[36]
ACADDR[35]	ASID[11]	ASID[11]	VA[35]	VA[35]	0b0	PA[35]
ACADDR[34]	ASID[10]	ASID[10]	VA[34]	VA[34]	0b0	PA[34]
ACADDR[33]	ASID[9]	ASID[9]	VA[33]	VA[33]	0b0	PA[33]
ACADDR[32]	ASID[8]	ASID[8]	VA[32]	VA[32]	0b0	PA[32]
ACADDR[31]	VMID[7]	VMID[7]	VA[31]	VA[31]	0b0	PA[31]
ACADDR[30]	VMID[6]	VMID[6]	VA[30]	VA[30]	0b0	PA[30]
ACADDR[29]	VMID[5]	VMID[5]	VA[29]	VA[29]	0b0	PA[29]
ACADDR[28]	VMID[4]	VMID[4]	VA[28]	VA[28]	0b0	PA[28]
ACADDR[27]	VMID[3]	VMID[3]	VA[27]	VA[27]	0b0	PA[27]
ACADDR[26]	VMID[2]	VMID[2]	VA[26]	VA[26]	0b0	PA[26]
ACADDR[25]	VMID[1]	VMID[1]	VA[25]	VA[25]	0b0	PA[25]
ACADDR[24]	VMID[0]	VMID[0]	VA[24]	VA[24]	0b0	PA[24]
ACADDR[23]	ASID[7]	ASID[7]	VA[23]	VA[23]	0b0	PA[23]
ACADDR[22]	ASID[6]	ASID[6]	VA[22]	VA[22]	0b0	PA[22]
ACADDR[21]	ASID[5]	ASID[5]	VA[21]	VA[21]	0b0	PA[21]

Continued on next page

Table A15.20 – *Continued from previous page*

Signal	TLBI 1-part	TLBI 1st of 2-part	TLBI 2nd part by VA or IPA	TLBI 2nd part by range	GPT TLBI 1st part	GPT TLBI 2nd part
ACADDR[20]	ASID[4]	ASID[4]	VA[20]	VA[20]	0b0	PA[20]
ACADDR[19]	ASID[3]	ASID[3]	VA[19]	VA[19]	0b0	PA[19]
ACADDR[18]	ASID[2]	ASID[2]	VA[18]	VA[18]	0b0	PA[18]
ACADDR[17]	ASID[1]	ASID[1]	VA[17]	VA[17]	0b0	PA[17]
ACADDR[16]	ASID[0]	ASID[0]	VA[16]	VA[16]	0b0	PA[16]
ACADDR[15]	0b0 (Completion)	0b0 (Completion)	VA[15]	VA[15]	0b0 (Completion)	PA[15]
ACADDR[14]	0b0 (DVMType[2])	0b0 (DVMType[2])	VA[14]	VA[14]	0b0 (DVMType[2])	PA[14]
ACADDR[13]	0b0 (DVMType[1])	0b0 (DVMType[1])	VA[13]	VA[13]	0b0 (DVMType[1])	PA[13]
ACADDR[12]	0b0 (DVMType[0])	0b0 (DVMType[0])	VA[12]	VA[12]	0b0 (DVMType[0])	PA[12]
ACADDR[11]	Exception[1]	Exception[1]	TG[1]	TG[1]	Exception[1]	IS[3]
ACADDR[10]	Exception[0]	Exception[0]	TG[0]	TG[0]	Exception[0]	IS[2]
ACADDR[9]	Security[1]	Security[1]	TTL[1]	TTL[1]	Security[1]	IS[1]
ACADDR[8]	Security[0]	Security[0]	TTL[0]	TTL[0]	Security[0]	IS[0]
ACADDR[7]	0b0 (Range)	Range	0b0	Scale[1]	Range	0b0
ACADDR[6]	VMIDV	VMIDV	0b0	Scale[0]	0b0 (VMIDV)	0b0
ACADDR[5]	ASIDV	ASIDV	0b0	Num[4]	0b0 (ASIDV)	0b0
ACADDR[4]	0b0	Leaf	0b0	Num[3]	Leaf	0b0
ACADDR[3]	Stage[1]	Stage[1]	VA[40]	VA[40]	Stage[1]	0b0
ACADDR[2]	Stage[0]	Stage[0]	0b0	Num[2]	Stage[0]	0b0
ACADDR[1]	0b0	0b0	0b0	Num[1]	0b0	0b0
ACADDR[0]	0b0 (Addr)	0b1 (Addr)	0b0	Num[0]	Addr	0b0
ACVMIDEXT[3]	VMID[11]	VMID[11]	VMID[15]	VMID[15]	0b0	0b0
ACVMIDEXT[2]	VMID[10]	VMID[10]	VMID[14]	VMID[14]	0b0	0b0
ACVMIDEXT[1]	VMID[9]	VMID[9]	VMID[13]	VMID[13]	0b0	0b0
ACVMIDEXT[0]	VMID[8]	VMID[8]	VMID[12]	VMID[12]	0b0	0b0

A15.4. 传输 DVM 消息

分支预测器无效化（BPI）和 Sync 消息的映射如 表 A15.21. 所示。

表 A15.21：BPI 和 Sync 消息的字段映射

Signal	BPI all or Sync	BPI by VA 1st part	BPI by VA 2nd part
ACADDR[51]	0b0	0b0	0b0
ACADDR[50]	0b0	0b0	0b0
ACADDR[49]	0b0	0b0	0b0
ACADDR[48]	0b0	0b0	0b0
ACADDR[47]	0b0	VA[56]	VA[52]
ACADDR[46]	0b0	VA[55]	VA[51]
ACADDR[45]	0b0	VA[54]	VA[50]
ACADDR[44]	0b0	VA[53]	VA[49]
ACADDR[43]	0b0	VA[48]	VA[44]
ACADDR[42]	0b0	VA[47]	VA[43]
ACADDR[41]	0b0	VA[46]	VA[42]
ACADDR[40]	0b0	VA[45]	VA[41]
ACADDR[39]	0b0	0b0	VA[39]
ACADDR[38]	0b0	0b0	VA[38]
ACADDR[37]	0b0	0b0	VA[37]
ACADDR[36]	0b0	0b0	VA[36]
ACADDR[35]	0b0	0b0	VA[35]
ACADDR[34]	0b0	0b0	VA[34]
ACADDR[33]	0b0	0b0	VA[33]
ACADDR[32]	0b0	0b0	VA[32]
ACADDR[31]	0b0	0b0	VA[31]
ACADDR[30]	0b0	0b0	VA[30]
ACADDR[29]	0b0	0b0	VA[29]
ACADDR[28]	0b0	0b0	VA[28]
ACADDR[27]	0b0	0b0	VA[27]
ACADDR[26]	0b0	0b0	VA[26]
ACADDR[25]	0b0	0b0	VA[25]
ACADDR[24]	0b0	0b0	VA[24]
ACADDR[23]	0b0	0b0	VA[23]
ACADDR[22]	0b0	0b0	VA[22]
ACADDR[21]	0b0	0b0	VA[21]

Continued on next page

Table A15.21 – *Continued from previous page*

Signal	BPI all or Sync	BPI by VA 1st part	BPI by VA 2nd part
ACADDR[20]	0b0	0b0	VA[20]
ACADDR[19]	0b0	0b0	VA[19]
ACADDR[18]	0b0	0b0	VA[18]
ACADDR[17]	0b0	0b0	VA[17]
ACADDR[16]	0b0	0b0	VA[16]
ACADDR[15]	Completion	0b0 (Completion)	VA[15]
ACADDR[14]	DVMType[2]	0b0 (DVMType[2])	VA[14]
ACADDR[13]	DVMType[1]	0b0 (DVMType[1])	VA[13]
ACADDR[12]	DVMType[0]	0b1 (DVMType[0])	VA[12]
ACADDR[11]	0b0 (Exception[1])	0b0 (Exception[1])	VA[11]
ACADDR[10]	0b0 (Exception[0])	0b0 (Exception[0])	VA[10]
ACADDR[9]	0b0 (Security[1])	0b0 (Security[1])	VA[9]
ACADDR[8]	0b0 (Security[0])	0b0 (Security[0])	VA[8]
ACADDR[7]	0b0 (Range)	0b0 (Range)	VA[7]
ACADDR[6]	0b0 (VMIDV)	0b0 (VMIDV)	VA[6]
ACADDR[5]	0b0 (ASIDV)	0b0 (ASIDV)	VA[5]
ACADDR[4]	0b0 (Leaf)	0b0 (Leaf)	VA[4]
ACADDR[3]	0b0 (Stage[1])	0b0 (Stage[1])	VA[40]
ACADDR[2]	0b0 (Stage[0])	0b0 (Stage[0])	0b0
ACADDR[1]	0b0	0b0	0b0
ACADDR[0]	0b0 (Addr)	0b1 (Addr)	0b0
ACVMIDEXT[3]	0b0	0b0	0b0
ACVMIDEXT[2]	0b0	0b0	0b0
ACVMIDEXT[1]	0b0	0b0	0b0
ACVMIDEXT[0]	0b0	0b0	0b0

A15.4. 传输 DVM 消息

指令缓存无效化消息的映射如 表 A15.22. 所示。

表 A15.22：VICI 和 PICI 消息的字段映射

Signal	VICI all	VICI by VA 1st part	VICI by VA 2nd part	PICI 1st part	PICI 2nd part
ACADDR[51]	0b0	0b0	0b0	0b0	PA[51]
ACADDR[50]	0b0	0b0	0b0	0b0	PA[50]
ACADDR[49]	0b0	0b0	0b0	0b0	PA[49]
ACADDR[48]	0b0	0b0	0b0	0b0	PA[48]
ACADDR[47]	0b0	VA[56]	VA[52]	0b0	PA[47]
ACADDR[46]	0b0	VA[55]	VA[51]	0b0	PA[46]
ACADDR[45]	0b0	VA[54]	VA[50]	0b0	PA[45]
ACADDR[44]	0b0	VA[53]	VA[49]	0b0	PA[44]
ACADDR[43]	VMID[15]	VA[48]	VA[44]	0b0	PA[43]
ACADDR[42]	VMID[14]	VA[47]	VA[43]	0b0	PA[42]
ACADDR[41]	VMID[13]	VA[46]	VA[42]	0b0	PA[41]
ACADDR[40]	VMID[12]	VA[45]	VA[41]	0b0	PA[40]
ACADDR[39]	ASID[15]	ASID[15]	VA[39]	0b0	PA[39]
ACADDR[38]	ASID[14]	ASID[14]	VA[38]	0b0	PA[38]
ACADDR[37]	ASID[13]	ASID[13]	VA[37]	0b0	PA[37]
ACADDR[36]	ASID[12]	ASID[12]	VA[36]	0b0	PA[36]
ACADDR[35]	ASID[11]	ASID[11]	VA[35]	0b0	PA[35]
ACADDR[34]	ASID[10]	ASID[10]	VA[34]	0b0	PA[34]
ACADDR[33]	ASID[9]	ASID[9]	VA[33]	0b0	PA[33]
ACADDR[32]	ASID[8]	ASID[8]	VA[32]	0b0	PA[32]
ACADDR[31]	VMID[7]	VMID[7]	VA[31]	VI[27]	PA[31]
ACADDR[30]	VMID[6]	VMID[6]	VA[30]	VI[26]	PA[30]
ACADDR[29]	VMID[5]	VMID[5]	VA[29]	VI[25]	PA[29]
ACADDR[28]	VMID[4]	VMID[4]	VA[28]	VI[24]	PA[28]
ACADDR[27]	VMID[3]	VMID[3]	VA[27]	VI[23]	PA[27]
ACADDR[26]	VMID[2]	VMID[2]	VA[26]	VI[22]	PA[26]
ACADDR[25]	VMID[1]	VMID[1]	VA[25]	VI[21]	PA[25]
ACADDR[24]	VMID[0]	VMID[0]	VA[24]	VI[20]	PA[24]
ACADDR[23]	ASID[7]	ASID[7]	VA[23]	VI[19]	PA[23]
ACADDR[22]	ASID[6]	ASID[6]	VA[22]	VI[18]	PA[22]

Continued on next page

Table A15.22 – *Continued from previous page*

Signal	VICI all	VICI by VA 1st part	VICI by VA 2nd part	PICI 1st part	PICI 2nd part
ACADDR[21]	ASID[5]	ASID[5]	VA[21]	VI[17]	PA[21]
ACADDR[20]	ASID[4]	ASID[4]	VA[20]	VI[16]	PA[20]
ACADDR[19]	ASID[3]	ASID[3]	VA[19]	VI[15]	PA[19]
ACADDR[18]	ASID[2]	ASID[2]	VA[18]	VI[14]	PA[18]
ACADDR[17]	ASID[1]	ASID[1]	VA[17]	VI[13]	PA[17]
ACADDR[16]	ASID[0]	ASID[0]	VA[16]	VI[12]	PA[16]
ACADDR[15]	`0b0` (Completion)	`0b0` (Completion)	VA[15]	`0b0` (Completion)	PA[15]
ACADDR[14]	`0b0` (DVMType[2])	`0b0` (DVMType[2])	VA[14]	`0b0` (DVMType[2])	PA[14]
ACADDR[13]	`0b1` (DVMType[1])	`0b1` (DVMType[1])	VA[13]	`0b1` (DVMType[1])	PA[13]
ACADDR[12]	`0b1` (DVMType[0])	`0b1` (DVMType[0])	VA[12]	`0b0` (DVMType[0])	PA[12]
ACADDR[11]	Exception[1]	Exception[1]	VA[11]	`0b0` (Exception[1])	PA[11]
ACADDR[10]	Exception[0]	Exception[0]	VA[10]	`0b0` (Exception[0])	PA[10]
ACADDR[9]	Security[1]	Security[1]	VA[9]	Security[1]	PA[9]
ACADDR[8]	Security[0]	Security[0]	VA[8]	Security[0]	PA[8]
ACADDR[7]	`0b0` (Range)	`0b0` (Range)	VA[7]	`0b0` (Range)	PA[7]
ACADDR[6]	VMIDV	VMIDV	VA[6]	VIV[1]	PA[6]
ACADDR[5]	ASIDV	ASIDV	VA[5]	VIV[0]	PA[5]
ACADDR[4]	`0b0` (Leaf)	`0b0` (Leaf)	VA[4]	`0b0`	PA[4]
ACADDR[3]	`0b0` (Stage[1])	`0b0` (Stage[1])	VA[40]	`0b0`	`0b0`
ACADDR[2]	`0b0` (Stage[0])	`0b0` (Stage[0])	`0b0`	`0b0`	`0b0`
ACADDR[1]	`0b0`	`0b0`	`0b0`	`0b0`	`0b0`
ACADDR[0]	`0b0` (Addr)	`0b1` (Addr)	`0b0`	Addr	`0b0`
ACVMIDEXT[3]	VMID[11]	VMID[11]	VMID[15]	`0b0`	`0b0`
ACVMIDEXT[2]	VMID[10]	VMID[10]	VMID[14]	`0b0`	`0b0`
ACVMIDEXT[1]	VMID[9]	VMID[9]	VMID[13]	`0b0`	`0b0`
ACVMIDEXT[0]	VMID[8]	VMID[8]	VMID[12]	`0b0`	`0b0`

A15.5. DVM Sync 和 Complete

A15.5 DVM Sync 和 Complete

当请求者需要知道之前所有无效化操作何时完成时，会使用 DVM Sync 消息。

当组件已收到 DVM Sync 消息，且之前所有无效化操作均已完成时，会发送 DVM Complete 请求。在确定某项操作何时完成时，适用以下规则：

TLB Invalidate

当管理者不再能使用已无效化的转换，且之前所有可能使用已无效化转换的事务均已完成时，即为完成。

Branch Predictor Invalidate

当预测指令取指的缓存副本已被无效化，且关联的管理者不再能访问它们时，即为完成。被无效化的缓存副本可以来自任意虚拟地址，也可以来自指定的虚拟地址。

Instruction Cache Invalidate

当缓存的指令已被无效化，且关联的管理者不再能访问它们时，即为完成。

互连与一个接收管理者之间的同步流程如 图 A15.3. 所示。

该过程如下：

1. 管理者使用侦听响应（CR）通道确认收到 DVM Sync 消息。该

响应不得依赖于 AR 或 AW 通道上任何事务的向前推进。

2. 当管理者已完成所有必要的操作后，必须在 AR 通道上发出 DVM Complete 请求。此时必须已在同一管理者的侦听请求通道上完成关联 DVM Sync 的握手。管理者必须及时发送 DVM Complete，即使它继续收到更多 DVM 无效化操作和更多 DVM Sync 消息。

3. 互连组件使用发出 DVM Complete 的组件的读数据（R）通道响应该

DVM Complete 请求。该响应中的读数据无效。



图 A15.3：DVM 同步流程

每一条 DVM Sync 消息都必须有一条对应的 DVM Complete 请求。

只有当存在对应的 DVM Sync 消息时，才可以发送 DVM Complete 请求。

ARM IHI 0022 · 第 258 页

A15.5. DVM Sync 和 DVM Complete

DVM Complete 请求在 AR 通道上发出，表 A15.23 给出了当其他 AR 通道信号存在时对它们的约束。

表 A15.23：DVM Complete 请求约束

Signal	Constraint
ARSNOOP	Must be 0b1110.
ARADDR	Must be zero.
ARID	Must be different from that of any outstanding, non-DVM Complete transaction on the read channels.
ARBURST	Must be INCR (0b01).
ARLEN	Must be 1 transfer (0x00).
ARSIZE	Must be equal to the data channel width or Max_Transaction_Bytes if that is smaller than the data width.
ARDOMAIN	Must be Shareable (0b01 or 0b10).
ARCACHE	Must be Modifiable, Non-cacheable (0b0010).
ARCHUNKEN	Must be 0b0.
ARMMUVALID	Must be 0b0. If not present, ARMMUVALID is assumed to be 0b0 for a DVM Complete request.
ARMMUATST	Must be 0b0.
ARMMUFLOW	Must be 0b00.
ARTAGOP	Must be 0b00.
ARLOCK	Must be 0b0.

使用信用式传输时，DVM Complete 消息的 ARRP 可以取任意值，但某个接口上的所有 DVM Complete 消息必须使用相同的 RP。

ARM IHI 0022 · 第 259 页

A15.6. 一致性连接信令

A15.6 一致性连接信令

DVM 消息请求是从从属者传输到管理者接口的，这与其他请求的方向相反。空闲的管理者可能已被断电，无法接受任何 DVM 请求。一致性连接信令可用于使管理者能够控制其是否接收 DVM 消息请求。

Coherency_Connection_Signals 属性用于指示某个组件是否支持一致性连接信号。

表 A15.24：Coherency_Connection_Signals 属性

Coherency_Connection_Signals	Default	Description
True		Coherency Connection signaling is supported.
False	Y	Coherency Connection signaling is not supported.

当 Coherency_Connection_Signals 为 True 时，接口上包含以下信号。

表 A15.25：一致性连接信号

Name	Width	Default	Description
SYSCOREQ	1	-	Output from a Manager, asserted HIGH to request that it receives DVM messages on the AC channel.
SYSCOACK	1	-	Output from a Subordinate, asserted HIGH to acknowledge that the attached Manager might receive DVM messages on the AC channel.

一致性连接信号没有默认值，因此相连的接口必须都支持或都不支持一致性连接信令。

一致性连接信号采用四相方案，可以安全地跨越时钟域。

断开与 DVM 消息的连接，通常用于进入无法处理 DVM 请求的低功耗状态之前。

A15.6.1 一致性连接握手

当 ARESETn 置位时，SYSCOREQ 和 SYSCOACK 必须取消置位。不在复位状态时，允许以下请求：

• 管理者通过将 SYSCOREQ 置为高电平来请求接收 DVM 消息。互连通过将 SYSCOACK 置为高电平来指示

DVM 消息已使能。

• 管理者通过将 SYSCOREQ 取消置位为低电平来请求停止接收 DVM 消息。互连通过将 SYSCOACK 取消置位为低电平来

指示 DVM 消息已禁用。

握手时序如 图 A15.4 所示。



图 A15.4：一致性连接握手时序

连接信令遵循四相握手规则：

• 只有当 SYSCOACK 处于相同电平时，管理者才能改变 SYSCOREQ。

• 只有当 SYSCOREQ 处于相反电平时，从属者才能改变 SYSCOACK。

每种状态下管理者和从属者组件的规则如 表 A15.26. 所示。

表 A15.26：一致性连接信令状态

State	SYSCOREQ	SYSCOACK	Rules
Disabled	0	0	Manager:

ARM IHI 0022 · 第 261 页

Table A15.26 – *Continued from previous page*

State	SYSCOREQ	SYSCOACK	Rules
Disconnect	0	1	Manager: • Must not fetch or use any DVM-managed translation table data. • Must be able to receive and respond to DVM message requests. • Waiting for SYSCOACK to be deasserted before disabling DVM-managed logic. Subordinate: • Must wait for all outstanding DVM messages to receive a response before deasserting SYSCOACK. • Must stop issuing DVM messages in a timely manner. • Must issue the second part of a 2-part DVM message if the first part has already been issued.

表 A15.26（第 262 页续）
注意，从属者不允许在连接状态下发送 DVM 消息，但管理者必须能够在连接状态下接收 DVM 消息。这是因为 SYSCOACK 的置位与 ACVALID 之间可能存在竞争。

如果互连已发出需要 AR 通道上 DVM Complete 消息的 DVM Sync 消息，则允许互连在收到 DVM Complete 请求之前取消置位 SYSCOACK。即使 DVM 消息被禁用，管理者也必须在 AR 通道上发出 DVM Complete 请求。

一致性连接信号上的转换可能依赖 AWAKEUP 被置位，详见 A14.1.2

AWAKEUP 和一致性连接信令。

ARM IHI 0022 · 第 262 页

A15.7. 侦听通道信用控制

A15.7 侦听通道信用控制

使用信用式传输时，侦听通道可以包含控制信号，以确定通道接收方何时可以给出信用。这可用于在侦听通道空闲时对其进行时钟门控或电源门控。

以下规则适用：

• 信用控制独立于接口上的其他通道。例如，当其他通道处于 RUN 时，DVM 通道可以

处于 STOP。

• A14.2 使用信用式传输的接口门控 中的所有规则都适用于 DVM 信用控制信号，但

其中管理者与从属者这两个术语互换。

• 当在 CR 上收到响应时，DVM 事务即被视为完成。对于 DVM Sync，一旦收到 CR 响应，

就可以停止 DVM 通道。管理者必须启动主通道，以在 AR 通道上发送 DVM Complete 请求。

• 信用控制独立于一致性连接状态。例如，可以通过将 SYSCOREQ 和 SYSCOACK 置为高电平来

使能 DVM 消息，但在需要发送 DVM 消息之前，AC 和 CR 通道仍保持 STOP。

表 A15.27 列出了当 DVM_Message_Support 为 Receiver 且 Credit_Control 为 Implicit_Return_Uni 时所包含的信号。

表 A15.27：信用控制信号

Name	Width	Default	Description
ACTIVATEREQD	1	0b1	Activation / deactivation request from a Subordinate for the snoop channels.
ACTIVATEACKD	1	0b1	Activation / deactivation acknowledge from a Manager for the snoop channels.
ASKSTOPD	1	0b0	Asserted HIGH to indicate that the Manager wants the Subordinate to stop the snoop channels.

ARM IHI 0022 · 第 263 页

接口与数据保护

本章规定了使用毒化和奇偶校验信号来保护数据和接口的方案。

包含以下小节：

• A16.1 使用毒化的数据保护

• A16.2 数据和接口信号的奇偶校验保护

ARM IHI 0022 · 第 264 页

第 A16 章 接口与数据保护

A16.1. 使用毒化进行数据保护

A16.1 使用毒化进行数据保护

毒化（Poison）信号用于指示一组数据字节此前已被损坏。将毒化信号随数据一起传递，可使数据的任何后续使用者被通知该数据可能已损坏。毒化信号按每 64 位数据 1 位的粒度提供支持。

表 A16.1：毒化信号

Name	Width	Default	Description
WPOISON, RPOISON	ceil(DATA_WIDTH / 64)	-	Asserted high to indicate that the data in this transfer is corrupted. There is one bit per 64-bits of data.

毒化信号的存在通过 Poison 属性进行配置。

表 A16.2：Poison 属性

Poison	Default	Description
True		Poison signaling is supported.
False	Y	Poison signaling is not supported.

毒化信号的有效性与相关数据的有效性相同。

毒化信号与错误响应信号无关：

• 允许在不发生毒化违规的情况下发出错误信号。

• 允许在不发出错误响应信号的情况下发出毒化违规信号。

64 位颗粒定义为对齐到 8 字节边界的 8 字节地址范围。

当事务大小（由 AxSIZE 指示）小于 64 位时，允许毒化位在每次数据传输上不同。在此情况下，接收组件必须检查所有数据传输，以确定该 64 位颗粒是否被毒化。

可以为对某次传输无效的数据通道设置毒化位。例如，在 128 位通道上进行的一次 64 位传输可以同时置位两个毒化位。

关于毒化与 MTE 标记的影响，请参见 A12.2.10 MTE 与毒化。

A16.2. 数据和接口信号的奇偶校验保护

A16.2 数据和接口信号的奇偶校验保护

对于安全关键型应用，必须检测并尽可能纠正 SoC 中单根导线上的瞬态错误和功能性错误。

系统组件中的错误可能会传播，并在相连的组件中引发多个错误。错误检测与纠正（EDC）需要端到端地工作，覆盖从源到目的地的所有逻辑和导线。

实现端到端保护的一种方式，是在组件内采用定制的 EDC 方案，并在组件之间实现简单的错误检测方案。这些组件之间没有逻辑，单比特错误不会传播为多比特错误。本节描述一种奇偶校验方案，用于检测组件之间 AMBA 接口上的单比特错误。如果多比特错误发生在不同的

奇偶校验信号组中，则可以检测到这些多比特错误。图 A16.1 显示了 AMBA 中可以使用奇偶校验的位置。



图 A16.1：AMBA 中奇偶校验的使用

A16.2.1 奇偶校验保护的配置

接口上采用的保护方案由属性 Check_Type 定义。

表 A16.3：Check_Type 属性

Check_Type	Default	Description
Odd_Parity_Byte_All		Odd parity checking included for all signals. Each bit of the parity signal generally covers up to 8 bits. However, a parity bit can cover more than 8 bits if the configuration requires it.
Odd_Parity_Byte_Data		Odd parity checking included for data signals with names that end in DATA. Each bit of the parity signal covers exactly 8 bits.
False	Y	No checking signals on the interface.

A16.2.2 错误检测行为

本规范对检测到奇偶校验错误时组件或系统的行为不作规定。取决于系统以及受影响的信号，翻转的位可能产生范围广泛的影响。它可能无害，

导致性能问题、数据损坏、安全违规或死锁。事务响应与奇偶校验错误的检测无关。

当检测到错误时，接收方可以执行以下任一操作：

• 终止或传播该事务。终止可能符合也可能不符合协议。

• 纠正奇偶校验信号，或者将该出错信号传播出去。

• 更新其内存，或保持原样不动。该位置可以被标记为毒化。

• 通过其他方式发出错误响应信号，例如使用中断。

A16.2.3 奇偶校验信号

奇偶校验信号列于 表 A16.4. 中。它们具有以下属性和规则：

• 使用奇校验。

奇校验是指：向接口上的信号组添加校验信号，并驱动这些信号，使得该组中始终有奇数个位被置位。

• 覆盖数据和载荷的奇偶校验信号被定义为：在大多数情况下每组不超过 8 位。

该限制假设在时序预算中最多有 3 个逻辑级可用于生成每个奇偶校验位。

• 覆盖关键控制信号的奇偶校验信号（这些信号可能只有较小的可用时序预算）被定义为单个奇校验位。该单个奇校验位是原始关键控制信号的取反。

• 校验信号与 ACLK 同步，并且在 Check enable 列中的信号为高电平的每个周期中都必须被正确驱动，请参见 表 A16.4.。

• 控制信号的 Check enable 为 ARESETn。

– 如果控制信号的校验信号宽度大于 1 位，则校验位 [n] 对应该控制信号中的位 [n]。

• 载荷信号的 Check enable 为 xVALID。

– 如果载荷信号的校验信号宽度大于 1 位：

* 当某个校验信号覆盖多个信号时，奇偶校验值通过将这些信号按其在 表 A16.4 中列出的顺序拼接来计算，其中列出的第一个信号位于最低有效位（LSB）。

* 校验位 [n] 对应载荷中的位 [(8n+7):8n]，但以下情况例外：

· WTAGCHK[n] 是 {WTAGUPDATE[n],WTAG[4n+3:4n]} 的奇偶校验值。

· RTAGCHK[n] 是 RTAG[4n+3:4n] 的奇偶校验值。

* 如果载荷不是整数个字节，则校验信号的最高有效位覆盖载荷最高有效部分中少于 8 位的内容。

• 奇偶校验信号必须被适当地驱动到相关联载荷中的所有位，而无论这些位是否在传输中被主动使用。例如，当 WVALID 置位时，必须正确驱动 WDATACHK 的所有位，即使某些字节通道未被使用。

• 如果某个校验信号所覆盖的所有信号在接口上均不存在，则该校验信号从接口中省略。

以下规则适用于 CHK 信号覆盖多个信号、且其中一个或多个输入或输出缺失的情况：

• 如果缺少某个信号输出，则假定该值为该信号的默认值。在计算奇偶校验时必须考虑默认值非零的信号，例如默认值为 0b1 的 BCOMP。

• 如果存在没有对应输入的输出信号，则不能假定缺失的输入取固定值。因此，CHK 信号无法可靠使用。

• 建议作为 CHK 组成员的输入信号要么全部存在，要么全部不存在。

表 A16.4：奇偶校验检查信号

Name	Signals covered	Width	Check enable
AWVALIDCHK	AWVALID	1	ARESETn
AWREADYCHK	AWREADY	1	ARESETn
AWPENDINGCHK	AWPENDING	1	ARESETn
AWCRDTCHK	AWCRDT	Num_RP_AWW	ARESETn
AWCRDTSHCHK	AWCRDTSH	1	ARESETn
AWRPCHK	AWRP	1	AWVALID
AWSHAREDCRDCHK	AWSHAREDCRD	1	AWVALID
AWIDCHK	AWID AWIDUNQ	ceil((ID_W_WIDTH + int(Unique_ID_Support))/8)	AWVALID
AWADDRCHK	AWADDR	ceil(ADDR_WIDTH/8)	AWVALID
AWLENCHK	AWLEN	1	AWVALID
AWCTLCHK0	AWSIZE AWBURST AWLOCK AWPROT AWNSE	1	AWVALID
AWCTLCHK1	AWREGION AWCACHE AWQOS	1	AWVALID
AWCTLCHK2	AWDOMAIN AWSNOOP	1	AWVALID
AWCTLCHK3	AWATOP AWCMO AWTAGOP	1	AWVALID
AWPASCHK	AWPAS	1	AWVALID
AWINSTPRIVCHK	AWINST AWPRIV	1	AWVALID
AWUSERCHK	AWUSER	ceil(USER_REQ_WIDTH/8)	AWVALID
AWSTASHNIDCHK	AWSTASHNID AWSTASHNIDEN	1	AWVALID
AWSTASHLPIDCHK	AWSTASHLPID AWSTASHLPIDEN	1	AWVALID

Continued on next page

Table A16.4 – *Continued from previous page*

Name	Signals covered	Width	Check enable
AWTRACECHK	AWTRACE	1	AWVALID
AWLOOPCHK	AWLOOP	ceil(LOOP_W_WIDTH/8)	AWVALID
AWMMUCHK	AWMMUATST AWMMUFLOW AWMMUSECSID AWMMUSSIDV AWMMUVALID	1	AWVALID
AWMMUSIDCHK	AWMMUSID	ceil(SID_WIDTH/8)	AWVALID
AWMMUSSIDCHK	AWMMUSSID	ceil(SSID_WIDTH/8)	AWVALID
AWMMUPASUNKNOWNCHK	AWMMUPASUNKNOWN	1	AWVALID
AWMMUPMCHK	AWMMUPM	1	AWVALID
AWPBHACHK	AWPBHA	1	AWVALID
AWMECIDCHK	AWMECID	ceil(MECID_WIDTH/8)	AWVALID
AWNSAIDCHK	AWNSAID	1	AWVALID
AWMPAMCHK	AWMPAM	1	AWVALID
AWSUBSYSIDCHK	AWSUBSYSID	1	AWVALID
AWACTCHK	AWACTV AWACT	ceil((ACT_W_WIDTH+1)/8)	AWVALID
WVALIDCHK	WVALID	1	ARESETn
WREADYCHK	WREADY	1	ARESETn
WPENDINGCHK	WPENDING	1	ARESETn
WCRDTCHK	WCRDT	Num_RP_AWW	ARESETn
WCRDTSHCHK	WCRDTSH	1	ARESETn
WRPCHK	WRP	1	WVALID
WSHAREDCRDCHK	WSHAREDCRD	1	WVALID
WDATACHK	WDATA	DATA_WIDTH/8	WVALID
WSTRBCHK	WSTRB	ceil(DATA_WIDTH/64)	WVALID
WTAGCHK	WTAG WTAGUPDATE	ceil(DATA_WIDTH/128)	WVALID
WLASTCHK	WLAST	1	WVALID
WUSERCHK	WUSER	ceil(USER_DATA_WIDTH/8)	WVALID
WPOISONCHK	WPOISON	ceil(DATA_WIDTH/512)	WVALID
WTRACECHK	WTRACE	1	WVALID
BVALIDCHK	BVALID	1	ARESETn
BREADYCHK	BREADY	1	ARESETn

Continued on next page

Table A16.4 – *Continued from previous page*

Name	Signals covered	Width	Check enable
BPENDINGCHK	BPENDING	1	ARESETn
BCRDTCHK	BCRDT	1	ARESETn
BIDCHK	BID BIDUNQ	ceil((ID_W_WIDTH + int(Unique_ID_Support))/8)	BVALID
BRESPCHK	BRESP BCOMP BPERSIST BTAGMATCH BBUSY	1	BVALID
BUSERCHK	BUSER	ceil(USER_RESP_WIDTH/8)	BVALID
BTRACECHK	BTRACE	1	BVALID
BLOOPCHK	BLOOP	ceil(LOOP_W_WIDTH/8)	BVALID
ARVALIDCHK	ARVALID	1	ARESETn
ARREADYCHK	ARREADY	1	ARESETn
ARPENDINGCHK	ARPENDING	1	ARESETn
ARCRDTCHK	ARCRDT	Num_RP_AR	ARESETn
ARCRDTSHCHK	ARCRDTSH	1	ARESETn
ARRPCHK	ARRP	1	ARVALID
ARSHAREDCRDCHK	ARSHAREDCRD	1	ARVALID
ARIDCHK	ARID ARIDUNQ	ceil((ID_R_WIDTH + int(Unique_ID_Support))/8)	ARVALID
ARADDRCHK	ARADDR	ceil(ADDR_WIDTH/8)	ARVALID
ARLENCHK	ARLEN	1	ARVALID
ARCTLCHK0	ARSIZE ARBURST ARLOCK ARPROT ARNSE	1	ARVALID
ARCTLCHK1	ARREGION ARCACHE ARQOS	1	ARVALID
ARCTLCHK2	ARDOMAIN ARSNOOP	1	ARVALID
ARCTLCHK3	ARCHUNKEN ARTAGOP	1	ARVALID
ARPASCHK	ARPAS	1	ARVALID
ARINSTPRIVCHK	ARINST ARPRIV	1	ARVALID

Continued on next page

表 A16.4（第 270 页续）

Table A16.4 – *Continued from previous page*

Name	Signals covered	Width	Check enable
ARUSERCHK	ARUSER	ceil(USER_REQ_WIDTH/8)	ARVALID
ARTRACECHK	ARTRACE	1	ARVALID
ARLOOPCHK	ARLOOP	ceil(LOOP_R_WIDTH/8)	ARVALID
ARMMUCHK	ARMMUATST ARMMUFLOW ARMMUSECSID ARMMUSSIDV ARMMUVALID	1	ARVALID
ARMMUSIDCHK	ARMMUSID	ceil(SID_WIDTH/8)	ARVALID
ARMMUSSIDCHK	ARMMUSSID	ceil(SSID_WIDTH/8)	ARVALID
ARMMUPASUNKNOWNCHK	ARMMUPASUNKNOWN	1	ARVALID
ARMMUPMCHK	ARMMUPM	1	ARVALID
ARNSAIDCHK	ARNSAID	1	ARVALID
ARMPAMCHK	ARMPAM	1	ARVALID
ARPBHACHK	ARPBHA	1	ARVALID
ARMECIDCHK	ARMECID	ceil(MECID_WIDTH/8)	ARVALID
ARSUBSYSIDCHK	ARSUBSYSID	1	ARVALID
ARACTCHK	ARACTV ARACT	ceil((ACT_R_WIDTH+1)/8)	ARVALID
RVALIDCHK	RVALID	1	ARESETn
RREADYCHK	RREADY	1	ARESETn
RPENDINGCHK	RPENDING	1	ARESETn
RCRDTCHK	RCRDT	1	ARESETn
RIDCHK	RID RIDUNQ	ceil((ID_R_WIDTH + int(Unique_ID_Support))/8)	RVALID
RDATACHK	RDATA	DATA_WIDTH/8	RVALID
RTAGCHK	RTAG	ceil(DATA_WIDTH/128)	RVALID
RRESPCHK	RRESP RBUSY	1	RVALID
RLASTCHK	RLAST	1	RVALID
RCHUNKCHK	RCHUNKV RCHUNKNUM RCHUNKSTRB	1	RVALID
RUSERCHK	RUSER	ceil((USER_DATA_WIDTH + USER_RESP_WIDTH)/8)	RVALID
RPOISONCHK	RPOISON	ceil(DATA_WIDTH/512)	RVALID

Continued on next page

表 A16.4（第 271 页续）
ARM IHI 0022 · 第 271 页

Table A16.4 – *Continued from previous page*

Name	Signals covered	Width	Check enable
RTRACECHK	RTRACE	1	RVALID
RLOOPCHK	RLOOP	ceil(LOOP_R_WIDTH/8)	RVALID
ACVALIDCHK	ACVALID	1	ARESETn
ACREADYCHK	ACREADY	1	ARESETn
ACPENDINGCHK	ACPENDING	1	ARESETn
ACCRDTCHK	ACCRDT	1	ARESETn
ACADDRCHK	ACADDR	ceil(ADDR_WIDTH/8)	ACVALID
ACVMIDEXTCHK	ACVMIDEXT	1	ACVALID
ACTRACECHK	ACTRACE	1	ACVALID
CRVALIDCHK	CRVALID	1	ARESETn
CRREADYCHK	CRREADY	1	ARESETn
CRPENDINGCHK	CRPENDING	1	ARESETn
CRCRDTCHK	CRCRDT	1	ARESETn
CRTRACECHK	CRTRACE	1	CRVALID
VAWQOSACCEPTCHK	VAWQOSACCEPT	1	ARESETn
VARQOSACCEPTCHK	VARQOSACCEPT	1	ARESETn
AWAKEUPCHK	AWAKEUP	1	ARESETn
ACWAKEUPCHK	ACWAKEUP	1	ARESETn
ACTIVATEREQCHK	ACTIVATEREQ	1	ARESETn
ACTIVATEACKCHK	ACTIVATEACK	1	ARESETn
ASKSTOPCHK	ASKSTOP	1	ARESETn
ACTIVATEREQDCHK	ACTIVATEREQD	1	ARESETn
ACTIVATEACKDCHK	ACTIVATEACKD	1	ARESETn
ASKSTOPDCHK	ASKSTOPD	1	ARESETn
SYSCOREQCHK	SYSCOREQ	1	None
SYSCOACKCHK	SYSCOACK	1	None

表 A16.4（第 272 页续）
ARM IHI 0022 · 第 272 页

第 B 部分

附录

信号列表

本附录列出了本规范中描述的所有信号。部分通道和信号是可选的，因此并非每个接口都包含这些信号。每个信号名称都包含一个超链接，指向定义该信号的章节。

奇偶校验信号未包含在本章中，而是在 A16.2.3 奇偶校验信号。 中列出。

信号按通道和类别分组，如以下各节所述：

- B1.1 写通道
- B1.2 读通道
- B1.3 侦听通道
- B1.4 接口级信号

第 B1 章 信号列表

B1.1. 写通道

B1.1 写通道

写通道用于传输写事务以及某些其他无数据事务的请求、数据和响应。

B1.1.1 写请求通道

写请求通道承载使用写通道的事务所需的全部地址和控制信息。该通道上的信号以 AW 为前缀。

表 B1.1：写请求通道信号

Name	Width	Source	Description
AWVALID	1	Manager	Valid indicator
AWREADY	1	Subordinate	Ready indicator
AWPENDING	1	Manager	Pending indicator
AWCRDT	Num_RP_AWW	Subordinate	Credit grant
AWCRDTSH	1	Subordinate	Shared credit grant
AWRP	clog2(Num_RP_AWW)	Manager	Resource Plane indicator
AWSHAREDCRD	1	Manager	Shared credit indicator
AWID	ID_W_WIDTH	Manager	Transaction identifier for a write request
AWADDR	ADDR_WIDTH	Manager	Transaction address
AWREGION	4	Manager	Region identifier
AWLEN	8	Manager	Transaction length
AWSIZE	3	Manager	Transaction size
AWBURST	2	Manager	Burst attribute
AWLOCK	1	Manager	Exclusive access indicator
AWCACHE	4	Manager	Memory attributes
AWPROT	3	Manager	Protection attributes
AWNSE	1	Manager	Non-secure extension bit for RME
AWPAS	PAS_WIDTH	Manager	Physical Address Space
AWINST	1	Manager	Data or instruction request indicator
AWPRIV	1	Manager	Privileged request indicator
AWQOS	4	Manager	QoS identifier
AWUSER	USER_REQ_WIDTH	Manager	User-defined extension to a request
AWDOMAIN	2	Manager	Shareability domain of a request
AWSNOOP	AWSNOOP_WIDTH	Manager	Write request opcode
AWSTASHNID	11	Manager	Stash Node ID
AWSTASHNIDEN	1	Manager	Stash Node ID enable

Continued on next page

Table B1.1 – *Continued from previous page*

Name	Width	Source	Description
AWSTASHLPID	5	Manager	Stash Logical Processor ID
AWSTASHLPIDEN	1	Manager	Stash Logical Processor ID enable
AWTRACE	1	Manager	Trace signal
AWLOOP	LOOP_W_WIDTH	Manager	Loopback signals on the write channels
AWMMUVALID	1	Manager	MMU signal qualifier
AWMMUSECSID	SECSID_WIDTH	Manager	Secure Stream ID
AWMMUSID	SID_WIDTH	Manager	StreamID
AWMMUSSIDV	1	Manager	SubstreamID valid
AWMMUSSID	SSID_WIDTH	Manager	SubstreamID
AWMMUATST	1	Manager	Address translated indicator
AWMMUFLOW	2	Manager	SMMU flow type
AWMMUPASUNKNOWN	1	Manager	PAS unknown indicator
AWMMUPM	1	Manager	Protected Mode indicator
AWPBHA	4	Manager	Page-based Hardware Attributes
AWMECID	MECID_WIDTH	Manager	Memory Encryption Context identifier
AWNSAID	4	Manager	Non-secure Access ID
AWSUBSYSID	SUBSYSID_WIDTH	Manager	Subsystem ID
AWATOP	6	Manager	Atomic transaction opcode
AWMPAM	MPAM_WIDTH	Manager	MPAM information with a request
AWIDUNQ	1	Manager	Unique ID indicator
AWCMO	AWCMO_WIDTH	Manager	CMO type
AWTAGOP	2	Manager	Memory Tag operation for write requests
AWACT	ACT_W_WIDTH	Manager	ACT payload
AWACTV	1	Manager	ACT valid indicator

B1.1. 写通道

B1.1.2 写数据通道

写数据通道从管理者向从属者传递写数据和控制信息。该通道上的信号具有前缀 W。

表 B1.2：写数据通道信号

Name	Width	Source	Description
WVALID	1	Manager	Valid indicator
WREADY	1	Subordinate	Ready indicator
WPENDING	1	Manager	Pending indicator
WCRDT	Num_RP_AWW	Subordinate	Credit grant
WCRDTSH	1	Subordinate	Shared credit grant
WRP	clog2(Num_RP_AWW)	Manager	Resource Plane indicator for the W channel
WSHAREDCRD	1	Manager	Shared credit indicator
WDATA	DATA_WIDTH	Manager	Write data
WSTRB	DATA_WIDTH / 8	Manager	Write data strobes
WTAG	ceil(DATA_WIDTH/128)*4	Manager	Memory Tag
WTAGUPDATE	ceil(DATA_WIDTH/128)	Manager	Memory Tag update
WLAST	1	Manager	Last write data
WUSER	USER_DATA_WIDTH	Manager	User-defined extension to write data
WPOISON	ceil(DATA_WIDTH / 64)	Manager	Poison indicator
WTRACE	1	Manager	Trace signal

B1.1.3 写响应通道

写响应通道为使用写数据通道的事务承载从属者到管理者的响应。该通道上的信号具有前缀 B。

表 B1.3：写响应通道信号

Name	Width	Source	Description
BVALID	1	Subordinate	Valid indicator
BREADY	1	Manager	Ready indicator
BPENDING	1	Subordinate	Pending indicator
BCRDT	1	Manager	Credit grant
BID	ID_W_WIDTH	Subordinate	Transaction identifier for a write response
BIDUNQ	1	Subordinate	Unique ID indicator
BRESP	BRESP_WIDTH	Subordinate	Write response
BCOMP	1	Subordinate	Completion response indicator
BPERSIST	1	Subordinate	Persist response
BTAGMATCH	2	Subordinate	Memory Tag Match response
BUSER	USER_RESP_WIDTH	Subordinate	User-defined extension to a write response
BTRACE	1	Subordinate	Trace signal
BLOOP	LOOP_W_WIDTH	Subordinate	Loopback signal on the write response channel
BBUSY	2	Subordinate	Busy indicator

B1.2 读通道

读通道用于传输读事务、缓存维护操作和 DVM Complete 消息的请求、数据和响应。

B1.2.1 读请求通道

读请求通道承载使用读通道的事务所需的所有地址和控制信息。该通道上的信号带有前缀 AR。

表 B1.4：读请求通道信号

Name	Width	Source	Description
ARVALID	1	Manager	Valid indicator
ARREADY	1	Subordinate	Ready indicator
ARPENDING	1	Manager	Pending indicator
ARCRDT	Num_RP_AR	Subordinate	Credit grant
ARCRDTSH	1	Subordinate	Shared credit grant
ARRP	clog2(Num_RP_AR)	Manager	Resource Plane indicator
ARSHAREDCRD	1	Manager	Shared credit indicator
ARID	ID_R_WIDTH	Manager	Transaction identifier for a read request
ARADDR	ADDR_WIDTH	Manager	Transaction address
ARREGION	4	Manager	Region identifier
ARLEN	8	Manager	Transaction length
ARSIZE	3	Manager	Transaction size
ARBURST	2	Manager	Burst attribute
ARLOCK	1	Manager	Exclusive access indicator
ARCACHE	4	Manager	Memory attributes
ARPROT	3	Manager	Protection attributes
ARNSE	1	Manager	Non-secure extension bit for RME
ARPAS	PAS_WIDTH	Manager	Physical Address Space
ARINST	1	Manager	Data or instruction request indicator
ARPRIV	1	Manager	Privileged request indicator
ARQOS	4	Manager	QoS identifier
ARUSER	USER_REQ_WIDTH	Manager	User-defined extension to a request
ARDOMAIN	2	Manager	Shareability domain of a request
ARSNOOP	ARSNOOP_WIDTH	Manager	Read request opcode
ARTRACE	1	Manager	Trace signal
ARLOOP	LOOP_R_WIDTH	Manager	Loopback signal on the read request channel

Continued on next page

Table B1.4 – *Continued from previous page*

Name	Width	Source	Description
ARMMUVALID	1	Manager	MMU signal qualifier
ARMMUSECSID	SECSID_WIDTH	Manager	Secure Stream ID
ARMMUSID	SID_WIDTH	Manager	StreamID
ARMMUSSIDV	1	Manager	SubstreamID valid
ARMMUSSID	SSID_WIDTH	Manager	SubstreamID
ARMMUATST	1	Manager	Address translated indicator
ARMMUFLOW	2	Manager	SMMU flow type
ARMMUPASUNKNOWN	1	Manager	PAS unknown indicator
ARMMUPM	1	Manager	Protected Mode indicator
ARPBHA	4	Manager	Page-based Hardware Attributes
ARMECID	MECID_WIDTH	Manager	Memory Encryption Context identifier
ARNSAID	4	Manager	Non-secure Access ID
ARSUBSYSID	SUBSYSID_WIDTH	Manager	Subsystem ID
ARMPAM	MPAM_WIDTH	Manager	MPAM information with a request
ARCHUNKEN	1	Manager	Read data chunking enable
ARIDUNQ	1	Manager	Unique ID indicator
ARTAGOP	2	Manager	Memory Tag operation for read requests
ARACT	ACT_R_WIDTH	Manager	ACT payload
ARACTV	1	Manager	ACT valid indicator

B1.2.2 读数据通道

读数据通道承载从属者到管理者的读数据和响应。该通道上的信号带有前缀 R。

表 B1.5：读数据通道信号

Name	Width	Source	Description
RVALID	1	Subordinate	Valid indicator
RREADY	1	Manager	Ready indicator
RPENDING	1	Subordinate	Pending indicator
RCRDT	1	Manager	Credit grant
RID	ID_R_WIDTH	Subordinate	Transaction identifier for read data
RIDUNQ	1	Subordinate	Unique ID indicator
RDATA	DATA_WIDTH	Subordinate	Read data
RTAG	ceil(DATA_WIDTH/128)*4	Subordinate	Memory Tag
RRESP	RRESP_WIDTH	Subordinate	Read response
RLAST	1	Subordinate	Last read data
RUSER	USER_DATA_WIDTH + USER_RESP_WIDTH	Subordinate	User-defined extension to read data and response
RPOISON	ceil(DATA_WIDTH / 64)	Subordinate	Poison indicator
RTRACE	1	Subordinate	Trace signal
RLOOP	LOOP_R_WIDTH	Subordinate	Loopback signal on the read data channel
RCHUNKV	1	Subordinate	Read data chunking valid
RCHUNKNUM	RCHUNKNUM_WIDTH	Subordinate	Read data chunk number
RCHUNKSTRB	RCHUNKSTRB_WIDTH	Subordinate	Read data chunk strobe
RBUSY	2	Subordinate	Busy indicator

B1.3 侦听通道

在本规范中，侦听通道仅用于传输 DVM 消息。

B1.3.1 侦听请求通道

侦听请求通道承载 DVM 消息请求的地址与控制信息。该通道上的信号带有前缀 AC。

表 B1.6：侦听请求通道信号

Name	Width	Source	Description
ACVALID	1	Subordinate	Valid indicator
ACREADY	1	Manager	Ready indicator
ACPENDING	1	Subordinate	Pending indicator
ACCRDT	1	Manager	Credit grant
ACADDR	ADDR_WIDTH	Subordinate	DVM message payload
ACVMIDEXT	4	Subordinate	VMID extension for DVM messages
ACTRACE	1	Subordinate	Trace signal

B1.3.2 侦听响应通道

侦听响应通道承载对 DVM 消息的响应。该通道上的信号带有前缀 CR。

表 B1.7：侦听响应通道信号

Name	Width	Source	Description
CRVALID	1	Manager	Valid indicator
CRREADY	1	Subordinate	Ready indicator
CRPENDING	1	Manager	Pending indicator
CRCRDT	1	Subordinate	Credit grant
CRTRACE	1	Manager	Trace signal

B1.4 接口级信号

接口级信号是非通道信号。每个接口最多可以有一组各不相同的接口级信号。

B1.4.1 时钟与复位信号

接口上的所有信号都与一个全局时钟同步，并使用一个全局复位信号进行复位。

表 B1.8：时钟与复位信号

Name	Width	Source	Description
ACLK	1	External	Global clock signal
ARESETn	1	External	Global reset signal

B1.4.2 信用控制信号

信用控制信号与信用式链路层配合使用，用于确定通道接收方何时可以给出信用，并由此确定发送方何时可以发送传输。

表 B1.9：信用控制信号

Name	Width	Source	Description
ACTIVATEREQ	1	Manager	Activation request
ACTIVATEACK	1	Subordinate	Activation acknowledge
ASKSTOP	1	Subordinate	Stop request
ACTIVATEREQD	1	Subordinate	Activation request for snoop channels
ACTIVATEACKD	1	Manager	Activation acknowledge for snoop channels
ASKSTOPD	1	Manager	Stop request for snoop channels

B1.4.3 唤醒信号

唤醒信号用于指示该接口上存在相关活动。

表 B1.10：唤醒信号

Name	Width	Source	Description
AWAKEUP	1	Manager	Wake-up signal associated with read and write channels
ACWAKEUP	1	Subordinate	Wake-up signal associated with snoop channels

B1.4.4 QoS Accept 信号

从属者接口可以使用 QoS Accept 信号来指示其接受的请求的最小 QoS 值。

表 B1.11：QoS Accept 信号

Name	Width	Source	Description
VAWQOSACCEPT	4	Subordinate	QoS acceptance level for write requests
VARQOSACCEPT	4	Subordinate	QoS acceptance level for read requests

名称 位宽 来源 描述

VAWQOSACCEPT 4 从属者 写请求的 QoS 接受级别

VARQOSACCEPT 4 从属者 读请求的 QoS 接受级别

B1.4.5 一致性连接信号

管理者使用一致性连接信号来控制它是否在 AC 通道上接收 DVM 消息。

表 B1.12：一致性连接信号

Name	Width	Source	Description
SYSCOREQ	1	Manager	Coherency connect request
SYSCOACK	1	Subordinate	Coherency connect acknowledge

名称 位宽 来源 描述

SYSCOREQ 1 管理者 一致性连接请求

SYSCOACK 1 从属者 一致性连接确认

B1.4.6 接口控制信号

接口控制信号是管理者接口的静态输入，可用于配置接口行为。

表 B1.13：接口控制信号

Name	Width	Source	Description
BROADCASTATOMIC	1	Tie-off	Control input for Atomic transactions
BROADCASTSHAREABLE	1	Tie-off	Control input for Shareable transactions
BROADCASTCACHEMAINT	1	Tie-off	Control input for cache maintenance operations
BROADCASTCMOPOPA	1	Tie-off	Control input for the CleanInvalidPoPA CMO
BROADCASTPERSIST	1	Tie-off	Control input for CleanSharedPersist and CleanSharedDeepPersist
BROADCASTSTORAGE	1	Tie-off	Control input for CleanInvalidStorage CMO

接口类别

本文件中的规范部分描述了一种通用的全功能协议，其中一些特性是强制的，另一些是可选的，具体取决于属性。本规范的先前版本针对不同的用例定义了许多接口类别。现在，所有这些接口类别都可以通过约束某些属性来限制该接口上的功能和信号传递，从而加以描述。

本章描述以下接口类别：

- B2.1.1 AXI5
- B2.1.2 ACE5-Lite
- B2.1.3 ACE5-LiteDVM
- B2.1.4 ACE5-LiteACP
- B2.1.5 AXI5-Lite

此外还有信号表和属性表，其中的列对应各个接口类别：

- B2.2 信号矩阵
- B2.3 奇偶校验信号矩阵
- B2.4 属性矩阵

注意，本规范不描述 ACE、ACE5、AXI3、AXI4 和 AXI4-Lite 接口类别。有关这些接口的更多信息，请参见

[1]。

第 B2 章 接口类

B2.1. 接口类概述

B2.1 接口类概述

图 B2.1 给出了一个可能使用不同接口类的示例。注意，AXI5 接口可以配置为满足所有用例。

加速器，带有

MMU

AXI5 或 ACE5-LiteACP

CPU 复合体 I/O 一致性代理 加速器

(已翻译) (未翻译)



图 B2.1：展示可能接口类的示例系统拓扑

B2.1. 接口类概述

B2.1.1 AXI5

AXI5 接口类是一种通用接口，没有任何属性约束。

与本规范的 H 版相比，现在允许为 AXI5 接口启用以下属性：

- Shareable_Transactions
- CMO_On_Read
- CMO_On_Write
- Write_Plus_CMO
- WriteZero_Transaction
- Prefetch_Transaction
- Cache_Stash_Transactions
- DVM_Message_Support（仅接收方）
- DVM_v8、DVM_v8.1、DVM_v8.4、DVM_v9.2
- Coherency_Connection_Signals
- DeAllocation_Transactions
- Persist_CMO

B2.1.2 ACE5-Lite

如果 AXI 接口包含任何需要 AxSNOOP 信号的功能，则以前需要 ACE5-Lite 接口。在本版本规范中，对于新设计建议使用 AXI5 接口，因为它现在支持所有功能。

B2.1.3 ACE5-LiteDVM

如果接口需要发送或接收 DVM 消息，则以前需要 ACE5-LiteDVM 接口。在本版本规范中，对于新设计建议使用 AXI5 接口，因为它现在支持所有功能。

ACE5-LiteDVM 接口最常见的用例是系统 MMU 在 AC 通道上接收无效化消息。在 AR 通道上发出 DVM 消息主要由完全一致的 CPU 完成，因此超出了本规范的范围。

请注意，本规范中 ACE5-LiteDVM 的定义与

H 版 [1] 相比存在一些差异。

在本规范中，不支持侦听数据传输和双向 DVM 消息。因此，本规范早期版本中描述的以下信号在 ACE5-LiteDVM 接口上不再是必需的：

- ACSNOOP，AC 通道上的所有请求都可以假定为 DVM 消息。
- ACPROT，DVM 消息不需要。
- CRRESP，DVM 消息不需要。

B2.1.4 ACE5-LiteACP

ACE5-LiteACP 是 ACE5-Lite 的子集，用于将加速器组件紧耦合到处理器集群。该接口针对一致缓存行访问进行了优化，并且复杂度低于 ACE5-Lite 接口。

为降低复杂性，以下约束适用于 ACE5-LiteACP。

- 数据宽度必须为 128b（DATA_WIDTH = 128）。
- Size 必须为 128b（SIZE_Present = False）。
- 长度必须为 1 或 4 个传输。
- 突发必须为 INCR（BURST_Present = False）。
- 内存类型必须为写回，即 AxCACHE[1:0] 为 0b11，且 AxCACHE[3:2] 不为 0b00。
- 缓存行大小必须为 64。
- 如 表 B2.4 所述，其他一些可选特性是不允许的。

B2.1.5 AXI5-Lite

AXI5-Lite 是 AXI5 的一个子集，其中所有事务都只有一次数据传输。当数据传输突发不具优势时，它用于与基于寄存器的组件和简单存储器进行通信。

AXI5-Lite 的关键功能是：

• 所有事务的突发长度均为 1。

• 支持的操作码为 WriteNoSnoop 和 ReadNoSnoop。

• 当请求具有不同 ID 时，允许对响应重新排序。

• 所有访问都被视为 Device Non-bufferable。

• 不支持独占访问。

注意，假定突发类型为 INCR，在计算 AxCTLCHK0 信号的奇偶校验值时必须考虑到这一点。

ARM IHI 0022 · 第 288 页

B2.2 信号矩阵

B2.2 信号矩阵

在 表 B2.2 中列出了所有信号及其代码，这些代码描述了每种接口类对信号存在性的要求。Presence 列描述了用于指定信号存在性的属性条件。

所用代码的列表见 表 B2.1。

表 B2.1：信号表代码说明

Code	Manager interfaces	Subordinate interfaces
Y	Mandatory	Mandatory
YM	Mandatory	Optional
YS	Optional	Mandatory
O	Optional	Optional
NS	Optional	Not present
N	Not present	Not present

表 B2.2：各接口类的信号存在性汇总

Signal	Presence	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
ACLK	-	Y	Y	Y	Y	Y
ARESETn	-	Y	Y	Y	Y	Y
AWVALID	-	Y	Y	Y	Y	Y
AWREADY	AXI_Transport == Ready	O	Y	Y	Y	Y
AWPENDING	AXI_Transport == Credited	O	N	N	N	N
AWCRDT	AXI_Transport == Credited	O	N	N	N	N
AWCRDTSH	Shared_Credits_AW == True	O	N	N	N	N
AWRP	Num_RP_AWW > 1	O	N	N	N	N
AWSHAREDCRD	Shared_Credits_AW == True	O	N	N	N	N
AWID	ID_W_WIDTH > 0	YS	YS	YS	YS	YS
AWADDR	-	Y	Y	Y	Y	Y
AWREGION	REGION_Present	O	O	O	N	N
AWLEN	LEN_Present	YS	YS	YS	YS	N
AWSIZE	SIZE_Present	YS	YS	YS	N	O
AWBURST	BURST_Present	YS	YS	YS	N	N
AWLOCK	Exclusive_Accesses	O	O	O	N	N
AWCACHE	CACHE_Present	O	O	O	O	N

Continued on next pa

Table B2.2 – *Continued from previous page*

Signal	Presence	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
AWPROT	PROT_Present	O	YM	YM	YM	YM
AWNSE	RME_Support	O	O	O	N	N
AWPAS	PAS_WIDTH > 0	O	N	N	N	N
AWINST	INSTPRIV_Present	O	N	N	N	N
AWPRIV	INSTPRIV_Present	O	N	N	N	N
AWQOS	QOS_Present	O	O	O	N	N
AWUSER	USER_REQ_WIDTH > 0	O	O	O	O	O
AWDOMAIN	Shareable_Transactions	O	Y	Y	Y	N
AWSNOOP	AWSNOOP_WIDTH > 0	O	YS	YS	YS	N
AWSTASHNID	STASHNID_Present	O	O	O	O	N
AWSTASHNIDEN	STASHNID_Present	O	O	O	O	N
AWSTASHLPID	STASHLPID_Present	O	O	O	O	N
AWSTASHLPIDEN	STASHLPID_Present	O	O	O	O	N
AWTRACE	Trace_Signals	O	O	O	O	O
AWLOOP	Loopback_Signals	O	O	O	N	N
AWMMUVALID	Untranslated_Transactions == v3 or Untranslated_Transactions == v4	O	O	N	N	N
AWMMUSECSID	SECSID_WIDTH > 0	O	O	N	N	N
AWMMUSID	SID_WIDTH > 0	O	O	N	N	N
AWMMUSSIDV	SSID_WIDTH > 0	O	O	N	N	N
AWMMUSSID	SSID_WIDTH > 0	O	O	N	N	N
AWMMUATST	MMUFLOW_Present and (Untranslated_Transactions == v1 or Untranslated_Transactions == True)	O	O	N	N	N
AWMMUFLOW	MMUFLOW_Present and (Untranslated_Transactions == v2 or Untranslated_Transactions == v3 or Untranslated_Transactions == v4)	O	O	N	N	N
AWMMUPASUNKNOWN	Untranslated_Transactions == v4 and RME_Support and PAS_WIDTH > 0	O	N	N	N	N
AWMMUPM	GDI_Support and Untranslated_Transactions == v4	O	N	N	N	N
AWPBHA	PBHA_Support	O	O	O	N	N
AWMECID	MEC_Support	O	O	O	N	N
AWNSAID	NSAccess_Identifiers	O	O	O	N	N

Continued on next page

Table B2.2 – *Continued from previous page*

Signal	Presence	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
AWSUBSYSID	SUBSYSID_WIDTH > 0	O	O	O	N	O
AWATOP	Atomic_Transactions	O	O	O	N	N
AWMPAM	MPAM_Support != False	O	O	O	O	N
AWIDUNQ	Unique_ID_Support	O	O	O	O	O
AWCMO	CMO_On_Write	O	O	O	N	N
AWTAGOP	MTE_Support != False	O	O	O	N	N
AWACT	ACT_Support != False	O	N	N	N	N
AWACTV	ACT_Support != False	O	N	N	N	N
WVALID	-	Y	Y	Y	Y	Y
WREADY	AXI_Transport == Ready	O	Y	Y	Y	Y
WPENDING	AXI_Transport == Credited	O	N	N	N	N
WCRDT	AXI_Transport == Credited	O	N	N	N	N
WCRDTSH	Shared_Credits_W == True	O	N	N	N	N
WRP	Num_RP_AWW > 1	O	N	N	N	N
WSHAREDCRD	Shared_Credits_W == True	O	N	N	N	N
WDATA	-	Y	Y	Y	Y	Y
WSTRB	WSTRB_Present	YS	YS	YS	YS	YS
WTAG	MTE_Support != False	O	O	O	N	N
WTAGUPDATE	MTE_Support != False	O	O	O	N	N
WLAST	WLAST_Present	YM	YM	YM	YM	N
WUSER	USER_DATA_WIDTH > 0	O	O	O	O	O
WPOISON	Poison	O	O	O	O	O
WTRACE	Trace_Signals	O	O	O	O	O
BVALID	-	Y	Y	Y	Y	Y
BREADY	AXI_Transport == Ready	O	Y	Y	Y	Y
BPENDING	AXI_Transport == Credited	O	N	N	N	N
BCRDT	AXI_Transport == Credited	O	N	N	N	N
BID	ID_W_WIDTH > 0	YS	YS	YS	YS	YS
BIDUNQ	Unique_ID_Support	O	O	O	O	O
BRESP	BRESP_WIDTH > 0	O	O	O	O	O
BCOMP	(Persist_CMO and CMO_On_Write) or MTE_Support == Standard	O	O	O	N	N

Continued on next page

表 B2.2（第 291 页续）

Table B2.2 – *Continued from previous page*

Signal	Presence	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
BPERSIST	Persist_CMO and CMO_On_Write	O	O	O	N	N
BTAGMATCH	MTE_Support == Standard	O	O	N	N	N
BUSER	USER_RESP_WIDTH > 0	O	O	O	O	O
BTRACE	Trace_Signals	O	O	O	O	O
BLOOP	Loopback_Signals	O	O	O	N	N
BBUSY	Busy_Support	O	O	O	N	N
ARVALID	-	Y	Y	Y	Y	Y
ARREADY	AXI_Transport == Ready	O	Y	Y	Y	Y
ARPENDING	AXI_Transport == Credited	O	N	N	N	N
ARCRDT	AXI_Transport == Credited	O	N	N	N	N
ARCRDTSH	Shared_Credits_AR == True	O	N	N	N	N
ARRP	Num_RP_AR > 1	O	N	N	N	N
ARSHAREDCRD	Shared_Credits_AR == True	O	N	N	N	N
ARID	ID_R_WIDTH > 0	YS	YS	YS	YS	YS
ARADDR	-	Y	Y	Y	Y	Y
ARREGION	REGION_Present	O	O	O	N	N
ARLEN	LEN_Present	YS	YS	YS	YS	N
ARSIZE	SIZE_Present	YS	YS	YS	N	O
ARBURST	BURST_Present	YS	YS	YS	N	N
ARLOCK	Exclusive_Accesses	O	O	O	N	N
ARCACHE	CACHE_Present	O	O	O	O	N
ARPROT	PROT_Present	O	YM	YM	YM	YM
ARNSE	RME_Support	O	O	O	N	N
ARPAS	PAS_WIDTH > 0	O	N	N	N	N
ARINST	INSTPRIV_Present	O	N	N	N	N
ARPRIV	INSTPRIV_Present	O	N	N	N	N
ARQOS	QOS_Present	O	O	O	N	N
ARUSER	USER_REQ_WIDTH > 0	O	O	O	O	O
ARDOMAIN	Shareable_Transactions	O	Y	Y	Y	N
ARSNOOP	ARSNOOP_WIDTH > 0	O	YS	YS	O	N
ARTRACE	Trace_Signals	O	O	O	O	O
ARLOOP	Loopback_Signals	O	O	O	N	N

Continued on next page

表 B2.2（第 292 页续）

Table B2.2 – *Continued from previous page*

Signal	Presence	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
ARMMUVALID	Untranslated_Transactions == v3 or Untranslated_Transactions == v4	O	O	N	N	N
ARMMUSECSID	SECSID_WIDTH > 0	O	O	N	N	N
ARMMUSID	SID_WIDTH > 0	O	O	N	N	N
ARMMUSSIDV	SSID_WIDTH > 0	O	O	N	N	N
ARMMUSSID	SSID_WIDTH > 0	O	O	N	N	N
ARMMUATST	MMUFLOW_Present and (Untranslated_Transactions == v1 or Untranslated_Transactions == True)	O	O	N	N	N
ARMMUFLOW	MMUFLOW_Present and (Untranslated_Transactions == v2 or Untranslated_Transactions == v3 or Untranslated_Transactions == v4)	O	O	N	N	N
ARMMUPASUNKNOWN	Untranslated_Transactions == v4 and RME_Support and PAS_WIDTH > 0	O	N	N	N	N
ARMMUPM	GDI_Support and Untranslated_Transactions == v4	O	N	N	N	N
ARPBHA	PBHA_Support	O	O	O	N	N
ARMECID	MEC_Support	O	O	O	N	N
ARNSAID	NSAccess_Identifiers	O	O	O	N	N
ARSUBSYSID	SUBSYSID_WIDTH > 0	O	O	O	N	O
ARMPAM	MPAM_Support != False	O	O	O	O	N
ARCHUNKEN	Read_Data_Chunking	O	O	O	O	N
ARIDUNQ	Unique_ID_Support	O	O	O	O	O
ARTAGOP	MTE_Support != False	O	O	O	N	N
ARACT	ACT_Support != False	O	N	N	N	N
ARACTV	ACT_Support != False	O	N	N	N	N
RVALID	-	Y	Y	Y	Y	Y
RREADY	AXI_Transport == Ready	O	Y	Y	Y	Y
RPENDING	AXI_Transport == Credited	O	N	N	N	N
RCRDT	AXI_Transport == Credited	O	N	N	N	N
RID	ID_R_WIDTH > 0	YS	YS	YS	YS	YS
RIDUNQ	Unique_ID_Support	O	O	O	O	O
RDATA	-	Y	Y	Y	Y	Y
RTAG	MTE_Support != False	O	O	O	N	N

Continued on next page

Table B2.2 – *Continued from previous page*

Signal	Presence	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
RRESP	RRESP_WIDTH > 0	O	O	O	O	O
RLAST	RLAST_Present	YS	YS	YS	YS	N
RUSER	USER_DATA_WIDTH > 0 or USER_RESP_WIDTH > 0	O	O	O	O	O
RPOISON	Poison	O	O	O	O	O
RTRACE	Trace_Signals	O	O	O	O	O
RLOOP	Loopback_Signals	O	O	O	N	N
RCHUNKV	Read_Data_Chunking	O	O	O	O	N
RCHUNKNUM	RCHUNKNUM_WIDTH > 0	O	O	O	O	N
RCHUNKSTRB	RCHUNKSTRB_WIDTH > 0	O	O	O	O	N
RBUSY	Busy_Support	O	O	O	N	N
ACVALID	DVM_Message_Support	O	N	Y	N	N
ACREADY	DVM_Message_Support and AXI_Transport == Ready	O	N	Y	N	N
ACPENDING	DVM_Message_Support and AXI_Transport == Credited	O	N	N	N	N
ACCRDT	DVM_Message_Support and AXI_Transport == Credited	O	N	N	N	N
ACADDR	DVM_Message_Support and AXI_Transport == Credited	O	N	Y	N	N
ACVMIDEXT	DVM_Message_Support and (DVM_v8.1 or DVM_v8.4 or DVM_v9.2)	O	N	O	N	N
ACTRACE	DVM_Message_Support and Trace_Signals	O	N	O	N	N
CRVALID	DVM_Message_Support	O	N	Y	N	N
CRREADY	DVM_Message_Support and AXI_Transport == Ready	O	N	Y	N	N
CRPENDING	DVM_Message_Support and AXI_Transport == Credited	O	N	N	N	N
CRCRDT	DVM_Message_Support and AXI_Transport == Credited	O	N	N	N	N
CRTRACE	DVM_Message_Support and Trace_Signals	O	N	O	N	N
AWAKEUP	Wakeup_Signals	O	O	O	O	O

Continued on next page

表 B2.2（第 294 页续）
ARM IHI 0022 · 第 294 页

Table B2.2 – *Continued from previous page*

Signal	Presence	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
ACWAKEUP	Wakeup_Signals and DVM_Message_Support	O	N	O	N	N
ACTIVATEREQ	Credit_Control == Implicit_Return_Uni	O	N	N	N	N
ACTIVATEACK	Credit_Control == Implicit_Return_Uni	O	N	N	N	N
ASKSTOP	Credit_Control == Implicit_Return_Uni	O	N	N	N	N
ACTIVATEREQD	DVM_Message_Support and Credit_Control == Implicit_Return_Uni	O	N	N	N	N
ACTIVATEACKD	DVM_Message_Support and Credit_Control == Implicit_Return_Uni	O	N	N	N	N
ASKSTOPD	DVM_Message_Support and Credit_Control == Implicit_Return_Uni	O	N	N	N	N
VARQOSACCEPT	QoS_Accept	O	O	O	N	N
VAWQOSACCEPT	QoS_Accept	O	O	O	N	N
SYSCOREQ	Coherency_Connection_Signals	O	N	O	N	N
SYSCOACK	Coherency_Connection_Signals	O	N	O	N	N
BROADCASTATOMIC	-	NS	NS	NS	N	N
BROADCASTSHAREABLE	-	NS	NS	NS	NS	N
BROADCASTCACHEMAINT	-	NS	NS	NS	N	N
BROADCASTCMOPOPA	-	NS	NS	NS	N	N
BROADCASTPERSIST	-	NS	NS	NS	N	N
BROADCASTSTORAGE	-	NS	N	N	N	N

表 B2.2（第 295 页续）
ARM IHI 0022 · 第 295 页

B2.3. 奇偶校验信号矩阵

B2.3 奇偶校验信号矩阵

每种接口类型的奇偶校验信号如 表 B2.3 所示，其中使用的代码在 表 B2.1. 中定义。奇偶校验信号在 A16.2.3 奇偶校验信号。 中描述

表 B2.3：各类接口的校验信号存在情况汇总

Signal	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
AWVALIDCHK	O	O	O	O	O
AWREADYCHK	O	O	O	O	O
AWPENDINGCHK	O	N	N	N	N
AWCRDTCHK	O	N	N	N	N
AWCRDTSHCHK	O	N	N	N	N
AWRPCHK	O	N	N	N	N
AWSHAREDCRDCHK	O	N	N	N	N
AWIDCHK	O	O	O	O	O
AWADDRCHK	O	O	O	O	O
AWLENCHK	O	O	O	O	N
AWCTLCHK0	O	O	O	O	O
AWCTLCHK1	O	O	O	O	N
AWCTLCHK2	O	O	O	O	N
AWCTLCHK3	O	O	O	N	N
AWPASCHK	O	N	N	N	N
AWINSTPRIVCHK	O	N	N	N	N
AWUSERCHK	O	O	O	O	O
AWSTASHNIDCHK	O	O	O	O	N
AWSTASHLPIDCHK	O	O	O	O	N
AWTRACECHK	O	O	O	O	O
AWLOOPCHK	O	O	O	N	N
AWMMUCHK	O	O	N	N	N
AWMMUSIDCHK	O	O	N	N	N
AWMMUSSIDCHK	O	O	N	N	N
AWMMUPASUNKNOWNCHK	O	N	N	N	N
AWMMUPMCHK	O	N	N	N	N
AWPBHACHK	O	O	O	N	N
AWNSAIDCHK	O	O	O	N	N

Continued on next page

Table B2.3 – *Continued from previous page*

Signal	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
AWMPAMCHK	O	O	O	O	N
AWSUBSYSIDCHK	O	O	O	N	O
AWMECIDCHK	O	O	O	N	N
AWACTCHK	O	N	N	N	N
WVALIDCHK	O	O	O	O	O
WREADYCHK	O	O	O	O	O
WPENDINGCHK	O	N	N	N	N
WCRDTCHK	O	N	N	N	N
WCRDTSHCHK	O	N	N	N	N
WRPCHK	O	N	N	N	N
WSHAREDCRDCHK	O	N	N	N	N
WDATACHK	O	O	O	O	O
WSTRBCHK	O	O	O	O	O
WTAGCHK	O	O	O	N	N
WLASTCHK	O	O	O	O	N
WUSERCHK	O	O	O	O	O
WPOISONCHK	O	O	O	O	O
WTRACECHK	O	O	O	O	O
BVALIDCHK	O	O	O	O	O
BREADYCHK	O	O	O	O	O
BPENDINGCHK	O	N	N	N	N
BCRDTCHK	O	N	N	N	N
BIDCHK	O	O	O	O	O
BRESPCHK	O	O	O	O	O
BUSERCHK	O	O	O	O	O
BTRACECHK	O	O	O	O	O
BLOOPCHK	O	O	O	N	N
ARVALIDCHK	O	O	O	O	O

ARREADYCHK	O	O	O	O	O
ARPENDINGCHK	O	N	N	N	N
ARCRDTCHK	O	N	N	N	N
ARCRDTSHCHK	O	N	N	N	N

Continued on next page

Table B2.3 – *Continued from previous page*

Signal	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
ARRPCHK	O	N	N	N	N
ARSHAREDCRDCHK	O	N	N	N	N
ARIDCHK	O	O	O	O	O
ARADDRCHK	O	O	O	O	O
ARLENCHK	O	O	O	O	N
ARCTLCHK0	O	O	O	O	O
ARCTLCHK1	O	O	O	O	N
ARCTLCHK2	O	O	O	O	N
ARCTLCHK3	O	O	O	O	N
ARPASCHK	O	N	N	N	N
ARINSTPRIVCHK	O	N	N	N	N
ARUSERCHK	O	O	O	O	O
ARTRACECHK	O	O	O	O	O
ARLOOPCHK	O	O	O	N	N
ARMMUCHK	O	O	N	N	N
ARMMUSIDCHK	O	O	N	N	N
ARMMUSSIDCHK	O	O	N	N	N
ARMMUPASUNKNOWNCHK	O	N	N	N	N
ARMMUPMCHK	O	N	N	N	N
ARNSAIDCHK	O	O	O	N	N
ARMPAMCHK	O	O	O	O	N
ARPBHACHK	O	O	O	N	N
ARSUBSYSIDCHK	O	O	O	N	O
ARMECIDCHK	O	O	O	N	N
ARACTCHK	O	N	N	N	N
RVALIDCHK	O	O	O	O	O
RREADYCHK	O	O	O	O	O
RPENDINGCHK	O	N	N	N	N

RCRDTCHK	O	N	N	N	N
RIDCHK	O	O	O	O	O
RDATACHK	O	O	O	O	O
RTAGCHK	O	O	O	N	N

Continued on next page

表 B2.3（第 298 页续）

Table B2.3 – *Continued from previous page*

Signal	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
RRESPCHK	O	O	O	O	O
RLASTCHK	O	O	O	O	N
RCHUNKCHK	O	O	O	O	N
RUSERCHK	O	O	O	O	O
RPOISONCHK	O	O	O	O	O
RTRACECHK	O	O	O	O	O
RLOOPCHK	O	O	O	N	N
ACVALIDCHK	O	N	O	N	N
ACREADYCHK	O	N	O	N	N
ACPENDINGCHK	O	N	N	N	N
ACCRDTCHK	O	N	N	N	N
ACADDRCHK	O	N	O	N	N
ACVMIDEXTCHK	O	N	O	N	N
ACTRACECHK	O	N	O	N	N
CRVALIDCHK	O	N	O	N	N
CRREADYCHK	O	N	O	N	N
CRPENDINGCHK	O	N	N	N	N
CRCRDTCHK	O	N	N	N	N
CRTRACECHK	O	N	O	N	N
VAWQOSACCEPTCHK	O	O	O	N	N
VARQOSACCEPTCHK	O	O	O	N	N
AWAKEUPCHK	O	O	O	O	O
ACWAKEUPCHK	O	N	O	N	N
ACTIVATEREQCHK	O	N	N	N	N
ACTIVATEACKCHK	O	N	N	N	N
ASKSTOPCHK	O	N	N	N	N
ACTIVATEREQDCHK	O	N	N	N	N

ACTIVATEACKDCHK	O	N	N	N	N
ASKSTOPDCHK	O	N	N	N	N
SYSCOREQCHK	O	N	O	N	N
SYSCOACKCHK	O	N	O	N	N

表 B2.3（第 299 页续）

ARM IHI 0022 · 第 299 页

B2.4. 属性矩阵

B2.4 属性矩阵

所有属性的列表如表 B2.4.所示。

该表给出了引入该属性时对应的文档版本，以及该属性的全部合法取值。每个接口类对应一列，其中列出该属性在该接口类下的合法取值。短横线表示对该属性取值没有约束。

注意，对于用户信号和用户环回信号，最大宽度值是建议

而非规则。更多信息请参见A12.5 用户定义信令和A12.4用户环回信令。

表 B2.4：接口属性约束汇总

Property	Issue	Values	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
ACT_Support	L	v1, False	-	False	False	False	False
ACT_R_WIDTH	L	0, 16..32	-	0	0	0	0
ACT_W_WIDTH	L	0, 16..32	-	0	0	0	0
ADDR_WIDTH	H	1..64	-	-	-	-	-
ARSNOOP_WIDTH	J	0, 4	-	-	-	-	0
Atomic_Transactions	F	True, False	-	-	-	False	False
AWCMO_WIDTH	J	0, 2, 3	-	-	-	0	0
AWSNOOP_WIDTH	J	0, 4, 5	-	-	-	-	0
AXI_Transport	L	Ready, Credited	-	Ready	Ready	Ready	Ready
BRESP_WIDTH	J	0, 2, 3	-	-	-	-	-
BURST_Present	J	True, False	-	-	-	False	False
Busy_Support	J	True, False	-	-	-	False	False
Cache_Line_Size	K	16, 32, 64, 128, 256, 512, 1024, 2048	-	-	-	64	-
CACHE_Present	J	True, False	-	-	-	-	False
Cache_Stash_Transactions	F	True, Basic, False	-	-	-	-	False
Check_Type	F	Odd_Parity_Byte_All, Odd_Parity_Byte_Data, False	-	-	-	-	-
CMO_On_Read	G	True, False	-	-	-	False	False
CMO_On_Write	G	True, False	-	-	-	False	False
Coherency_Connection_Signals	F	True, False	-	False	-	False	False
Consistent_DECERR	H	True, False	-	-	-	-	True
Credit_Control	L	False, Implicit_Return_Uni	-	False	False	False	False
DATA_WIDTH	H	8, 16, 32, 64, 128, 256, 512, 1024	-	-	-	128	-

Continued on next pa

Table B2.4 – *Continued from previous page*

Property	Issue	Values	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
DeAllocation_Transactions	F	True, False	-	-	-	False	False
Device_Normal_Independence	K	True, False	-	-	-	-	-
DVM_Message_Support	H	Receiver, False	-	False	Receiver	False	False
DVM_v8	E	True, False	-	False	-	False	False
DVM_v8.1	F	True, False	-	False	-	False	False
DVM_v8.4	H	True, False	-	False	-	False	False
DVM_v9.2	J	True, False	-	False	-	False	False
Exclusive_Accesses	H	True, False	-	-	-	False	False
Fixed_Burst_Disable	K	True, False	-	-	-	False	False
GDI_Support	L	True, False	-	False	False	False	False
ID_R_WIDTH	H	0..32	-	-	-	-	-
ID_W_WIDTH	H	0..32	-	-	-	-	-
INSTPRIV_Present	L	True, False	-	False	False	False	False
InvalidateHint_Transaction	J	True, False	-	-	-	False	False
LEN_Present	J	True, False	-	-	-	-	False
LOOP_R_WIDTH	H	0..8	-	-	-	0	0
LOOP_W_WIDTH	H	0..8	-	-	-	0	0
Loopback_Signals	F	True, False	-	-	-	False	False
Max_Transaction_Bytes	H	64, 128, 256, 512, 1024, 2048, 4096	-	-	-	-	-
MMUFLOW_Present	J	True, False	-	-	False	False	False
MEC_Support	K	True, False	-	-	-	False	False
MECID_WIDTH	K	0, 16	-	-	-	0	0
MPAM_Support	K	MPAM_9_1, MPAM_12_1, False	-	-	-	-	False
MPAM_WIDTH	K	0, 11, 12, 14, 15	-	-	-	-	0
MTE_Support	K	Standard, Simplified, Basic, False	-	-	Basic, False	False	False
Multi_Copy_Atomicity	E	True, False	-	-	-	-	-
NSAccess_Identifiers	F	True, False	-	-	-	False	False
Num_RP_AR	L	1..8	-	1	1	1	1
Num_RP_AWW	L	1..8	-	1	1	1	1
Ordered_Write_Observation	E	True, False	-	-	-	-	-

Continued on next page

Table B2.4 – *Continued from previous page*

Property	Issue	Values	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
PAS_WIDTH	L	0..3	-	0	0	0	0
PBHA_Support	J	True, False	-	-	-	False	False
PROT_Present	J	True, False	-	-	-	-	-
Persist_CMO	F	True, False	-	-	-	False	False
Poison	F	True, False	-	-	-	-	-
Prefetch_Transaction	H	True, False	-	-	-	False	False
QoS_Accept	F	True, False	-	-	-	False	False
QOS_Present	J	True, False	-	-	-	False	False
RCHUNKNUM_WIDTH	J	0, 1, 5, 6, 7, 8	-	-	-	-	0
RCHUNKSTRB_WIDTH	J	0, 1, 2, 4, 8	-	-	-	-	0
Read_Data_Chunking	G	True, False	-	-	-	-	False
Read_Interleaving_Disabled	G	True, False	-	-	-	-	False
REGION_Present	J	True, False	-	-	-	False	False
Regular_Transactions_Only	H	True, False	-	-	-	False	False
RLAST_Present	J	True, False	-	-	-	-	False
RME_Support	J	True, False	-	-	-	False	False
RRESP_WIDTH	J	0, 2, 3	-	-	-	-	-
SECSID_WIDTH	J	0, 1, 2	-	-	0	0	0
Shareable_Cache_Support	J	True, False	-	-	False	False	False
Shareable_Transactions	H	True, False	-	True	True	True	False
Shared_Credits_AR	L	True, False	-	False	False	False	False
Shared_Credits_AW	L	True, False	-	False	False	False	False
Shared_Credits_W	L	True, False	-	False	False	False	False
SID_WIDTH	H	0..32	-	-	0	0	0
SIZE_Present	J	True, False	-	-	-	False	-
SSID_WIDTH	H	0..20	-	-	0	0	0
STASHLPID_Present	J	True, False	-	-	-	-	False
STASHNID_Present	J	True, False	-	-	-	-	False
Storage_CMO	L	True, False	-	False	False	False	False
SUBSYSID_WIDTH	J	0..8	-	-	-	0	-
Trace_Signals	F	True, False	-	-	-	-	-
Unique_ID_Support	G	True, False	-	-	-	-	-

Continued on next page

表 B2.4（第 302 页续）
ARM IHI 0022 · 第 302 页

Table B2.4 – *Continued from previous page*

Property	Issue	Values	AXI5	ACE5-Lite	ACE5-LiteDVM	ACE5-LiteACP	AXI5-Lite
UnstashTranslation_Transaction	J	True, False	-	-	False	False	False
Untranslated_Transactions	F	v4, v3, v2, v1, True, False	-	-	False	False	False
USER_DATA_WIDTH	H	0..DATA_WIDTH/2	-	-	-	-	-
USER_REQ_WIDTH	H	0..128	-	-	-	-	-
USER_RESP_WIDTH	H	0..16	-	-	-	-	-
Wrap_CLS_Modifiable	L	True, False	-	-	-	-	False
WLAST_Present	J	True, False	-	-	-	-	False
WSTRB_Present	J	True, False	-	-	-	-	-
Wakeup_Signals	F	True, False	-	-	-	-	-
Write_Plus_CMO	H	True, False	-	-	-	False	False
WriteDeferrable_Transaction	J	True, False	-	-	-	False	False
WriteZero_Transaction	H	True, False	-	-	-	False	False
WriteNoSnoopFull_Transaction	K	True, False	-	-	-	False	False

表 B2.4（第 303 页续）
ARM IHI 0022 · 第 303 页

ID 约束汇总

本附录汇总了本文档中 ID 使用的约束。

ARM IHI 0022 · 第 304 页

第 B3 章 ID 约束摘要

在同一通道上传输过程中必须使用唯一的 ID：

- 原子事务
- 预取事务
- WriteZero 事务

• WriteDeferrable 事务

• InvalidateHint 事务

• 启用了数据分块的读事务

• 传输 MTE 标记的事务

• UnstashTranslation 事务

• ACT 事务

在同一通道上的传输过程中不得对未完成事务使用相同的 ID：

• DVM Complete 事务与非 DVM Complete 事务

• StashOnce 事务与非 StashOnce 事务

• 已翻译事务与未翻译事务

• StashTranslation 事务与非 StashTranslation 事务

必须使用相同的 ID：

• 多个需要在相互之间保持排序的未完成请求。

• 处于同一独占访问对中的事务。

修订记录

本附录描述了本规范各已发布版本之间的技术更改。

它包含以下各节：

• B4.1 H.c 版与 J 版之间的差异

• B4.2 J 版与 K 版之间的差异

• B4.3 K 版与 L 版之间的差异

第 B4 章 修订

B4.1. H.c 版与 J 版之间的差异

B4.1 H.c 版与 J 版之间的差异

表 B4.1：H.c 版与 J 版之间的差异

Feature	Change	Detail
AXI3, AXI4, AXI4-Lite interfaces	Removal	AXI3, AXI4, and AXI4-Lite content is removed from the specification. These interface types are not recommended for new designs and have been superseded by the AXI5 interface. Removed content can be accessed by downloading earlier versions of this specification.
ACE and ACE5 interfaces	Removal	ACE and ACE5 content is removed from the specification. AMBA CHI is recommended for fully coherent agents and is actively supported.
ACE5-Lite, ACE5-LiteDVM, ACE5-LiteACP, and AXI5-Lite interfaces	Update	ACE5-Lite, ACE5-LiteDVM, ACE5-LiteACP, and AXI5-Lite interfaces are described through constraints on property values and signal presence.
AXI5 interface	New feature	All optional features in this specification are now applicable to AXI5 class interfaces. AXI5 is expected to be used for general-purpose interfaces.
Caching shareable lines	New feature	Support for storing shareable lines in a system cache.
Cache stashing	New feature	There is an additional *Basic* option for cache stashing to support interfaces which use only a sub-set of the cache stashing protocol.
Invalidate hint	New feature	InvalidateHint transaction, which can be used by an agent when it is finished working with a data set and that data might be allocated in a downstream cache.
WriteDeferrable transaction	New feature	A 64-byte atomic store operation that might not be accepted by the Subordinate.
Realm Management Extension (RME)	New feature	Enhanced memory protection.
DVM v9.2	New feature	New messages to support the Armv9.2 architecture.
Untranslated transactions	New feature	Version 3 adds support for mixing translated and untranslated transactions.
	New feature	UnstashTranslation transaction, used as a deallocation hint for an address translation cache.
Page-based Hardware Attributes (PBHA)	New feature	4-bit descriptors associated with a translation table entry that can be annotated onto a transaction request.
Subsystem Identifier	New feature	An additional identifier that can be added to transaction requests to indicate from which subsystem they originate.
Subordinate busy	New feature	Response signal that indicates the level of activity of a Subordinate.
Unique ID indicator	Clarification	Added rules for the Unique ID Indicator and Atomic transactions that include read and write responses.
	Correction	BIDUNQ is not required to follow AWIDUNQ for non-Completion write responses such as Persist and MTE Match.
Memory Tagging Extension (MTE)	Clarification	A WritePtlCMO or WriteFullCMO with AWTAGOP Transfer must be Non-shareable. This is because a WriteUnique with AWTAGOP of Transfer is not permitted.

Continued on next page

Table B4.1 – *Continued from previous page*

Feature	Change	Detail
	Clarification	Transactions that carry MTE tags must not cross a cache line boundary.
	Additional requirement	Read transactions with the MTE opcode of Fetch must be Regular.
	Enhancement	The text describing MTE and Poison is enhanced with additional guidance.
Prefetch transaction	Clarification	A Prefetch request must not be used to signal that a line can be fetched into a managed or visible cache.
Wakeup signals	Clarification	It is permitted for Wakeup signals to be driven from a glitch-free OR tree if that implementation is safe for asynchronous sampling.
Multi-copy atomicity	Update	The requirements for multi-copy atomicity are updated for the Armv8 architecture.
Exclusive accesses	Update	New signals are added to the rules for an exclusive sequence.
	Clarification	The requirements for AxCACHE in an exclusive access have been redefined to be easier to understand.
Read response	Clarification	For read responses where data is not required to be valid, the Manager might still sample the RDATA value so the Subordinate should not rely on the response to hide sensitive data.
Interface parity	Enhancement	The description regarding how to handle missing signals in CHK groups is enhanced to cover the case where either the input or output is missing.
Signal matrix	Correction	The ARDOMAIN and AWDOMAIN entries in the signal matrix are corrected to be dependent on the Shareable_Transactions property and marked as Configurable rather than Mandatory.
Cache stashing	Correction	*"AWSTASHLPIDEN must be driven to all zeros when AWSTASHLPIDEN is deasserted"* is corrected to: *"When AWSTASHLPIDEN is LOW, AWSTASHLPID is invalid and must be zero"*

表 B4.1（第 308 页续）

B4.2. J 版与 K 版之间的差异

B4.2 J 版与 K 版之间的差异

表 B4.2：J 版与 K 版之间的差异

Feature	Change	Detail
Memory Encryption Contexts (MEC)	New feature	The Memory Encryption Contexts (MEC) feature is added to the Realm Management Extension (RME).
MPAM extension	Enhancement	A new configuration option is defined for MPAM to support a wider PartID field.
MTE extension	Enhancement	A new configuration option is defined for MTE to support components which transport tags but do not support the Match operation.
Fixed_Burst_Disable	Enhancement	A new property is defined that allows components to not support a Burst type of FIXED.
Cache_Line_Size	Enhancement	A new property is defined to capture the cache line size of an interface.
WriteNoSnoopFull Transaction	Enhancement	A new WriteNoSnoopFull_Transaction property is defined to enable an interface to support WriteNoSnoopFull without having to support all transactions related to caching shareable lines.
Write channel dependency	Clarification	It is clarified that a Subordinate must not block acceptance of data-less write requests due to transactions with leading write data.
Length attribute	Clarification	It is clarified that Size x Length defines that maximum number of bytes in a transaction rather than the actual number in all cases.
Transaction equations	Correction	The Data_Bytes variable is corrected to be DATA_WIDTH/8.
Transaction pseudocode	Clarification	Variable names changed to align with earlier sections.
Ordering between Device and Normal Non-cacheable	Enhancement	A property Device_Normal_Independence is added to control whether Device and Normal Non-cacheable requests are required to be ordered against each other.
CACHE_Present	Clarification	It is clarified that the CACHE_Present property determines whether AxCACHE signals are present on an interface.
Cache stash property	Correction	In the paragraph text and Table A8.19, the Cache_Stash_Transactions property was incorrectly referred to as Stash_Transactions.
Max_Transaction_Bytes	Clarification	Clarification on the meaning of the Max_Transaction_Bytes property.
Write data strobes	Clarification	Clarification of the rules for WSTRB.
Read data interleaving	Clarification	It is clarified that read data transfers in Atomic transactions can be interleaved.
Modifiable transactions	Clarification	It is clarified that AxNSE must not be modified, along with AxPROT.
Exclusive accesses	Clarification	It is clarified that AWATOP must not be Match for exclusive writes.
PREFETCHED response	Change	The recommendation for PREFETCHED response is changed to be: within a cache line, the PREFETCHED response is used for all data transfers or no data transfers. This aligns better with the CHI DataSource response.
Caching shareable lines	Clarification	It is clarified that clean evictions of Shareable lines must not be written back to memory.
	Clarification	In Table A8.8, *CacheStash** is replaced with *StashOnce**.

Continued on next page

Table B4.2 – *Continued from previous page*

Feature	Change	Detail
Memory Tagging	Clarification	A footnote is added to Table A12.13 to clarify that a WriteNoSnoop with tag Match must not be Exclusive.
	Correction	In Table A12.12, the value for *Tags match* is corrected to be `0b11`, not `0b10`.
User Loopback signaling	Clarification	Clarification of the rules for LOOP_x_WIDTH properties.
MMUFLOW_Present property default	Correction	The default value for MMUFLOW_Present is corrected to be False to make it compatible with the default for the Untranslated_Transactions property.
StashTranslation and UnstashTranslation	Enhancement	StashTranslation and UnstashTranslation are enhanced to enable the stash or unstash of Granule Protection Table entries.
DVM messages	Clarification	It is clarified that the AC and CR channels are ordered.
	Correction	The mapping for the 2nd part of a PICI message was incorrect in Table A15.22. ACADDR[11:4] should be PA[11:4].
Poison	Correction	The width of WPOISON and RPOISON is corrected to be ceil(DATA_WIDTH/64) rather than DATA_WIDTH/64.
Interface parity for CRTRACE	Correction	In Table A16.4, the enable signal for CRTRACECHK was indicated as ACVALID when it should be CRVALID.
Loopback check signal width	Change	In Table A16.4, the width of check signals for Loopback signals is changed from 1 to ceil(LOOP_x_WIDTH) to cover cases where the maximum recommendation of 8 for loopback width is exceeded.
ACE5-LiteDVM interface	Correction	The list of signals no longer supported in ACE5-LiteDVM is corrected to ACSNOOP, ACPROT and CRRESP.
	Correction	DVM_Message_Support must be Receiver for ACE5-LiteDVM interfaces. Therefore, the snoop channels are mandatory rather than optional.
BROADCAST* signals	Correction	In the signal matrix Table B2.2, the BROADCAST* signal presence was listed as dependent on a Broadcast_Signals property which was not defined. Presence conditions for these signals have now been removed.
Parity check signal matrix	Clarification	A matrix of parity check signals vs interface type is added for clarity.
Read Interleaving Disabled and AXI5-Lite	Correction	Read_Interleaving_Disabled was incorrectly constrained to True for AXI5-Lite interfaces, it should be False.

表 B4.2（第 310 页续）

B4.3. K 版与 L 版之间的差异

B4.3 K 版与 L 版之间的差异

表 B4.3：K 版与 L 版之间的差异

Feature	Change	Detail
Credited transport	New feature	New credited transport option for all channels.
Arm Compression Technology	New feature	Added support for Arm Compression Technology.
Protection attributes	New feature	New options for signaling physical address space and other protection attributes.
RME - Granular Data Isolation	New feature	Added support for the GDI extension to RME.
Reset	Clarification	It is clarified that all signals that are required to be deasserted during reset must wait until at least the rising ACLK edge after ARESETn is HIGH.
Memory Encryption Contexts (MEC)	Correction	In Table B2.4, the MECID_WIDTH row has been corrected to say values can be 0,16 (two values) rather than 0..16 (range).
	Clarification	It is clarified that the constraint for zero MECID only applies to requests where MECID is applicable.
	Clarification	Removed misleading paragraph regarding mismatched widths of AxMECID.
Untranslated Transactions	Correction	The default value for AWMMUVALID and ARMMUVALID is corrected to be 0b1 rather than 0b0.
	Correction	When the AxMMUVALID signals were added to the specification, it was expected that translated and untranslated transactions would use different AXI ID values, but these rules were missing from the specification.
	New feature	New v4 option for Untranslated Transactions supports address translation with GDI and PCIe XT mode.
Transaction address calculation	Correction	The expression to determine the address states for a wrap transaction has been corrected to: `Address_N = Aligned_Addr + ((N - 1) * Size) - (Size * Length)`
Wrapping bursts	New feature	New property Wrap_CLS_Modifiable, used to determine whether WRAP transactions must be cache line sized and Modifiable.
Exclusive accesses	Clarification	It is clarified that mismatched attributes do not always cause a failure.
Atomic Transactions	Clarification	It is clarified that Atomic transactions must update the entire written location atomically.
	Clarification	AtomicCompare transactions count as a Regular Transaction, even though the address might not be aligned to Size.
	Clarification	Clarification of ID rules for Atomic transactions.
Memory Tagging Extension (MTE)	Clarification	If is clarified that transactions that carry tags must be physically addressed.

Continued on next page

Feature	Change	Detail
Cache line sized transactions	Change	The following Opcodes can now be Non-modifiable or Modifiable: WriteZero, WriteNoSnoopFull, WritePtlCMO, WriteFullCMO.
Caching Shareable lines	Correction	In Table A8.8, the entry for a Non-shareable CleanShared CMO has a footnote added that it must hit a Shareable Dirty line if RME_Support is True.
	Enhancement	Added a statement regarding Outer Cacheable mode in attached CPUs.
Cache maintenance operations	Clarification	It is clarified that if the AxDOMAIN signals are missing, a CMO is assumed to be Non-shareable.
	Correction	In the example of a Non-shareable WriteFullCMO with CleanInvalid, all in-line and peer caches must be cleaned and invalidated because the CMO is considered to be shareable.
	New feature	New cache maintenance operation, CleanInvalidStorage.
DVM Messages	Correction	In the ASID field section, the statement “For a 16-bit ASID agent sending a message to an 8-bit VMID agent” has been corrected to “For a 16-bit ASID agent sending a message to an 8-bit ASID agent".
	Clarification	The use of the Range field in DVM TLBI messages is clarified.
	Clarification	It is clarified that the range calculation uses the Translation Granule size in bytes, derived from TG.
DVM Complete transaction	Clarification	When DATA_WIDTH is 1024 and Max_Transaction_Bytes is 64 bytes, it is not possible that a DVM Complete can have ARSIZE equal to data channel width. It is clarified that for a DVM Complete, ARSIZE must be equal to the data channel width or Max_Transaction_Bytes if that is smaller than the data width.
DVM connection	Clarification	It is clarified that there might be a race between the assertion of SYSCOACK and ACVALID.
AWCACHE meanings	Correction	The meaning of the Bufferable bit (AWCACHE[0]) is corrected to say that the write response indicates that the data has reached its final destination only if AWCACHE[3:2] are both deasserted.
ACE-LiteACP cache line size	Clarification	It is clarified that the constraints on ACE5-LiteACP interfaces include a cache line size of 64 bytes.
Trace signals	Clarification	Added recommendation that a component that provides a response to a transaction with the Trace signal deasserted in the request provides a response with the Trace signal deasserted.
Loopback signals	Clarification	It is clarified that Loopback signals can be used on only read or only write channels.
Cache line sized and Regular	Clarification	ReadNoSnoop with MTE Fetch is added to the list of Opcodes that must be cache line sized and Regular.
ID constraints	Clarification	It is clarified that transactions with unique ID constraints are only constrained against other transactions on the same channels.

表 B4.3（第 312 页续）
ARM IHI 0022 · 第 312 页

第 C 部分

术语表

术语表

ARM IHI 0022 · 第 314 页

第 C1 章 术语表

Aligned（对齐）

数据项存储在这样一个地址中：该地址可被能整除其字节大小的 2 的最高次幂整除。因此，对齐的半字、字和双字的地址分别可被 2、4 和 8 整除。

对齐访问是指访问的地址与该访问中每个元素的大小对齐。

At approximately the same time（大致在同一时间）

如果远程观察者可能无法确定两个事件发生的先后顺序，则这两个事件是大约在同一时间发生的。

Barrier（屏障）

一种强制其他操作按既定顺序执行的操作。

Big-endian memory（大端存储器）

指数据的最高有效字节（MSB）存储在地址最低的存储单元中。

Blocking（阻塞）

描述这样一种操作：在它完成之前，会阻止后续操作继续执行。

Branch prediction（分支预测）

指处理器选择一条未来的执行路径来进行取指。例如，在一条分支指令之后，处理器可以选择推测性地取指，即取分支之后的指令，或取分支目标处的指令。

Byte（字节）

一个 8 位数据项。

Cache（缓存）

缓存管理者中任何可以保存某个特定地址位置的数据值副本的缓存、缓冲区或其他存储结构。

Cache hit（缓存命中）

由于所寻址的数据已在缓存中，因而可以高速处理的一次存储器访问。

Cache line（缓存行）

缓存中的基本存储单元。其以字为单位的大小始终是 2 的幂。缓存行必须与缓存行的大小对齐。

Cache miss（缓存未命中）

由于所寻址的数据不在缓存中，因而无法高速处理的一次存储器访问。

ceil()

一个返回大于或等于该函数输入值的最小整数值的函数。

Coherent（一致）

来自一组观察者对某一存储器位置的数据访问是一致的，该组观察者成员对该存储器位置的访问，与所有观察者成员对该存储器位置进行的所有写操作存在单一全序这一点相一致。

Component（组件）

具有至少一个 AMBA 接口的独立功能单元。组件可用作管理者、从属者、外设和互连组件的统称。

Deprecated（已弃用）

ARM IHI 0022 · 第 315 页

规范中为向后兼容而保留的内容。只要有可能，你必须避免使用已弃用的特性。这些特性可能不会出现在规范的未来版本中。

Downstream（下游）

一个 AXI 事务在管理者组件与一个或多个从属者组件之间进行，且可经过一个或多个中间组件。在任一中间组件处，对于给定事务，下游是指该组件与目标从属者组件之间的部分，并包括目标从属者组件。

下游和上游是相对于整个事务定义的，而不是相对于该事务内的各个数据流定义的。

Downstream cache（下游缓存）

下游缓存是从发起管理者的角度定义的。某管理者的下游缓存是指它使用基本 AXI 事务通道访问的缓存。发起管理者可以将缓存行分配到下游缓存中。

Endianness（端序）

系统内存映射的一个方面。

Full coherency（完全一致性）

完全一致的管理者可以与其他管理者共享数据，并将该数据分配到其本地缓存中；它可以发起侦听，也可以被侦听。

I/O coherency（I/O 一致性）

I/O 一致的管理者可以与其他管理者共享数据，但不能将该数据分配到其本地缓存中；它可以发起侦听，但不能被侦听。

IMPLEMENTATION DEFINED（实现定义）

表示该行为不由本规范定义，但必须由各个实现加以定义并记录。

in a timely manner（及时地）

协议无法定义某事物必须在其内发生的绝对时间。但是，在足够空闲的系统中，它无需任何显式动作即可取得进展并完成。

Initiating Manager（发起管理者）

发出某一事务、从而开启一串事件的管理者。在描述一系列事务时，术语“发起管理者”用于将触发该串事件的管理者，与因发起管理者的操作而被访问的任何被侦听管理者区分开来。

发起管理者是一种时间性的定义，意味着它适用于特定的时间点，通常用于描述事件序列。对某一事件序列而言是发起管理者的管理者，对另一事件序列而言可能是被侦听管理者。

Interconnect component（互连组件）

具有多个 AMBA 接口、并能将一个或多个管理者组件连接到一个或多个从属者组件的组件。

互连组件可用于将以下任一者组合在一起：

• 一组管理者，使它们表现为单个管理者接口。

• 一组从属者，使它们表现为单个从属者接口。

Little-endian memory（小端存储器）

指数据的最低有效字节（LSB）存储在地址最低的存储单元中。

ARM IHI 0022 · 第 316 页

Load（加载）

管理者组件读取某个特定地址位置所保存的值的动作。对于处理器而言，加载是执行某条特定指令的结果。该加载是否导致管理者发出读事务，取决于所访问的缓存行是否保存在本地缓存中。

Local cache（本地缓存）

本地缓存是从发起管理者（initiating Manager）的角度来定义的。本地缓存是指管理者内部的缓存。对本地缓存的所有访问都在管理者内部执行。

Main memory（主存）

当某地址位置不存在该位置的缓存副本时，保存该地址位置数据值的内存。对于任何位置，主存都可能相对于该位置的缓存副本而言是过期的，但当不存在缓存副本时，主存会被更新为最新的数据值。

当上下文能明确表达其含义时，主存可以简称为内存。

Manager（管理者）

发起事务的代理。

Manager component（管理者组件）

发起事务的组件。

单个组件可能同时充当管理者组件和从属者组件。例如，直接内存访问（DMA）组件在发起事务以搬移数据时可以是管理者组件，而在被编程时则是从属者组件。

Memory Encryption Contexts (MEC)（内存加密上下文）

内存加密上下文是与内存区域相关联的加密配置，由 MMU 分配。

MEC 是 Arm 领域管理扩展（RME）的一项扩展。RME 系统架构要求 Realm、Secure 和 Root 物理地址空间（PAS）均被加密。与这些 PAS 各自配合使用的加密密钥或加密上下文在该 PAS 内是全局的。例如，

对于 Realm PAS，所有 Realm 内存都使用相同的加密上下文。而在 MEC 中这一概念被拓宽了，具体到 Realm PAS，每个 Realm 都允许拥有唯一的加密上下文。这为 RME 中已有的隔离提供了额外的纵深防御。MECID 是与不同内存加密上下文相关联的标识标签。

Memory Management Unit (MMU)（内存管理单元）

对内存系统中负责地址转换的那部分提供细粒度控制。大部分控制是通过保存在内存中的转换表提供的，这些转换表定义了物理内存映射中不同区域的属性。

Memory Subordinate component（内存从属者组件）

内存从属者组件，或称内存从属者，是具有下列属性的从属者组件：

• 对内存从属者中某个字节的读，返回最后一次写入该字节位置的值。

• 对内存从属者中某个字节位置的写，会把该位置的值更新为一个新值，该新值可通过后续的读获得。

• 多次读取某个位置不会对任何其他字节位置产生副作用。

• 读或写某个字节位置不会对任何其他字节位置产生副作用。

Observer（观察者）

ARM IHI 0022 · 第 317 页

一个处理器或其他管理者组件，例如一个外设设备，它可以对内存发起读操作或写操作。

基于页的硬件属性（PBHA）

基于页的硬件属性（PBHA）是一项可选的、由实现定义的功能。它允许软件在转换表中设置最多 4 位，这些位随后随事务在内存系统中传播，并可在系统中用于控制系统组件。这些位的含义特定于具体的系统设计。

对等缓存

对等缓存是从发起管理者的角度定义的。针对该管理者的对等缓存是指使用侦听通道访问的缓存。发起管理者无法将缓存行分配到对等缓存中。

外设从属者组件

外设从属者组件也称为外设从属者。外设从属者通常具有一种由实现定义的访问方法，并在该组件的数据手册中进行描述。任何未被定义为允许的访问都可能导致外设从属者出错，但必须以协议正确的方式完成，以防止系统死锁。协议并不要求外设持续正确运行。

在本规范的描述语境中，外设从属者与外设、外设组件、外设设备以及设备是同义词。

PoS

序列化点（Point of Serialization）。所有发往给定地址的事务都必须经过该点，并由此确定事务的处理顺序。

预取

预取指从内存系统中推测性地取指令或取数据。特别地，指令预取是指在程序的简单顺序执行中，在位于其前面的指令执行完成之前，就从内存中取指令的过程。预取一条指令并不意味着该指令必须被执行。

在本规范中，除非上下文明确另行说明，对指令或数据取指的引用同样适用于预取。

RAZ/WI，读为零，忽略写入

硬件必须将该字段实现为读为零（Read-as-Zero），并且必须忽略对该字段的写入。软件可以依赖该字段读出为全 0，以及依赖写入被忽略。此描述可以适用于读为 0 的单个位，或读出为全 0 的字段。

领域管理扩展（RME）

领域管理扩展（RME）是对 Armv9 A-profile 架构的扩展。RME 是 Arm 机密计算架构（Arm CCA）的一个组件。RME 与 Arm CCA 的其他组件一起，支持在 Arm PE 上运行动态的、可证明且可信的执行环境（Realms）。RME 增加了两个额外的安全状态（Root 和 Realm）和两个物理地址空间（Root 和 Realm），并提供基于硬件的隔离，使执行上下文能够在不同的安全状态中运行并共享系统中的资源。

侦听过滤器

一种精确的侦听过滤器，能够精确跟踪可能在某个管理者内部分配的缓存行。

被侦听的缓存

被侦听管理者上的硬件一致性缓存。也就是说，它是一种接收侦听事务的硬件一致性缓存。

ARM IHI 0022 · 第 318 页

当所描述的事件序列仅涉及缓存、而不涉及与之关联的管理者上的任何动作或事件时，使用术语「被侦听缓存」而优先于术语「被侦听的管理者」。

被侦听的管理者

一种接收侦听事务的缓存型管理者。

被侦听的管理者是一个时间性定义，意味着它适用于特定的时间点，通常在描述事件序列时使用。对于某个事件序列是被侦听的管理者的管理者，对于另一个事件序列可以是发起管理者。

推测性读

管理者在可能并不需要执行该事务时发起的事务，因为它已经在本地缓存中拥有被访问缓存行的副本。通常，管理者会在进行本地缓存查找的同时发起推测性读。与先查找本地缓存、仅在本地缓存中未找到所需缓存行时才发起读事务相比，这种方式具有更低的延迟。

存储

管理者组件更改某个特定地址位置所保存值的动作。对于处理器而言，存储是执行特定指令的结果。该存储会导致管理者发起读事务还是写事务，取决于被访问的缓存行是否保存在本地缓存中，以及如果它在本地缓存中，它处于何种状态。

从属者

一种接收请求并对其做出响应的代理。

从属者组件

一种接收事务并对其做出响应的组件。

单个组件有可能同时充当从属者组件和管理者组件。例如，直接内存访问（DMA）组件在被编程时可以是从属者组件，而在发起事务以搬运数据时可以是管理者组件。

系统内存管理单元（SMMU）

一种系统级 MMU。也就是说，一种提供从一个地址空间到另一个地址空间的地址转换的系统组件。SMMU 提供以下一项或多项：

- 虚拟地址（VA）到物理地址（PA）的转换。
- VA 到中间物理地址（IPA）的转换。
- IPA 到 PA 的转换。

使用领域管理扩展（RME）时，SMMU 还可以执行粒度保护检查。

事务

AXI 管理者发起 AXI 事务以与 AXI 从属者通信。通常，该事务需要在多个通道上在管理者与从属者之间交换信息。所要求的全部信息交换的集合构成了该 AXI 事务。

转换后备缓冲区（TLB）

一种内存结构，其中包含转换表遍历的结果。TLB 有助于降低内存访问的平均开销。

转换表

一种保存在内存中的表，它定义了从 1KB 起的各种大小的内存区域的属性。

转换表遍历

执行完整转换表查找的过程。

ARM IHI 0022 · 第 319 页

Unaligned

非对齐访问是指该访问的地址未对齐到该访问中某个元素的尺寸。

Unaligned memory accesses

是指未适当半字对齐、字对齐或双字对齐，或者可能未适当对齐的内存访问。

UNPREDICTABLE

在 AMBA AXI 架构中，表示该行为不可依赖。

UNPREDICTABLE 行为不得被记录为或宣称为具有明确定义的效果。

Upstream

一个 AXI 事务在管理者组件与一个或多个从属者组件之间运行，并可经过一个或多个中间组件。在任何中间组件处，对于给定事务，上游是指该组件与发起该事务的管理者组件之间，并包含该发起管理者组件。

下游与上游是相对于整个事务定义的，而不是相对于事务内的各个数据流定义的。

Write-Back cache

一种缓存，当对存储访问发生缓存命中时，数据仅写入缓存。因此，缓存中的数据可能比主存中的数据更新。当该缓存行被清理或重新分配时，任何此类数据都会被写回主存。写回缓存的另一个常见术语是回拷贝缓存。

Write-Through cache

一种缓存，当对存储访问发生缓存命中时，数据既写入缓存也写入主存。这通常通过写缓冲来完成，以避免拖慢处理器。