

电子系统综合设计

Integrated Electronic System Design

第4章 无线电信号的收发处理

(第一部分:接收机设计)

主讲: 王卫东 陈晓辉



2022年11月8日



课程前期内容的回顾

- 第2章、第3章: 重点讨论**数字系统的设计**, 即如何运用硬件计算电路、接口和算法, 构建更大规模的数字计算单元或系统, 完成复杂的"**数据计算**"任务。
 - 1. 数字计算电路。包括基础计算电路、面向应用的计算电路、计算系统(多核、并行、异构)、 存储管理。
 - 2. 数字接口和总线。包括PCI/PCIe、USB、AMBA,交换,网络互联等。

- 后续第4章、第5章: 重点讨论**模拟系统、数模混合系统的设计**。
 - 1. 后续内容以无线电收发系统设计作为案例。
 - 2. 无线电信号是高频模拟信号,收发处理可以视为对无线电信号的"**波形计算**"。它可以采用模拟硬件电路,或者数模混合电路来实现。

常见的模拟处理电路: 有源电路

- 1. 运算放大器(AP)。
- 2. 功率放大器(PA, Power Amplifier)。大信号放大。
- 3. 低噪声放大器 (LNA, Low Noise Amplifier)。微弱信号的低噪声放大。
- 4. AGC放大器(Automatic Gain Control Amplifier)。增益可变的放大电路。
- 5. 混频器 (Mixer)。信号的频率变换。
- 6. 调制器(Modulator)。载波信号参数的调控。
- 7. 解调器(Demodulator)。载波中调制信息的提取。
- 8. 检波器 (Detector) 等。如包络检波器、I/Q正交检波器。

常见的模拟处理电路: 无源电路

- 1. 无源滤波器(Filter)。信号的滤波。
- 2. 衰减电路和衰减器(Attenuator)。信号幅度的调整控制。
- 3. 移相电路和移相器(phase shifter)。信号相位的调整控制。
- 4. 变压器和巴伦(Balun)。用于电流/电压变换、阻抗变换、平衡/不平衡变换。
- 5. 双工器(Diplexer)。频分双工(FDD)系统的接收/发送信号隔离。
- 6. 信号开关(Switch)。多路信号的切换,比如时分双工开关。
- 7. 环形器 (Circulator)。实现电磁信号的方向性传输(比如Duplexer双工)。

常见的数模混合器件、数字器件和算法

- 1. 模数变换器 (ADC)。模拟信号转换为数字信号。
- 2. 数模变换器 (DAC) 。数字信号转换为模拟信号。
- 3. 数字器件,如DSP、FPGA、GPU、CPU、MCU(Micro-Controller Unit)、MPU(Micro-Processor Unit)等。
- 4. 基础算法,如FFT/IFFT、CORDIC、CRC、抽取/插值算法、各种滤波算法、 数字变频等。

问题:

在系统设计中,我们更关心这些器件、电路对外部所表现出来的能力,而忽略器内部的设计和结构。那么,如何刻画这些器件电路的外在特性?

模拟信号的性能表征

- 在数字系统中,我们谈到了数的表示范围和精度,如表示位宽、整数和小数、定点数和浮点数、单精度数和双精度数,等等。那么,模拟信号有没有类似的概念?
- 模拟信号的<u>动态范围(DR, Dynamic Range of signal),</u>表征模拟信号参量的数值 变化区间。比如功率电平的变化范围、信号频率的变化范围。
- 模拟信号可能会失真,还会混杂有噪声、干扰,引起模拟信号处理误差,造成精度下降。有多种与精度、误差有关的表征指标。如:
 - 1. <u>信噪比(SNR,Signal Noise Ratio)</u>
 - 2. <u>信干比(SIR, Signal to Interference Ratio)</u>
 - 3. <u>信杂比(SCR, Signal to Clutter Ratio)</u>
 - 4. <u>信干噪比(SNIR,Signal Interference Noise Ratio)</u>
 - 5. 信号杂波噪声比(SCNR, Signal-to-Clutter-Noise Ratio)
 - 6. <u>误差矢量幅度(EVM,Error Vector Magnitude)</u>

模拟电路的性能表征(1)

模拟电路和数字电路都可以通过抽象,等效为一个系统。如SISO(单入单出,如放大器)、MISO(多入单出,如混频器)、SIMO(单入多出,如功率分配电路)、MIMO(多入多出,如定向耦合器)等。

- 一般采用输入/输出关系来对电路进行建模。有性能表征方式。
 - 1. 数学模型
 - 2. 系统响应函数。如时域冲激响应、频域传递函数
 - 3. 网络参数矩阵。如阻抗矩阵、导纳矩阵、传输矩阵、散射矩阵
 - 4. 工程参数集。如增益、损耗、相移、群时延、驻波(反射)系数

模拟电路的性能表征 (2)

- 电信号经电路处理时会引入电路噪声,恶化信号质量。恶化程度通常用<mark>噪声系数(NF,Noise Figure, NF)、器件噪声温度(Noise Temperature)</mark>来表征。
- 模拟电路处理信号的能力是受限的。一般在小信号输入时或较小区间内,电路被等效 为线性系统,可以用线性动态范围(LDR, Linear Dynamic Range)、无杂散动态范围 (SFDR, Spurious Free Dynamic Range)来表征电路线性工作的范围。
- 如果工作在线性范围之外,模拟电路会出现非线性效应。常见的如<u>增益压缩</u> (gain compression)、互调(Intermodulation)、AM- PM(幅度-相位调制)、非 线性失真(NLD,Nonlinear Distortion)。
- 因设计方法、工艺水平的限制,电路还存在多种不理想性,如<u>I/Q幅相失衡(IQ</u> imbalance)、端口隔离(Port isolation)。

本章目标:

用已有的器件、电路和算法知识,设计无线电收发器。

• 主要问题:

- 1. 常用的无线电信号收发处理结构、算法是什么?
- 2. 如何评价收发器的整体性能,以及部件、组合结构对整体性能的影响?
- 3. 如何将这些知识应用于无线电系统的设计实例中?

主要内容


- 1. 无线电收发器的功能、要求
- 2. 接收机设计
 - ◆外差式接收和数字化接收,提升灵敏度和动态范围的方法
- 3. 发射机设计
 - ◆常用结构和技术, 抑制失真和杂散的方法
- 4. 收发双工
 - ◆常用双工结构, 自干扰的隔离和抑制方法
- 5. 模拟单元和数字单元的互连
 - ◆AD/DA的技术指标,模数变换的参数设计,传输接口

无线电收发器的功能、要求

什么是无线电收发器、模拟前端、射频前端? 无线收发器在设计上的要求

无线电收发器的系统构成要素


• 4个要素: 部件、结构、外部环境和系统目标。



• 系统目标:按预定的技术要求和性能,发送和接收无线电信号。

• 设计任务: 采用基础器件电路、算法, 构造一套达到目标要求的收发装置。

无线电收发器的一般结构




- **收发前端**的主要功能是从接收的高频信号中分离复包络信号,以及将调制信号变换成高频发送信号。 **收发后端**的主要功能是从复包络信号中解调出数据,以及产生调制后信号。发送部分称为**发送器** (Transmitter),接收信号称为**接收器(Receiver)**,整合在一起后称为**收发器(Transceiver)**。
- 收发前端一般包括模拟前端(Analog Front-End,AFE)、数字前端(Digital Front-End,DFE), 以及ADC/DAC变换。本课程主要讨论收发前端设计。
 - ▶ 模拟前端完成模拟信号的预处理,包括上/下变频、放大、滤波。有时也称为射频前端(RF Front-End, RFE)、Tx/Rx单元。
 - ▶ 数字前端完成数字信号的预处理,包括上/下数字变频、数字滤波、抽取/插值等变速率处理。

收发器的两种变化结构 (仅有数字前端或模拟前端)


 模拟信号与数字信号之间的数模转换采用AD/DA实现。视实际情况,可以在不同位置, 对射频、中频或基带信号进行AD/DA转换。有以下2种特殊情形。

接收带宽较大的信号时,直接对模拟信号进行射频数字采样,然后数字前端进行数字域处理,如数字变频、滤波等。此时,只有数字前端,模拟前端很简单,基本上被省略掉。


接收带宽较窄的信号时,模拟前端进行模拟域变频处理,直接得到基带信号并进行基带数字采样,收发后端进行基带处理如解调。此时,只有模拟前端,数字前端很简单,基本上被省略掉。



例:一种无线电收发器的技术组成框图




例: 无线通信、雷达中的收发前端



多模手机射频前端的结构图

问题:

观测这两个框图,通信、雷达的射频收发器及其处理的信号有什么异同?为什么有这些不同?



无线电收发器的技术要求、难点

- 发射机:向空间辐射特定频点的电磁信号,并且满足带宽、功率和频谱包络 (MASK)的要求。在某些应用中,发射机还需要根据外部环境变化,动态调整功率、载频频率、带宽、调制波形等参数。
- 接收机:从复杂的空间电磁信号中分离出感兴趣的信号,并且能够抑制环境噪声以及来自其他无线电系统的干扰。同时,接收机还需要根据待接收输入信号的变化,调整自身的结构、参数,以维持最佳的接收状态。
- 理想收发器是无噪、线性系统,但实际的收发器存在电路噪声、非线性效应, 因此需要减小或抑制这些因素对收发器性能的影响, 优化系统结构和部件参数。
 - □减小收发通道的噪声系数和杂散信号水平,扩大收发通道的灵敏度和线性动态范围;
 - □合理设计收发器结构,在系统性能、电路技术要求、成本等方面取得较好平衡。

接收机设计(I)

接收机的主要任务 超外差接收技术 数字化接收技术 接收机噪声和接收灵敏度 非线性效应和线性动态范围


接收机的主要任务

- 基本任务:从空间电磁信号中分离出自身感兴趣的信号来,并且能够抑制 环境噪声以及其他无线电信号的干扰。
- 其他方面的要求:
 - 对接收到的信号进行频率变换、电平放大、滤波等必要处理,保证输出的信号电平、 频率范围满足后级处理单元的要求;
 - 2. 减小电路处理过程引入的噪声,保证后级处理必要的信噪比;
 - 3. 在待接收信号电平的动态范围内,接收电路的处理过程应保持线性,避免信号失真。


例:接收 GSM900 移动通信的信号

移动通信GSM 900系统的频率使用规则如下:

- 1. 工作**频段**: 900MHz。
- 2. 上行频带: 890~915MHz(用户到基站的传输,反向链路),下行频带: 935~960MHz (基站到用户的传输,前向链路)。FDD双 工方式,双工间隔45MHz。
- 3. 上行(下行)有效带宽25MHz,分为124个 **载频信道**(频分复用)。
- 4. 每个载频**信道带宽**200KHz,分为8个时隙信道(时分多址)。
- 5. 载波偏离400KHz时的**干扰保护比**(C/I)优 干-41dB。



每个用户占 有某个频道 的某个时隙 进行通信。



简单而直观的一种设计

• 在天线输出端串接一个频域的带通滤波器,对天线收集到的空间电磁信号进行频域滤波,筛选出需要接收的频道信号,再送到后级电路进行处理。这个过程被称为信道化(Channelized)。



设计上要确定的参数:

- 1. 放大器增益取多少?越大越好吗?
- 2. 如何保证对大信号和小信号都能正常接收?
- 3. 滤波器带宽、带外抑制取多少,可以保证所需的信干噪比(SINR)?
- 4. 如何控制接收机本机噪声,使得能够接收到很微弱的信号?
- 5. 滤波器和放大器的位置互换,对接收性能有什么影响?
- 6. 理论上,这种结构的接收机最小和最大接收信号的功率是多少?

射频直接接收结构的缺点



- 如果需要改变接收的信号频点,就需要更换不同的滤波器。这个方案代价大,灵活性差,难以实际应用。
- 带通滤波器的带外衰减性能决定了接收机抑制带外干扰信号的程度。高选择性意味着需要滤 波电路高Q值。当接收信号频率很高时,设计难度加大。
- 3. 即使能够高选择性的滤波器,选频输出的信号如果进行AD变换后送后级数字处理,就需要高采样率的AD器件,难度大,成本高。


现代接收机的两种设计方法

- 1. 超外差接收(Superheterodyne Receiver)技术
- 2. 数字化接收(Digital Receiver)技术

现代接收机几乎都是基于这两种方法演化而来。

什么是超外差接收技术?

• 超外差原理最早由美国电机工程师阿姆斯特朗(Armstrong Edwin Howard, 1890~1954。他还发明了调频方法)于1918年提出。利用超外差原理设计的接收机称为超外差接收机。下图是超外差原理用于接收调幅音频信号的接收结构(调幅收音机)。




特点:


- 1. 先降频再放大,降低接收机设计难度。
- 2. 当中频频率固定,改变本地振荡器(LO, Local Oscillator)频率,就可以接收不同 频率的信号。此时,接收机等效为调谐滤 波器。
- 无线信号的处理过程是,空间信号经天线接收后,经过低噪声放大器(LNA)放大,再通过混频器(Mixer)将射频信号下变频到中频(IF, Intermediate Frequency),在中频进行放大后再使用检波器(Detector)解调,恢复基带(Baseband)信号。
- 实际应用中,上面的处理过程一般还会增加一些环节,比如射频信号在进入LNA之前需要进行镜频抑制滤波,在中频段也需要进一步的信号滤波。当接收复包络调制信号时,需要采用正交检波器(I/Q Detector)。

超外差接收的好处: 高选择性的调谐接收

- 实现宽带调谐接收。当接收机中频频率和中频通带带宽固定,调谐本地振荡器的输出频率, 此时的接收通道可以等效为一个调谐的带通滤波器,实现了很宽频率范围的调谐接收,接收 带宽就是中频滤波器带宽。
- 更好的频道选择性。由于采用外差变频,接收信号被移频到较低的中频再进行频道选择。中 频段更容易设计高Q值的滤波器,从而提高了接收选择性,更好地抑制干扰。




当混频本振频率扫描时,带通滤波响应的中心频率 也相应变化。此时,超外差结构等效为中心频率调 谐的滤波器,滤波响应等于中频滤波器响应。



超外差接收的好处: 技术难度低、成本低

- 可以统一设计中频处理电路。超外差接收机一般采用固定中频,这样就可以在接收不同频率 信号的时候都使用同一套中频接收电路,大大简化了接收机结构,并更容易获得高性能。当 采用数字化接收技术时,也可以降低ADC器件的要求。
- 接收机的通道增益、噪声系数、线性动态范围等指标分解到多个电路环节,降低了技术压力。 比如,当接收信号动态范围为-10~-100dBm,ADC输入满量程0dBm时,接收机要求最大通 道增益达到100dB,线性动态不低于90dB,此时单级放大器很难兼顾大增益和低噪声系数。



- 1. 射频小信号放大器一般设计成低噪声放大器, 放大增益不用很高(10~20dB)。
- 2. 中频放大器作为主放大器,提供高信号增益(最大80~90dB),适当放松对噪声系数的要求。
- 3. 采用AGC电路实现对信号的大动态接收, 调整范围50dB, 这在中频段很容易实现。

问题:你了解信号功率、电压的分贝(dB)表达方法?

超外差接收的缺点

- 超外差接收结构需要将接收的高频信号下变频到一个较低的中频频率,实现信号频谱在频域的线性搬移。但下变频时输入信号频率与输出中频之间的变换不是一一映射,可能导致虚假响应。
- 由于器件电路的不理想性,频率搬移过程容易产生组合频率,从而导致杂散干扰,使接收性能下降。
- 超外差接收机需要更多的器件、电路,设计上的<mark>环节变多,更复杂。</mark>权衡得失,超外差接收结构的好处大于坏处,使得它成为接收机的基本结构。
- 超外差接收机的核心电路是下变频电路,它主要由下变频器、输出滤波器和本振源构成。 下变频器是一种电路实现的乘法器,工作原理和设计方法在电子线路课程中已经介绍过。 本振源一般采用频率合成方法设计,具体内容见后面的章节。


超外差接收机的常见变化形式

- 中频信号频率是超外差接收机中的重要设计参数。选择不同的中频频率, 就形成了常见的几种接收机形式:
 - 1. 低中频接收机
 - 2. 高中频接收机
 - 3. 零中频接收机

• 还有其他的变种, 如固定中频接收机、跟踪接收机、倒漏斗形接收机等等。

变化形式1: 低中频接收机

中频频率低于接收信号频率的外差接收机。中频信号的频率越低,后级电路设计的难度和成本也会降低,同时,也更容易实现窄带滤波,提高了接收选择性。下图是低中频接收机的典型结构。





镜频干扰问题

- 外差式电路中,输入信号角频率 ω_{RF} 与中频角频率 ω_{IF} 满足以下关系: $\omega_{IF} = \omega_{LO}$ - ω_{RF} 或 $\omega_{IF} = \omega_{RF}$ - ω_{LO} 。
- 镜像频率:若存在一个干扰信号 ω_X ,与本频 ω_{LO} 混频后同样得到同样频率的中频信号 ω_{IF} 。此时,干扰信号 ω_X 与期望接收信号 ω_{RF} 在本振信号两边呈中心对称,干扰信号如同期望接收信号的一个镜像。 ω_X 被称为 ω_{RF} 的镜像频率。
- 镜频频率产生了与期望信号相同的中频信号,从而对有用信号 造成干扰,这种干扰称为镜像干扰。为减小干扰,需要镜频抑 制措施,如采用镜频抑制滤波器、镜频抑制混频器。

另一个问题:

对某个期望接收的信号频率 ω_S ,当外差接收机的本振调谐到 ω_{LO} 、 $\widetilde{\omega}_{LO}$ 时,会输出相同的中频信号,也就是说信号被重复接 收了。如何避免呢?






本振调谐时, 输入信号被两次接收

抑制镜频干扰的主要方法

第一种方法: 使用镜频抑制滤波器

- 在变频电路的输入端串接镜频抑制滤波器, 对镜频信号进 行衰减。
- 从镜频干扰图中可以看出,镜频信号与接收信号在频域上 的距离是中频信号频率的2倍。这样,如果选择过低的中频 频率,镜频信号与期望接收的信号就会靠的很近,加大镜 频抑制滤波器的设计困难。如果选择过高的中频频率,后 级电路的设计难度和成本会加大,选择性变差。
- 设计师需要根据实际任务要求折衷选择中频信号的频率。



问题:

- 当本振频率1GHz,中频频率为140MHz,这时可接收的信号频率、镜像干扰频率是多少?
- 如果被接收信号具有一定带宽,对中频频率选择、镜频抑制滤波器设计带来什么影响?


抑制镜频干扰的主要方法

第二种方法: 使用具有镜频抑制能力的混频器。

- 采用正交平衡结构的混频电路,如Hartley结构、 Weaver结构。
- 镜频抑制混频电路要求有响应一致的两条支路, 并且两个支路的本振信号也要严格正交,否则会 降低镜频抑制的效果。当宽带较大时,实现技术 难度高。

问题:


- 1. 证明这两种结构具有镜频抑制能力。
- 2. 分析两条支路响应不一致对镜频抑制性能的影响。



抑制镜频干扰的主要方法

第三种方法: 采用多级变频接收

采用2次或2次以上的变频电路,因此有多个中频信号。工程上,第一中频频率取的高一点,以提供高的镜频抑制;第二中频频率取的低一点,以提供更好的选择性。这种方案的代价是,接收机成本、功耗都会增加,由器件非线性带来的杂散特性也可能会变差。




变形2: 高中频接收机

- 中频频率高于接收信号频率的外差接收机。这种接收机主要用于低频信号接收、测量仪器等特别的场合。
- 高中频接收机更容易实现高的镜频抑制比。例如,短波收音机的接收频段为2-30MHz,而中频选择在70MHz,这时候镜像干扰信号的频率在72-100MHz,而这个频段的镜像干扰信号很容易被镜频抑制滤波器滤除,因此不会产生干扰。
- 中频过高,增加了后级电路的设计难度,可以增加一级变频环节,将高中频再降为低中频后处理。

变形3: 零中频接收机

中频频率等于零的接收机,有的文献称为直接变频接收机(DCR, Direct Conversion Receiver)。
 此时,变频电路的本振信号频率等于接收信号的载波频率,因此变频输出的是接收信号的基带分量。


直接变频接收机架构。它采用 I/Q正交混频器,直接获得I、Q 两路正交基带分量,然后用一个双通道ADC分别对I路和Q路信号进行数字化。



• 零中频接收不存在镜频干扰,同时结构简单,器件数目少,易于集成,可以节省成本和功耗。但是,零中频接收存在自混频干扰和DC偏移;链路增益分配过于集中,容易产生自激;1/f 噪声对接收信号产生较大干扰。(1/f 噪声又称闪烁噪声(Flicker noise),是一种低频噪声,噪声功率谱密度与频率成反比,出现在1kHz以下的低频区。)

零中频接收的自混频干扰问题

• 下图是自混频干扰(Self-Mixing)产生机理。产生自混频的干扰信号主要是本振泄露信号和外部干扰信号。电路上的原因是混频器端口间隔离度不够以及前端电路端口阻抗失配(如天线、放大器等)。




自混频(a)本振泄露(b)干扰信号

- 自混频干扰导致直流偏移。本振泄漏信号、外部干扰信号在混频器中自混频,产生直流偏移 (DC offset),进入基带电路,恶化信号信噪比,甚至使基带放大器饱和,影响动态范围。
- 抑制直流偏移的方法是设计陷波器(一般在基带处理单元实现),或者提高混频器的端口隔离度。

正交接收中的I/Q失衡问题

• 大多数时候,待接收信号是矢量信号,接收机是矢量接收机,接收电路采用正交下变频电路。它的核心思想是对信号矢量进行正交基分解,或者说用两个实信号变量表达一个复信号。

正交变频(检波)电路结构。包括两条支路,一条支路称为**同相支路(In-Phase)**,对应的本振信号相位为零;另一条支路称为**正交支路(Quadrature)**,对应的本振信号相位 *(*)*
相比同相支路本振信号的相位偏移了90度。这样的变换电路也被称为I/Q检波。




- 正交检波结构要求两条支路响应完全一致,同相本振信号与正交本振信号之间是准确偏移90 度。实际中I/Q电路的两条支路无法做到这些,特别是处理宽带信号时。这种现象称为I/Q幅相失衡(IQ imbalance)。
- 幅相失衡导致接收信号失真,降低了接收性能。对不同任务的电子系统,幅相失衡造成的影响是不一样的。数字通信系统中,幅相失衡导致星座图畸变,误码率上升,信道容量受限。高分辨成像雷达系统中,幅相失衡则引起虚假的成像。可以通过校准算法或补偿算法来抑制幅相失衡对信号检测造成的影响。

什么是数字化接收技术?

- 通过模数转换器对模拟信号进行数字化,再应用数字信号处理技术,在数字域实现变频、滤波、解调、检测等功能。
- 数字化接收一方面可以解决模拟电路结构不易处理的问题,比如I/Q幅相失 衡、DCR中的直流偏移等,另一方面提高了接收机的设计灵活性,通过修改 处理算法和参数可以很容易改变接收带宽、滤波响应、积累时间、解调算法 等等。
- 数字化技术可以应用在接收机的不同环节,形成不同的接收机结构。主要有两种:
 - 1. 数字中频接收机
 - 2. 直接射频采样接收机


数字中频接收机结构

- 数字中频接收机(DIFR, Digital IF Receiver)是在超外差接收机的基础上,将下变频后的中频信号直接进行A/D采样量化,再在数字域进行后续处理,如数字下变频、滤波、检波等。
- 数字中频接收机的优点是通过数字处理 方法,减小了模拟处理中的I/Q失衡影响,选择性和干扰抑制性能也可以提高。
- 数字中频接收机对ADC器件提出要求。
 一般来说,接收机的中频频率越高,信号带宽越大,要求ADC采样率也越高。
 接收机灵敏度和线性动态范围也要求
 ADC具有足够的分辨率和噪声性能。



直接射频采样接收机结构

 直接射频采样接收(direct RF sampling receiver)方法是业界长期追求的目标,它结构简单, 应用灵活。它是软件无线电系统的理想接收结构。



直接采样接收机的主要困难来自于两个方面,一是需要在很高的频率和带宽上对接收信号进行采样量化,并且后端需要有强大的数字信号处理能力,这样就需要高速高精度ADC器件和数字处理硬件;二是接收机通道增益和滤波都在高频段实现,技术难度大,也容易产生自激。

数字化接收机的主要处理方法


- 数字化接收是用数字域处理代替模拟域处理。信号采样理论、多速率信号处理、数字化变频、数字滤波是设计数字化接收机的理论基础。在保证性能的前提下,算法的实时性、计算开销是设计需要重点考虑的问题。
- 数字化处理的主要技术方法
 - 1. **无失真数字采样**。通过模数变换对模拟波形进行数字化。奈奎斯特定理给出了如何采样可以从采样序列中无失真恢复原信号。
 - 2. 抽取和內插。按确定的周期删减、添加数字序列值点,改变数字信号速率。速率变换不仅可以减小数据处理量,也可以适应不同速率的数字系统间的级联。抗频谱混叠、抑制镜像频谱、快速计算是设计需要处理的主要问题。
 - 3. 数字滤波。滤波处理用于数字化接收的多个环节。实际工作中,FIR滤波器、半带滤波器(HB)、积分梳状滤波器(CIC)都是常用的滤波器形式。
 - 4. 数字变频。对数字信号的频谱进行线性搬移,保证变换前后的频谱没有失真。

无失真数字采样

奈奎斯特低通采样定理

- 记输入模拟信号最高频率为f_{max}, ADC 采样速率为fs。根据奈奎斯特低通采样 定理, 当fs≥2*f_{max}时,能够从采样后 数据中无失真恢复原信号;当上述条件 不满足时出现频谱混叠。
- 设计中,采样前需加抗混叠滤波器,以保证满足fs≥2*f_{max},同时也可滤除带外噪声。为了使抗混叠滤波器易于实现,一般将采样速率fs取得比 2*f_{max}更高一些。采用更高采样率的代价是,提高了对ADC转换器的性能要求。


设计中需加抗混叠滤波器



奈奎斯特低通采样定理的图示

低通采样的数学过程

• 周期脉冲对模拟信号进行抽样,在时域上是周期冲激函数与模拟信号的乘积, 频域上是周期线状谱与信号谱的卷积。采样周期为T,采样频率为Fs=1/T。



对模拟信号的时域抽样过程, 看成是频域上的混频, 产生了频谱

奈奎斯特带通采样定理

无线电信号通常都是带通信号,如何对该类信号进行无失真采样,是设计数字化接收机的基础。记输入模拟信号最高和最低频率分别为 f_H 、 f_I ,中心频率 f_0 ,带宽为B。ADC采样速率为 f_S 。

• 若无失真恢复原信号, 采样速率取值要求是:


$$\frac{2f_{\rm H}}{m} \le f_{\rm s} \le \frac{2f_{\rm L}}{m-1}$$

m 是整数, 其取值需要满足如下要求:

$$1 \le m \le \left\lfloor \frac{f_{\rm H}}{B} \right\rfloor$$

其中 | ● | 是向下取整。

带通采样是低通采样的一般形式。带通采样可以降低采样率,减少后端处理数据量。设计中,采样之前需加抗混叠带通滤波器,消除带外信号和噪声带来的频谱混叠。但低采样频率会产生带外噪声折叠和量化噪声提高。



由上图可以看出,为使采样后的频域不发生混叠,需要使信号负频域的分量 经过m-1和m次平移后得到的频谱曲线不能与信号原本的正频域分量重叠,因此 必须满足下式:

$$\begin{cases} -f_{\rm L} + (m-1)f_{\rm s} \le f \\ f_{\rm H} \le -f_{\rm H} + mf_{\rm s} \end{cases}$$

带通采样定理的另一种表达形式


带通采样定理:设一个频率信号x(t)的频带限制在 (f_L, f_H) 内,采样速率 f_s 满

足式:

$$f_s = \frac{2(f_L + f_H)}{2n+1}$$

式 (1) 中, n 取能满足 $f_s \ge 2(f_H - f_L)$ 的最大整数 (0, 1, 2...),则用 f_s 进行

等间隔采样所得到的信号采样值 $x(nT_s)$ 能准确的确定原信号x(t)。




奈奎斯特带通采样定理的图示

- 上面的表达形式是带通采样定理的特例,此时采样频率取若干个离散数值。在这种情形下,信号 谱位于每个奈奎斯特区的中心位置,延拓的信号谱的间隔均匀分布(为2*f_L),有利于设计后级低 通滤波器。
- 显然,当f_H(或者f_L)是信号带宽B的整数倍时,采样速率fs可以取到最小值2B,此时理论上能保证无失真恢复信号频率,但要求低通滤波器锐截止。

从奈奎斯特区看信号恢复、频谱混叠


• 以采样频率Fs的1/2为尺度,将频谱轴均匀划分为若干区间,这些区间称为第一奈奎斯特区、第二奈奎斯特区,等等。Fs/2称为奈奎斯特频率,奈奎斯特带宽为Fs/2。

由于采样后频谱在频域上的周期性,信号谱的正频率部分以采样频率Fs整数倍复制,负频率部分关于Fs/2镜像。



问题:

- 1、此处的镜像频谱与外差式接收的镜像频率一样吗?
- 2、上图横轴坐标是模拟频率,如何改成数字频率?



因为采样后的频谱是原始信号频谱以Fs频率周期延 拓,如果选取采样频率Fs,使得原始信号的正频率 部分频谱完整落在某个奈奎斯特区,就可以保证从 采样数据中无失真恢复原信号,否则会造成谱混叠。

抽取和内插

- 数字化接收对射频或大带宽模拟信号直接采样,会产生很高速率的数字序列和很大的数据量,但感兴趣的常常是信号带宽中的一部分频谱,如GSM900的射频信号带宽25MHz,单个信道带宽只有200KHz。因此,当只接收该信道信号时,我们可以对原始采样序列进行二次采样,降低数据速率和数据量,提高效率。
- 整数倍抽取(Decimation)。把原始采样速序列x(n)每隔(D-1)个数据抽取一个,形成一个新序列 $x_D(n)$,即 $x_D(n)=x(Dn)$,这样经过抽取的数据流速率只有后者的D分之一,大大降低了对后处理速度的要求,也提高了频域分辨率。
- 整数倍内插(Interpolation)。在两个原始抽样点之间插入(I-1)个零值,也形成一个新序列 $x_i(n)$,即 $x_i(m)=x(n/I)$ 。内插提高了时域分辨率,也可以提高信号频率,起到上变频作用。
- 对采样序列的抽取或内插,时域上实现了采样速率变换(也改变了时域分辨率),频域上缩放了信号频谱(也改变了频域分辨率)。抽取或内插可能引起频谱混叠或镜像频谱,因此需要滤波处理。

整数倍抽取过程和信号频谱


将x(n)中每D个点中抽取一个,依次组成一个新的序列y(n),即:

$$X_D(n) = x(Dn)$$


原始序列与新序列的频谱关系是:

$$X_{D}(e^{j\omega}) = \frac{1}{D} \sum_{k=0}^{M-1} X(e^{j(\omega-2\pi k)/D})$$

信号x(n)作D倍抽取后,所得信号y(n)的频谱是原信号x(n)的频谱先作D倍的扩展,再在频率轴上依次作2πk/D移位后再迭加。



整数倍抽取过程




D=2时,抽取前后信号频谱。

(a) 抽取前,

(b) 抽取后, 频谱有混叠。

抽取器: 先滤波, 后抽取

- 信号x(n)作D倍抽取后,数据取样速率减小到原数据速率的1/D,奈奎斯特带宽也相应减小到1/D。这样,无失真恢复的信号带宽也减小到1/D。
- 为避免抽取后频谱混迭, 在对x(n)抽取 前需要先作低通滤波, 压缩其频带。
- 如果原信号频谱较窄,没有产生混叠,那么抽取处理不仅可以减少数据处理量,也可以提高频域分辨率。代价是缩小了频谱间隔,加大了镜频抑制难度。



D=2时,抽取前后信号频谱。


(a) 抽取前, (b) 抽取后, 频谱有混叠。

整数倍内插过程和频谱变化

将x(n)中每两个点之中补(I-1)个0,组成一个新的序列 $x_i(n)$,即

$$X_{/}(n) = \begin{cases} x(n//) & n = 0, \pm /, \pm 2/, \cdots \\ 0 &$$
其它


插零后信号频谱 $x_l(j\omega)$ 在(- $\pi/I\sim\pi/I$)内等于 $X(e^{j\omega})$,相当于将 $X(e^{j\omega})$ 作了压缩。换句话说,就是 $x_l(j\omega)$ 在(- $\pi\sim\pi$)内包含了I个 $X(j\omega)$ 的压缩样本。



整数倍内插过程,内插因子为2

内插器: 先内插, 后滤波

- 信号x(n)作l倍内插后,数据取样速率提高到原数据速率的l倍,奈奎斯特带宽也相应提高到l倍。每个奈奎斯特区间内包含原信号频谱以及(I-1)个镜像频谱。
- 如果从内插后数据中恢复原信号频谱, 需要对输出进行低通滤波,抑制镜像 频谱。
- 如果对内插后数据进行带通滤波,可以实现信号频谱的上变频。




I=3时,内抽前后信号频谱。

(a) 内插前, (b) 内插后。


分数倍速率变换

- 整数倍抽取和内插是速率变换的一种特殊情况,实际中往往用到分数倍速率变换(比如不同数字处理系统之间的数据速率不是整数倍)。它可通过先进行I倍内插,再进行D倍抽取来实现。
- 在设计上,通常将内插滤波器和抽取滤波器合二为一,既抑制插值后的镜像又避免抽取后的混叠。



速率变换的多级实现

抽取和内插都需要使用低通滤波器。当抽取倍数D或内插倍数I很大时,所需低通滤波器h(n)的 阶数会很高(滤波器Q值很高),实现难度大。可以采用多级抽取或内插实现。




例:原始采样速率100MHz,输出采样速率200KHz(信号带宽50KHz),抽取倍数D=500。要求低通滤波器带宽50KHz,过渡带50KHz,阻带衰减小于0.001。滤波器采用窗函数法设计。


- 1. 采用单级抽取方案,可以计算得到滤波器阶数N=7250。
- 2. 采用2级抽取方案,抽取倍数D1=50, D2=10。对应的第一级滤波器过渡带950KHz,阻带衰减小于0.0005, 计算得到滤波阶数N1=427; 第二级滤波器过渡带50KHz,阻带衰减小于0.0005。计算得到滤波器阶数N2=163。显然,分级抽取大大降低了滤波器设计要求。

内插和抽取中的数字滤波器设计

- 由前面例子可以看出,在抽取和内插时,滤波器设计至关重要。由于滤波处理位于抽取前、内插后,此时采样速率都很高,因此需要有设计滤波器的高效方法。
- FIR滤波器、半带滤波器(Half-band, HB)、积分梳状滤波器(Cascade Integrator Comb, CIC)、多相滤波器(Polyphase Filter)是常用滤波器形式。实际工作中,这几种滤波器经常结合起来使用,以发挥各自优势。关于这几种滤波器的详细设计方法,参见相关书籍。




半带滤波器响应,适合用于D=2M的抽取或内插



积分梳状滤波器响应,适合用于整数倍的抽取或内插

采用多相滤波结构设计滤波器

- 多相滤波(Polyphase Filter)是把滤波器的系统 函数H(z)分解成若干个具有不同相位的组,形成多 个分支,在每个分支上实现滤波。
- 多相滤波结构利用多个阶数较低的滤波分支来实现原本阶数较高的滤波,而且每个分支滤波器处理的数据速率仅为原数据速率的1/D,这为工程上高速率实时信号处理提供了实现途径。




设滤波器的冲激响应为h(n),系统函数 H(z)可做下列变化,得到多相表达:

$$H(z) = \sum_{n=-\infty}^{+\infty} h(n)z^{-n}$$


$$= \sum_{k=0}^{D-1} \left[\sum_{n=-\infty}^{+\infty} h(nD+k)(z^{D})^{-n} \right] \cdot z^{-k}$$

$$= \sum_{k=0}^{D-1} E_{k}(z^{D})z^{-k} \qquad \sharp \psi, \quad E_{k}(z) = \sum_{n=-\infty}^{+\infty} h(nD+k)z^{-n}$$



数字正交下变频

- 数字化接收机在射频或中频采样模拟信号,因此需要在数字域完成以前由模拟电路完成的功能,主要是数字变频和数字滤波处理。
- 数字下变频器(Digital Down Converters, DDC)是数字接收机的核心模块,它将AD采样的中频数字信号的频谱下变频到更低频率或基带。数字下变频包含数控振荡器(NCO, Numerical Controlled Oscillator)、正交数字混频器、数字抽取滤波器。
- DDC可以在通用 DSP 处理器上软件编程实现,也可以用FPGA或专用DDC芯片实现。软件实现的DDC 具有较大的灵活性和适应性,但处理速度受限。高性能的ADC芯片常常集成有DDC模块。



数字正交下变频的设计方法

- 数字下变频DDC与模拟正交变频在处理结构、流程上是一样的,只是各项处理采用数字域技术来实现。主要部件有:
 - 1. 数控振荡器NCO。采用直接数字合成(DDS, Direct Digital Fraquency Synthesis)设计。
 - 2. 正交数字混频器。两路数字乘法器,每路处理带宽是输入信号带宽的一半。也可以采用CORDIC算法实现。
 - 3. 抽取滤波器。包括积分梳状滤波器CIC、半带滤波器HB、FIR等低通滤波器。一方面滤除混频输出的带外信号,另一方面以一定抽取因子降低采样速率,减小运算量。
- DDC结构中,乘法器的计算速率是原始采样速率Fs,计算量大。利用I/Q正 交序列的特点,可以设计一些有针对性的高效变频算法,如希尔伯特变换法, 插值法等。关于数字正交变频器设计的详情,参看相关著作。
- 影响DDC性能指标的主要因素有:一是有限字长效应引起的NCO频谱纯度,以及数字混频器、滤波器的运算精度;二是算力导致的运算速度受限。DDC设计需要在字长、精度、速度、功耗、成本等之间进行折衷。

设计举例: 宽带数字化中频接收机

- 工作频带: 1~2GHz
- 接收机带宽: 60MHz
- 通信路数: 8路(可以对任意一路信号进行接收,但每路信号带宽可能不相等)
- 调制方式: BPSK、QPSK、16QAM
- 线性动态范围: 大于60dB
- 接收机噪声系数: 不大于6dB

(一) 选择接收机结构

• 可供选择的接收结构:

- 1. 超外差式,包括高中频、低中频、零中频。选择哪一种?
- 2. 数字化接收,包括直接射频采样、数字化中频采样。选择哪一种?

• 选择需要考虑的因素:


- 1. 要接收8路中的任意一路信号,且信号频点在1~2GHz范围内变化,因此接收结构要有灵活性,应采用数字化接收。
- 2. 直接射频采样结构简单,但ADC采样速率高,不能选! 因此采用数字化中频采样结构。
- 3. 工作频带1~2GHz,信号总带宽60MHz,零中频正交检测技术要求高,不宜选!
- 4. 低中频结构的选择性好,但信号带宽大,镜频抑制困难。高中频结构的镜频抑制好,但 选择性不好。因此,高选择性、高镜频抑制应该分开处理。

• 结论: 2级超外差+数字化中频采样结构。第1级采用高中频, 第2级采用低中频。


(二) 选择中频和采样频率

- 待接收信号在1~2GHz范围内变动,因此需要调谐接收。通过第一本振调谐和固定中频接收,实现60MHz带宽信号的选择。固定中频接收方案也可以大大降低了中频电路设计难度。
- 2级外差接收有2个中频频率。第一级中频频率选取应较高,主要考虑镜频抑制度、实现难度的折中。第二中频频率选取应较低,主要考虑选择性、实现难度的折中。实际工程中常采用70MHz、140MHz中频频率,有现成器件可供选用,再考虑到信号带宽60MHz,因此第二中频选择140MHz,由此反推第一中频频率。
- ADC在第二中频140MHz上对60MHz带宽的待接收信号进行采样。根据带通采样定理, AD采样频率至少120MHz(采样频率越高,噪声抑制越好)。考虑到AD前的抗混叠滤波器截止特性非理想,因此应适当提高AD采样频率。一般地,当滤波器矩形系数为r时,采样频率取为Fs=(1+r)*B,B为信号带宽。关于AD设计的内容,在课程后续章节仔细讨论。

宽带数字化中频接收方案示例



(三) 规划硬件框架



硬件功能分配

- PowerPC/DSP: 用于系统主控(如工作流程控制、初始系统参数配置、系统重启和复位等);用于功能重构代码上载(如修改接收通道号、解调算法等);用于部分的信号处理(如信道编译码)。
- FPGAO: 用于接收数字前端、解调处理。
- FPGA1: 用于发射数字前端、调制处理。
- FPGA2: 通过外挂Flash进行自举和初始配置;通过三个Reg对FPGA0/FPGA1进行初始化;将PowerPC/DSP的功能重构代码加载到FPGA0/FPGA1。
- AD/DA: 采用子卡设计,通过FMC接口插接在数字处理主板上。
- 单元间数据传输:AD/DA采用SerDes高速串口;FPGA之间采用LVDS并口。

注:上述硬件设计方案基本上是基于流水线结构,简单、实时性好,适用于规模较小、任务固定的系统。对于大规模、复杂的处理任务,更通用的硬件处理架构是采用交换式拓扑结构。

其他方面的设计(更多细节在后续章节讨论)

1. 分配系统各单元的技术参数

- 1)模拟前端参数设计包括通道增益分配、噪声系数分配、动态范围、杂散、本振步进量和相位噪声,等等。
- 2) 数字前端参数设计包括抽取系数、滤波器参数、NCO数字频率,等等。
- 3)模数变换参数设计包括AD位宽、采样时钟抖动、输入带宽,等等。
- 4) 本振单元、时钟电路的参数设计。

2. 方案性能评估和设计优化

- 1)根据各设计参数,定量计算接收机整体性能,主要包括接收灵敏度、动态范围、响应时间、误码率等。
- 2)整体性能与接收机结构、各单元参数分配、算法和电路相关。一般需要多次调整结构和单元技术参数,优化系统设计方案。


思考题

- 在宽带数字化中频接收机的例子中,如果不是对8路通信信号中的任意一路进行接收,而是需要对8路通信信号同时进行接收,接收机应该如何改造设计?
- 上述要求的接收机应用场合很多,比如:移动基站同时接收多个用户的上行数据;对某频率范围内(如30MHz~3GHz)的空间电磁信号进行同时监测分析。

附录一: 两款高集成度的无线收发器芯片

ADI公司的射频无线电收发器ADF7030-1

• ADF7030-1是一款完全集成的无线电收发器,以极低功耗实现高性能。它适合在169.4MHz至169.6MHz、426MHz至470MHz和863MHz至960MHz许可频段范围内工作的应用。支持IEEE802.15.4g标准。



ADI公司的射频无线电收发器ADF7030-1

- 射频 (RF) 范围
 - 169.4 MHz 至169.6 MHz
 - 426 MHz 至470 MHz
 - 863 MHz 至960 MHz
- 数据速率
 - 2FSK/2GFSK: 0.1 kbps 至300 kbps
 - 4FSK/4GFSK: 1 kbps 至360 kbps (仅发射)
- 双通道功率放大器 (PA)
 - 可编程接收器通道带宽: 2.6kHz至406kHz
 - 接收器 (Rx) 性能
 - 阻塞: 高达97 dB (±20 MHz失调)
 - 邻道抑制: 高达72 dB
 - 灵敏度: -134.3 dBm (2.4 kbps)
- 发射器 (Tx) 性能: -20 dBm至+17 dBm, 步长分辨 率为0.1 dB
- 低工作电流
 - 50 mA Tx电流(17 dBm)
 - 21.2 mA Rx电流(12.5 kbps)
- 超低睡眠电流: 10 nA (含维持存储器数据的电流)

- 主机微处理器接口
 - 串行外设接口SPI
 - 可配置8位通用输入/输出(GPIO)总线
- 片内ARM Cortex-MO处理器支持
 - 无线电控制和校准
 - 数据包管理
 - 空闲信道检测(CCA)
- 支持IEEE802.15.4g
 - 帧格式
 - 数据白化
 - 双同步字检测
 - 前向纠错 (FEC) 和纠错
- 适合要求达到以下标准的系统
 - ETSI EN 300 220-1
 - EN 54-25、EN 13757-4
 - FCC Part 15、Part 22、Part 24、Part 90和Part 101
 - ARIB STD-T30、STD-T67、STD-T108、STD-T96
- 封装
 - 6 mm×6 mm、40引脚LFCSP
 - 7 mm × 7 mm、48引脚LQFP


ADI公司的集成四通道RF收发器ADRV9026

- ADRV9026是一款高集成度 的射频收发器, 提供四个独 立控制的发射器、用于监测 每个发射器通道的专用监测 接收器、四个独立控制的接 收器、集成的频率合成器和 数字信号处理模块。该器件 可用于设计蜂窝基站,包括 3G/4G/5G宏基站、多路输 入/输出(MIMO)天线系统。
- 4 个差分发送器
- 4 个差分接收器
- 2 个监测接收器,各含2个输入
- 中心频率: 650 MHz至6000 MHz
- 最大接收器带宽: 200MHz
- 最大发送器带宽: 200MHz
- 最大发送器合成带宽: 450MHz
- 最大监测接收器带宽: 450MHz
- 完全集成的、独立的、带小数分频的射频频率合成器
- 完全集成的时钟电路
- 适用于所有本地振荡器和基带时钟的多芯片相位同步电路
- 支持TDD和FDD应用
- 16 Gbps JESD204B/JESD204C 数字接口

ADI公司的集成 四通道RF收发器 ADRV9026



FUNCTIONAL BLOCK DIAGRAM




附录二: 信道化数字接收机介绍


信道化数字接收机的概念

• 信道化是将接收的宽带信号在频域上划分为若干个窄带信号,形成多个子带,实现对多个子带信号的同时接收。电子侦察接收机、无线通信等设备经常需要设计信道化接收机。

• 模拟处理的方法是采用多个子带带通滤波+解调器,数字信道化是采用数字域处理实现这个功能。 左图是宽带信号信道化的示意,右图是数字信道化实现结构。接收信号带宽BW,原始采样速率Fs,

信道数为K,抽取因子D。





采用多相滤波结构设计信道化数字接收机

• 采用多相滤波结构可以设计高效的数字信道化接收机。当D=K, 且为偶数时, 有

$$y_{k}(m) = \sum_{n=-\infty}^{\infty} h(mD-n)x(n)e^{-j2\pi\frac{k}{K}n} = \sum_{i=0}^{K-1} \sum_{r=-\infty}^{\infty} h(rK-i)x(mK-rK+i)e^{j2\pi\frac{k}{K}(rK-i)}$$

$$= \sum_{i=0}^{K-1} \sum_{r=-\infty}^{\infty} g_{i}(r)x_{i}(m-r)e^{-j2\pi\frac{k}{K}i} = \sum_{i=0}^{K-1} [g_{i}(m)*x_{i}(m)]e^{-j2\pi\frac{k}{K}i}$$

$$= DFT[g_{i}(m)*x_{i}(m)]$$

其中 $g_i(n)$ 滤波器h(n)的多相形式

上式是多相DFT形式信道化接收机的表达式。 工程上,DFT可以采用FFT快速算法实现。

实际工作中,还有其他形式的数字信道化接收机设计方案,对信道数、抽取因子也不必限制。信道化接收机设计可参考相关论著。

