Greeting

디지털 논리회로 Chapter 5 연습문제를 분석해서 각 문제와 유사한 새 문제를 만들어드릴게요.

문제 1 (유사 문제) — 조합회로 최대 지연

아래의 논리 회로가 있다. 입력은 A, B, C, D, E이며, 각 게이트의 지연은 다음과 같다.

- NOT 게이트: 1 단위
- AND/OR 게이트 (2-input): 2 단위
- AND/OR 게이트 (3-input): 3 단위

회로 구성:

- Level 1: AND2(A, B) → P, OR2(C, D) → Q, NOT(E) → E'
- Level 2: AND3(P, Q, E') → R, AND2(B, C) → S
- Level 3: OR2(R, S) → T, NOT(D) → D'
- Level 4: AND3(T, D', E) → **출력 F**

a. 최대 지연을 구하여라.

- i. 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.
- ii. 비보수의 입력만 가능하고, 보수화를 위해 NOT 게이트를 추가해야 한다.

b. 입력 C부터 출력 F까지의 최대 지연을 구하여라. (모든 입력은 보수/비보수 모두 가능)

문제 3 (유사 문제) — n비트 1의 보수 및 증감 회로

n비트 숫자의 1의 보수를 계산한 후 1을 빼는 회로를 n개의 모듈로 구현하려 한다. 각 모듈은 해당 비트의 보수를 취한 다음, 이전 단계에서 오는 **borrow(빌림수)**를 처리한다. 가장 오른쪽 모듈의 초기 borrow 입력은 **1**이다.

a. NAND 게이트만 사용하여 각 모듈의 블록도를 설계하여라 (특히 오른쪽 첫 번째 모듈을 상세히 설계).

b. n비트에 대한 **총 지연**을 계산하여라.

c. 한 번에 **2비트씩 처리**하도록 회로를 재설계하여 속도를 향상시켜라. NAND 게이트 회로를 보이고 총 지연도 계산하여라.

문제 7 (유사 문제) — 디코더를 이용한 논리함수 구현

3-to-8 **Active high 출력 디코더** (입력: a, b, c / 출력: m0~m7)를 사용하는 아래 회로가 있다.

- 출력 X: m0, m2, m4, m6을 OR 게이트로 연결
- 출력 Y: m1, m2, m5, m7을 OR 게이트로 연결

입력 a, b, c에 대한 X와 Y의 진리표를 작성하여라.

문제 12 (유사 문제) — 멀티플렉서를 이용한 함수 구현

2갈래(2-to-1) 멀티플렉서를 사용하여 다음 함수를 구현하여라.

$$f(x, y, z) = \Sigma m(0, 2, 3, 5, 6)$$

---

1. 문제 인식 가능 여부

✅ **정상적으로 인식 가능합니다.**

제시된 내용은 다음 4개 문제에 대한 **핵심 풀이 방향 + 정답**입니다.

문제 번호	주제
문제 1	조합회로 최대 지연 (Critical path)
문제 3	1의 보수 후 -1 회로 (Full Subtractor)
문제 7	3-to-8 디코더 → 논리식 유도
문제 12	MUX 구현 (2-to-1 MUX, f = Σ(0,2,3,5,6))

각 문제의 목표, 풀이 논리, 최종 답이 명확하게 제시되어 있어, **문제의도 파악과 채점 기준 설정이 가능한 수준**입니다.

2. 기존 교재나 기출문제와의 동일 여부

❌ **기존 교재/기출문제와 완전히 동일하지 않습니다.**

다만, 각 문제의 **유형 자체는 매우 표준적**입니다.

문제	유형	교재/기출 유사도
문제 1	Critical path 지연 계산	매우 흔한 유형 (Mano, Wakerly 등)
문제 3	1의 보수 → -1 회로, NAND만 사용	비교적 드문 구성 (참신함)
문제 7	디코더 → minterm 합	전형적, 어떤 교재든 존재
문제 12	MUX로 함수 구현	전형적, 하지만 구체적 함수 Σ(0,2,3,5,6)는 새로움

특히 **문제 3(b)(c)의 지연 복잡도 분석(O(n), 절반 감소)** 은 일반 교재보다 **심화/응용 수준**이며, 기출에서 쉽게 보기 어려운 구성입니다.

3. 새로운 문제로 볼 수 있는지 여부

✅ **새로운 문제로 볼 수 있습니다.**

근거는 다음과 같습니다.

1. **함수와 회로 구성의 구체적 수치/조합이 독창적**
   - 문제 1의 구체적 게이트 경로
   - 문제 3의 "1의 보수 → -1 회로 + NAND만 사용 + 지연 분석"
   - 문제 12의 특정 minterm 집합
2. **표준 유형을 재구성하여 난이도와 응용 요소를 추가함**
   - 지연 분석에서 "보수 입력 없음(NOT 추가)" 조건 차이
   - Full Subtractor의 borrow 구조 + ripple 지연 일반화
3. **기존 교재보다 문제 간 연결성이 좋음**
   - 디코더 → MUX → 조합회로 지연 → 가산기/감산기 구조로 이어지는 **시험 대비용 흐름**이 느껴짐

최종 요약표

항목	평가
문제 인식 가능	✅ 가능
기존 교재/기출과 동일	❌ 아님 (유형은 유사하지만 구체적 구성은 다름)
새로운 문제로 볼 수 있음	✅ 가능 (표준 유형 기반의 참신한 재구성)