1. **다음과 같은 순서로 논리 연산을 수행하는 다단계 조합 논리 회로가 있습니다. (모든 기본 게이트인 AND, OR, NAND, NOR, XOR 게이트를 하나 통과할 때마다 발생하는 지연 시간은 '1 단위 시간(unit time)'으로 동일하다고 가정합니다.)**



(a) 모든 입력()이 보수(Complement)와 비보수(Uncomplement) 형태로 외부에서 지연 없이 즉시 제공된다고 할 때, 이 회로의 최종 출력 가 나올 때까지의 **최대 지연 시간(Maximum Delay)**을 구하시오.

***3 단위 시간**: X1, X2 계산(t=1) -> Y1 계산(t=2) -> Z 계산(t=3). Y2는 t=1에 준비되지만 Z는 Y1을 기다려야 함.*

(b) 설계상의 제약으로 인해 입력 는 비보수 형태로만 제공되며, 이들의 보수 값이 필요할 경우 반드시 NOT 게이트(지연 시간 1단위)를 추가로 거쳐야 한다고 가정할 때, 회로의 **최대 지연 시간**을 구하시오. c. 다른 입력들은 모두 0초에 준비되지만, 입력 만 이전 회로의 영향으로 2 단위 시간 늦게 도착한다고 가정할 때, 전체 회로의 **최대 지연 시간**을 구하시오.

***4 단위 시간**: 또는 의 보수화 과정에서 1단위가 추가되어 전체 경로가 1씩 밀림.*

(c) 입력 만 다른 입력보다 2 단위 시간 늦게 도착할 때, 전체 회로의 최대 지연 시간을 구하시오.

***5 단위 시간**: D(t=2) -> X2(t=3) -> Y1(t=4) -> Z(t=5).*

2. n비트 이진수에서 1을 빼는 '1 감소기'를 설계하고자 한다. 각 모듈은 한 자리 비트 x_i와 이전 단계의 빌림수(Borrow-in) b_i를 입력받아 결과 d_i와 다음 단계 빌림수 b_i+1을 출력한다. (초기 빌림수 b_0 = 1이다.)

(a) d_i와 b_i+1에 대한 논리식을 XOR, AND, NOT 게이트를 사용하여 도출하시오.

d_i = x_i ⊕ b_i

b_i+1 = (x_i)' · b_i

(b) 각 게이트 지연 시간이 tau일 때, n비트 Ripple-borrow 감소기의 총 지연 시간을 수식으로 나타내시오. (c) 2비트의 빌림수를 한 번에 계산하는 병렬 회로를 위해 b_i+2의 논리식을 x_i+1, x_i, b_i를 사용하여 도출하시오.

***(n + 1) * tau**: 첫 번째 x_i' 생성(1 단위) + n 개의 빌림수 전파 과정(n 단위).*

(c) 2 비트의 빌림수를 한 번에 계산하는 병렬 회로를 위해 b_i+2 의 논리식을 x_i+1, x_i, b_i 를 사용하여 도출하시오.

b_i+2**= (**x_i+1**)' · (**x_i**)' ·** b_i

3. **입력 A(MSB), B, C(LSB)를 갖는 Active Low 출력 3-to-8 디코더가 있다. 출력 단자는 D0부터 D7까지이며, 선택된 단자만 0(Low)이 출력된다.**

회로 구성:

- F1 = NAND(D1, D2, D4, D7)
- F2 = NAND(D0, D3, D5, D6)

(a) 입력 조합에 따른 F1, F2의 진리표를 작성하시오.

A	B	C	F1	F2
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0

(b) F1, F2를 최소항의 합(Sum of Minterms) 형태로 표현하시오.

$F_1 = \Sigma\, m(1, 2, 4, 7)$

$F_2 = \Sigma\, m(0, 3, 5, 6)$

4. 함수 F(X, Y, Z) = Sum of m(1, 2, 5, 6, 7)을 2-to-1 MUX를 사용하여 구현하려고 한다.

(a) MUX의 선택 입력(S)이 X일 때, 데이터 입력 I0, I1에 연결될 식을 Y, Z로 표현하시오.

I0 = Y XOR Z, I1 = Y + Z

(b) MUX의 선택 입력(S)이 Z일 때, 데이터 입력 I0, I1에 연결될 식을 X, Y로 표현하시오.

I0 = Y, I1 = X + (Y)'