1. 다음과 같이 구성된 논리회로의 최대 지연 시간을 구하시오.
(단, 모든 게이트의 지연 시간은 2ns로 동일하며, 보수입력은 고려하지 않는다.)



풀이 : ① A가 지나는 path → 2+2+2 = 6ns

② B_1 〃 → 2×3 = 6ns

② B_2 〃 → 2×3 = 6ns

③ C_1 〃 → 2×3 = 6ns

③ C_2 〃 → 2×2 = 4ns

④ D 〃 → 2×2 = 4ns

$\boxed{\therefore \text{Critical path delay} = 6ns}$

2. n비트 이진수 $x_{n-1}x_{n-2}\cdots x_1x_0$에 대해, 각 비트를 오른쪽부터 순차적으로 처리하여 2의 보수를 구하는 조합회로를 설계하려한다.

이번에는 각 단계 모듈이 입력 비트 x_i와 이전 단계에서 전달된 상태 신호 P_{i-1}을 받아, 출력 비트 y_i와 다음 단계로 전달할 상태 신호 P_i를 생성하도록 한다.

단, 맨 오른쪽 첫 단계의 초기 상태 입력은 $P_{-1}=1$로 둔다.

각 단계의 동작은 다음과 같다.

- $P_{i-1}=1$ 이면 현재 비트 x_i를 반전하여 출력.
- $P_{i-1}=0$ 이면 현재 비트 x_i를 그대로 출력.
- 상태 신호는 $P_i = P_{i-1}\cdot x_i$로 정의된다.

즉, 각 단계는 (x_i, P_{i-1})을 입력으로 받아 (y_i, P_i)를 출력한다.

위 동작을 만족하는 한 단계 모듈에 대하여, y_i와 P_i를 x_i, P_{i-1}의 논리식으로 나타내시오.

$\Rightarrow$ $P_{i-1}=1 \rightarrow x_i$ 반전

$P_{i-1}=0 \rightarrow x_i$ 그대로

$P_i = P_{i-1}\cdot x_i$

$\rightarrow$

$$\boxed{\begin{aligned} y_i &= x_i \oplus P_{i-1} \\ P_i &= P_{i-1}x_i \end{aligned}}$$

3. Active high 출력 디코더를 사용하는 다음 회로를 분석하여 입력 x, y, z에 따른 출력 F_1과 F_2의 진리표를 작성하라.



$\Rightarrow$ $F_1(x,y,z) = \sum m(1,4,5,6)$

$F_2(x,y,z) = \sum m(2,3,5,7)$

$\therefore$

x	y	z	m	F_1	F_2
0	0	0	0	0	0
0	0	1	1	1	0
0	1	0	2	0	1
0	1	1	3	0	1
1	0	0	4	1	0
1	0	1	5	1	1
1	1	0	6	1	0
1	1	1	7	0	1

4. 2갈래 멀티플렉서를 사용하여 다음 함수를 구현하라.

$f(a,b,c) = \sum m(0,2,5,6,7)$

⇒

a	b	c	m	f
0	0	0	0	1
0	0	1	1	0
0	1	0	2	1
0	1	1	3	0
1	0	0	4	0
1	0	1	5	1
1	1	0	6	1
1	1	1	7	1