


논리회로 실험

Lecture 08

Project: 디지털 시계




[그림 6-1] 디지털 시계의 블럭도

[표 6-1] 디지털 시계의 스위치와 동작 모드

	모드 선택(SW0)	선택 1(SW1)	선택 2(SW2)	선택 3(SW3)
0	시계 모드	현재 시간 출력		
1	시간 설정	위치 선택 (Hour, Min)	시간 증가	
2	알람 설정	위치 선택 (Hour, Min)	시간 증가	알람 ON/OFF
3	타이머(스톱워치)	스타트/스톱 (Start/Stop)	리셋	

□ 디지털 클럭부 설계




[그림 6-1] 디지털 시계의 블럭도



모드 선택(SW0)		선택 1(SW1)	선택 2(SW2)	선택 3(SW3)
0	시계 모드	현재 시간 출력		
1	시간 설정	위치 선택 (Hour, Min)	시간 증가	
2	알람 설정	위치 선택 (Hour, Min)	시간 증가	알람 ON/OFF
3	타이머(스톱워치)	스타트/스톱 (Start/Stop)	리셋	







□ 디지털 클럭부 설계

- 시계 모드



0000 0001

0059 0 100

- 시간 설정 모드





시계 모드 시간 설정 모드




초 (두자리) 선택 분 (두자리) 선택



선택된 파트의 숫자 증가


□ Top Module : top_hms_clock




- hourminsec
 - 디지털 시계의 시:분:초 카운터 값 생성
 - 분:초 부분이 59가 되었을 때 o_max_hit_sec/min 신호 생성

■ Module: hms_cnt

- wavedrom code






■ Module: hms_cnt

```
module hms_cnt(
189
                                                                 always @(posedge clk or negedge rst_n) begin
                                                           205
                       o hms cnt,
190
                                                                          if(rst n == 1'b0) begin
191
                       o_max_hit,
                                                                                  o_hms_cnt <= 6'd0;
                                                           207
                       i max cnt,
192
                                                           208
                                                                                  o max hit <= 1'b0;
193
                       clk,
                                                                          end else begin
                                                           209
                       rst n);
194
                                                                                  if(o hms cnt >= i max cnt) begin
                                                           210
195
                                                                                           o hms cnt <= 6'd0;
                                                           211
      output [5:0]
                       o_hms_cnt
196
                                                           212
                                                                                           o max hit <= 1'b1;
197
      output
                       o max hit
                                                           213
                                                                                  end else begin
198
                                                           214
                                                                                           o hms cnt <= o hms cnt + 1'b1;
199
      input
              [5:0]
                       i max cnt
                                                                                           o max hit <= 1'b0;</pre>
                                                           215
                       clk
200
      input
                                                           216
                                                                                  end
201
      input
                       rst n
                                                           217
                                                                          end
202
                                                           218
                                                                 end
203
              [5:0]
                       o_hms_cnt
      reg
                                                           219
                       o max hit
204
      reg
                                                                 endmodule
                                                           220
```


■ Module: minsec



■ Module: minsec


```
module minsec( o_sec,
360
                       o min,
361
                       o_max_hit_sec,
                       o_max_hit_min,
363
                                                                                        u0 hms cnt(
                                                                       hms_cnt
364
                       i sec clk,
                                                                381
                                                                                        .o hms cnt
                                                                                                        ( o_sec
                                                                                                                         ),
                       i min clk,
                                                                                        .o max hit
                                                                                                         ( o max hit sec ),
                                                                382
                       clk,
                                                                                        .i_max_cnt
                                                                                                        (6'd59
                                                                383
367
                       rst n);
                                                                                        .clk
                                                                                                        ( i sec clk
                                                                384
368
                                                                385
                                                                                        .rst n
                                                                                                         (rst n
                                                                                                                         ));
      output [5:0]
369
                       o sec
370
      output [5:0]
                       o min
                                                                       hms cnt
                                                                                        u1 hms cnt(
                                                                387
                       o_max_hit_sec
371
      output
                                                                                        .o_hms_cnt
                                                                                                         ( o_min
                                                                                                                         ),
                       o_max_hit_min
372
      output
                                                                                        .o_max_hit
                                                                                                         ( o_max_hit_min ),
                                                                389
373
                                                                                        .i_max_cnt
                                                                                                        (6'd59
                                                                390
                       i_sec_clk
374
      input
                                                                                        .clk
                                                                                                        ( i_min_clk
                                                                                                                         ),
                                                                391
375
      input
                       i_min_clk
                                                                                                                         ));
                                                                392
                                                                                        .rst n
                                                                                                         (rst n
376
                                                                393
377
      input
                       clk
                                                                       endmodule
                                                                394
                       rst_n
378
      input
```

□ Top Module : top_hms_clock



- controller
 - 시계의 모드 (mode) 및 설정 부분 (position) 제어 : i_sw0 ~ i_sw2
 - 시:분:초 카운터를 위한 클럭 제공 (o_min_clk, o_sec_clk)

- Module: controller
 - 2개의 nco (numerical controlled oscillator)
 - debounce 용 clock 생성
 - 디지털 시계용 clk_1hz 생성
 - 모드/설정부분 제어
 - o_mode 신호
 - o_position 신호
 - Debounce 모듈
 - 스위치의 bounce 현상 제거



■ Module: controller

```
307  reg     o_mode     ;
308  always @(posedge i_sw0 or negedge rst_n) begin
309     if(rst_n == 1'b0) begin
310          o_mode <= MODE_CLOCK;
311     end else begin
312          o_mode <= o_mode + 1'b1;
313     end
314  end</pre>
```

```
o_position ;

always @(posedge i_sw1 or negedge rst_n) begin

if(rst_n == 1'b0) begin

o_position <= POS_SEC;

end else begin

o_position <= o_position + 1'b1;

end

end
```











■ Module: controller


```
reg
                      o_sec_clk
                      o min clk
      always @(*) begin
              case(o mode)
                      MODE_CLOCK : begin
                              o_sec_clk = clk_1hz;
                              o_min_clk = i_max_hit_sec;
                      MODE_SETUP : begin
                              case(o_position)
                                      POS_SEC : begin
                                               o sec clk = ~i sw2;
                                              o_min_clk = 1'b0;
                                      end
                                      POS_MIN : begin
                                              o_sec_clk = 1'b0;
347
                                              o_min_clk = ~i_sw2;
                                      end
                              endcase
                      end
              endcase
353
      end
```



■ Module: debounce




debounce:u2_debounce



Module: debounce

```
222
      module debounce(
223
                       O_SW,
224
                       i sw,
                       clk);
225
226
      output
                       O SW
227
228
      input
                       i sw
      input
                       clk
229
230
                       dly1_sw
231
      reg
      always @(posedge clk) begin
232
              dly1 sw <= i sw;
233
234
      end
```

debounce:u2_debounce



실습 내용

- □ 디지털 시계 (분:초) 부분 설계 Debounce 적용 전
 - GitHub에 제공된 소스코드 사용 다른 모듈 건드리지 말 것
 - top module(top_hms_clock) 만 채워서 설계
 - 이번 실습은 Test Bench 생략

□ FPGA

- 스위치의 Bounce 현상에 대해 관찰
- 코드를 수정하여 Debounce 적용 후 스위치 테스트

실습 내용

Quiz

- 오른쪽 코드에서 i_sw2를 누르는 순간이 아닌 때는 순간 숫
 - 자가 증가하게 하려면?
 - README.md에 작성 후 제출

```
o_sec_clk
                      o min clk
      always @(*) begin
              case(o mode)
                       MODE_CLOCK : begin
                               o_sec_clk = clk_1hz;
338
                               o_min_clk = i_max_hit_sec;
                       end
                      MODE_SETUP : begin
                               case(o_position)
                                       POS_SEC : begin
343
                                               o sec clk = ~i sw2;
                                               o min clk = 1'b0;
                                       end
                                       POS_MIN : begin
                                               o_{sec_clk} = 1'b0;
                                               o_min_clk = ~i_sw2;
                                       end
                               endcase
                       end
              endcase
      end
```

실습 내용


- □ Project Guide : 질의응답 불가
 - 시:분:초에 대한 디지털 시계 완성
 - 설정 모드에서 7-segment의 dp를 활용한 설계
 - 예) 초 설정 시 초 부분의 dp led를 점등
 - Blink 모드 개발
 - 설정 모드에서 설정 부분을 깜빡이게 Display

Key Switch 관련

□ Pin Assignment




Key(2)	GPIO#0 26	E11	SW 3 : S2
Key(1)	GPIO#0 25	D9	SW 2 : S1
Key(0)	GPIO#0 24	C9	SW 1 : S0




Key Switch 관련

□ Pull-up Switch & Pull-down Switch

그림 7 - 2 | 회로 구성에 따른 스위치 동작




Pull up resistor



Pull down resistor

케이블 연결

□ Pull-up Switch & Pull-down Switch



README.md

github.com/woongchoi-sookmyung/LogicDesign 참조