Alinx AX7035t 开发板实验

——基于埃氏筛法的 6 位素数计算与显示

姜俊彦1,刘镇豪2,吴尚哲3

目录

1	实验题目	2
2	实验过程	2
	2.1 实验平台	. 2
	2.2 理论调研	. 2
	2.3 总体规划	. 2
	2.4 开发日志	. 2
3	实验代码	3
	3.1	. 4
	3.2	. 4
4	实验难点	4
5	功能介绍	4
6	反思总结	4
7	附录	5
	7.1 实验源码	. 5
	7.2 开发日志	1.4

¹姜俊彦,中国科学院大学,北京,本次负责

²刘镇豪,中国科学院大学,北京,本次负责

³吴尚哲,中国科学院大学,北京,本次负责

1 实验题目

素数循环显示: 利用 Alinx AX7035t 开发板,使用 Verilog 编程实现计算并显示 2-999999 之间的素数。6 个七段数码管显示素数,4 个 LED 显示当前模式,4 个按钮选择循环模式

- 按键 1: 递增, 每秒变一次(上电之后的默认模式)
- 按键 2: 递减, 每秒变一次
- 按键 3: 递增, 最快速度
- 按键 4: 递减, 最快速度

注意事项:

- 1. 不可以提前将素数计算好存储在 FPGA 内, 必须运行时计算
- 2. 每个小组独立完成, 提交一份源码, 一份说明文档, 均使用 PDF 电子版提交
- 3. 组内成员最终共享大作业成绩,不做区别对待

2 实验过程

2.1 实验平台

- 操作系统: Windows 11 专业版 22H2
- 开发平台: Vivado v2023.1(64-bit)
- 硬件平台: XLINX ARTIX-7 系列 AX7035 FPGA 开发平台
- 协作平台: GitHub
- 2.2 理论调研
- 2.3 总体规划
- 2.4 开发日志

3 实验代码

B2011003Y 数字电路

- 3.1
- 3.2
- 4 实验难点
- 5 功能介绍
- 6 反思总结

7 附录

7.1 实验源码

```
module top
1
2
3
      input
                        clk,
4
       input
                        rstn,
5
      output [3:0]
                        led,
6
      input [3:0]
                       key,
7
       output [5:0]
                        seg_sel,
8
       output [7:0]
                       seg_dig
9
      );
       wire [3:0]
10
                            key_signal;
11
      wire [3:0]
                            key_pulse;
12
       wire
                            rstn_signal;
13
      wire
                            tick;
14
       wire
                            one_second;
15
      wire
                            select;
16
       wire
                            reset;
17
      wire [47:0]
                            seg;
18
       wire [19:0]
                            cnt_20b;
19
       wire [23:0]
                            cnt_24d;
20
      //1秒计时器
21
22
       Count_to_one_second timer(clk,one_second);
23
24
       //按键除抖及脉冲
       Killshake Killshake(clk,rstn,rstn_signal);
25
26
       genvar j;
       generate for (j = 0; j < 4; j = j + 1) begin
27
       Killshake Killshake (clk,key[j],key_signal[j]);
28
29
       Edgedetect Edgedetect (key_signal[j],clk,key_pulse[j]);
30
       end
       endgenerate
31
32
       //Led控制及模式选择
33
       ledcontrol ledcontrol(clk,rstn_signal,key_pulse,led);
34
35
       modecontrol modecontrol(clk,rstn_signal,one_second,led,key_pulse,reset,select,tick);
36
       //埃氏筛法
37
38
       isprime solver(clk,reset,tick,select,cnt_20b);
39
       //显示模块
40
       binary_20b_to_bcd_6d transformer(cnt_20b,cnt_24d);
41
42
       genvar i;
       generate for(i=0; i<6; i=i+1) begin</pre>
43
44
       led7seg_decode d(cnt_24d[i*4 +: 4], 1'b1, seg[i*8 +: 8]);
```

```
end
45
46
       endgenerate
       seg_driver #(6) driver(clk, rstn_signal, 6'b111111, seg, seg_sel,
47
           seg_dig);//数码管驱动, 48宽(6*8)数据显示
48
       endmodule
49
50
51
52
       module ledcontrol
53
       (
54
       input
                        clk,
55
       input
                        rstn_signal,
       input [3:0]
                        key_pulse,
56
57
       output [3:0]
                        led
58
       );
59
              [3:0]
                        led_r;
       reg
60
61
       always @(posedge clk or negedge rstn_signal) begin
       if(~rstn_signal) begin
62
       led_r <= 4'b1110;</pre>
63
       end
64
65
       else if(~key_pulse[0]) begin
       led_r <= 4'b1110;
66
       end
67
       else if(~key_pulse[1]) begin
68
69
       led_r <= 4'b1101;
       end
70
       else if(~key_pulse[2]) begin
71
       led_r <= 4'b1011;
72
       end
73
       else if(~key_pulse[3]) begin
74
       led_r <= 4'b0111;
75
76
       end
77
       end
       assign led = led_r;
78
       endmodule
79
80
81
82
83
       module modecontrol
84
       (
85
86
       input
                        clk,
       input
                        rstn_signal,
87
       input
                        one_second,
88
       input [3:0]
                        led,
89
       input [3:0]
                        key_pulse,
90
91
       output
                        reset,
                        select,
92
       output
                        tick
93
       output
```

```
);
94
95
96
       reg
                             tick_r;
97
                             select_reg;
       reg
            [1:0]
98
       reg
                             reset_r;
99
100
       always @(posedge clk) begin
       if(~led[0]) begin
101
102
       tick_r <= one_second;</pre>
103
       select_reg<=1;
104
       else if(~led[1])begin
105
106
       tick_r <= one_second;</pre>
107
       select_reg<=0;
108
       end
109
       else if(~led[2])begin
110
       tick_r <= 1;
111
       select_reg<=1;
112
       end
113
       else if(~led[3])begin
114
       tick_r <= 1;
115
       select_reg<=0;
116
       end
117
       else begin
118
       tick_r<=0;
119
       end
120
       end
121
122
123
       always @(posedge clk) begin
124
       reset_r <= {reset_r[0], (&key_pulse)&rstn_signal};</pre>
125
       end
126
127
       assign tick = tick_r;
128
       assign select=select_reg;
       assign reset=reset_r[1];
129
130
131
       endmodule
132
133
       module Edgedetect
134
       (
                         // 按钮输入
135
       input
                key,
                         // 时钟信号
       input
136
                clk,
                         // 脉冲输出
137
       output pulse
138
       );
139
                           // 存储前一个按键状态
140
                key_prev;
       reg
                pulse_reg; // always块中储存状态
141
       reg
142
143
```

```
always @(posedge clk) begin
144
145
       key_prev <= key;</pre>
      // 当检测到按键的负沿时, 生成脉冲
146
147
       if (key_prev & ~key)
148
       pulse_reg <= 0;</pre>
149
       else
150
      pulse_reg <= 1;</pre>
151
       end
152
153
       assign pulse = pulse_reg;
154
155
       endmodule
156
       module Killshake
157
       (
158
                      // 时钟信号
       input
              clk,
159
                      // 含噪声的按键输入
160
       input
              key,
       output signal // 清洁的按键输出
161
162
       );
163
                                              // 去抖时间阈值, 根据时钟频率调整,1/50s
       parameter DEBOUNCE_TIME = 1000000;
164
165
       reg [19:0] count;
                                              // 计数器, 位宽取决于DEBOUNCE_TIME
                                              // 存储稳定后的按键状态
166
                  key_state;
      reg
167
                                              // always块中储存状态
                  signal_reg;
      reg
168
169
       always @(posedge clk) begin
       if (key == key_state) begin
170
       // 如果当前输入状态与去抖后的状态相同, 则增加计数器
171
       if (count < DEBOUNCE_TIME)</pre>
172
       count <= count + 1;</pre>
173
       else
174
       signal_reg <= key_state; // 更新输出状态
175
176
       end else begin
       // 如果输入状态改变, 重置计数器并更新去抖后的状态
177
       count <= 0;
178
      key_state <= key;</pre>
179
       end
180
       end
181
182
       assign signal = signal_reg;
183
184
       endmodule
185
186
187
       //数码管驱动
188
       module seg_driver #(parameter NPorts=8)
189
       (
190
                                clk, rstn,
       input
191
192
       input [NPorts-1:0]
                                valid_i,
       input [NPorts*8-1:0]
                                seg_i,
193
```

```
output reg [NPorts-1:0] valid_o,
194
       output [7:0]
195
                                seg_o
196
       );
197
       reg [14:0]
                                      // 15 位寄存器 cnt, 用于计数, 0<=cnt<=2^15-1
198
                          cnt;
                                      // NPorts 位 (即8位)的寄存器
199
       reg [NPorts-1:0] sel;
          sel, 用于选择当前输入端口
200
       always @(posedge clk or negedge rstn)
201
       if(~rstn)
202
       cnt <= 0;
203
       else
204
       cnt <= cnt + 1;</pre>
205
206
       always @(posedge clk or negedge rstn)
207
       if(~rstn)
208
       sel <= 0;
       else if(cnt == 0)
209
210
       sel <= (sel == NPorts - 1) ? 0 : sel + 1; // 若条件(sel == NPorts -
          1)为真,将sel赋值为0,否则sel+1,循环刷新
211
       always @(sel, valid_i) begin // 使用 sel 和 valid_i 作为敏感信号的 always 块
212
213
       valid_o = {NPorts{1'b1}}; // 初始化 valid_o 为全 1 的向量,表示所有输出端口有效
       valid_o[sel] = ~valid_i[sel]; //
214
          取反当前选择的输入端口的有效性, 表示相应输出端口的有效性
215
       end
216
       assign seg_o = ~seg_i[sel*8+:8]; //取反从sel_i寄存器索引开始选择的8位数据段, 赋值给
217
          seg\_o
218
219
       endmodule
220
221
       module led7seg_decode
222
       input [3:0] digit,
223
       input valid,
224
       output reg [7:0] seg
225
226
       );
227
       always @(digit)
       if(valid)
228
       case(digit)
229
       0: seg = 8'b00111111; //0
230
       1: seg = 8'b00000110; //1
231
       2: seg = 8'b01011011; //2
232
       3: seg = 8'b01001111; //3
233
       4: seg = 8'b01100110; //4
234
       5: seg = 8'b01101101; //5
235
       6: seg = 8'b01111101; //6
236
       7: seg = 8'b00000111; //7
237
       8: seg = 8'b011111111; //8
238
       9: seg = 8'b01101111; //9
239
```

```
240
       default: seg = 0;
241
        endcase
        else seg = 8'd0;
242
243
        endmodule
244
245
246
247
       module isprime #(parameter N=999999)
248
249
       input clk,rstn,tick,
250
       input select,
251
       output [19:0] cnt_20b
252
       );
                                          //写入的数据的地址
253
       reg [19:0]
                         w_addr;
                                           //写入的数据
254
       reg
                         w_data;
                                       //使能端
255
                         wea;
       reg
                                          //读取的数据的地址
256
       reg [19:0]
                         r_addr;
                                          //读取的数据
257
       wire
                         r_data;
258
                                          //外层循环变量
259
       reg [19:0]
                         i;
       reg [19:0]
                                           //内层循环变量
260
                         j;
261
                         en;
       reg
262
                         done;
       reg
263
264
265
       reg [19:0]
                         cnt_temp_reg;
       reg [19:0]
266
                         cnt_20b_reg;
267
       reg [2:0]
268
                         timer;
                         hold;
269
       reg
270
        always @(posedge clk or negedge rstn) begin
271
272
       if(!rstn) begin
       cnt_temp_reg <= (select)?2:N;</pre>
273
       cnt_20b_reg<=(select)?2:N;</pre>
274
       wea <= 0;
275
       i<=2;
276
277
       j<=0;
       en<=0;
278
       done <= 0;
279
       timer <= 0;
280
       hold <= 1;
281
282
       end
        else if (i*i<=N) begin</pre>
283
284
       if(en==0)begin
       r_addr<=i;
285
       if(timer>2)begin
286
       timer <= 0;
287
       hold <= 0;
288
289
        end
```

```
290
        else begin
291
        timer <= timer +1;</pre>
292
        hold <=1;
293
        end
        if(!hold) begin
294
        if (r_data==0) begin
295
        en<=1;
296
297
        j<=i+i;
298
        end
299
        else begin
300
        i<=i+1;
301
        end
302
        end
303
        end
304
        else if(en==1) begin
305
        if(j<N)begin</pre>
        wea<=1;
306
307
        w_addr<=j;
308
        w_data<=1;
309
        j<=j+i;
310
        end
311
        else begin
312
       wea<=0;
        en<=0;
313
        i<=i+1;
314
        end
315
316
        end
317
        end
318
        else begin
319
        done \le 1;
        if(done) begin
320
        321
322
        r_addr<=cnt_temp_reg;
        if(hold) begin
323
        if(timer>2)begin
324
        timer <= 0;
325
       hold <= 0;
326
327
        end
328
        else begin
        timer<=timer+1;</pre>
329
330
        end
        end
331
332
        else begin
        if ((~r_data)&tick) begin
333
        cnt_20b_reg<=cnt_temp_reg;</pre>
334
        cnt_temp_reg <= (select)?cnt_temp_reg +1:cnt_temp_reg -1;</pre>
335
        hold \le 1;
336
        end
337
        else if ((r_data)) begin
338
339
        cnt_temp_reg <= (select)?cnt_temp_reg +1:cnt_temp_reg -1;</pre>
```

```
340
       hold \le 1;
341
        end
342
        else if((~r_data)&(~tick)) begin
343
        cnt_temp_reg <= cnt_temp_reg;</pre>
344
        end
345
       end
346
        end
347
        end
348
        end
349
        end
350
        assign cnt_20b=cnt_20b_reg;
351
       ram_ip ram_ip_inst_1
352
353
        .clka
                   (clk
                                  ),
                                          // input clka
                                          // input [0 : 0] wea
354
        .wea
                    (wea
                                  ),
                                  ),
                                          // input [19 : 0] addra
355
       .addra
                   (w_addr
                                          // input [0 : 0] dina
        .dina
                   (w_data
                                  ),
356
357
        .clkb
                   (clk
                                  ),
                                          // input clkb
        .addrb
                   (r_addr
                                  ),
                                          // input [19 : 0] addrb
358
        .doutb
                                  )
                                          // output [0 : 0] doutb
359
                   (r_data
360
       );
361
        endmodule //isprime
362
363
364
365
        module binary_20b_to_bcd_6d #(parameter N = 20,parameter M = 24)
        (
366
367
        input [N-1:0]
                        input_20b,
        output [M-1:0]
368
                        output_6d
369
        );
                         digits [5:0];
370
       reg [3:0]
371
372
       integer i;
373
        always @(input_20b) begin
374
       for (i = 0; i < 6; i = i+1) begin</pre>
        digits[i] = 4'd0;
375
376
        end
377
        for(i = N-1; i >= 0; i = i-1) begin //加3移位法
        if (digits[0] >= 4'b0101) digits[0] = digits[0] + 4'b0011;
378
        if (digits[1] >= 4'b0101) digits[1] = digits[1] + 4'b0011;
379
        if (digits[2] >= 4'b0101) digits[2] = digits[2] + 4'b0011;
380
        if (digits[3] >= 4'b0101) digits[3] = digits[3] + 4'b0011;
381
382
        if (digits[4] >= 4'b0101) digits[4] = digits[4] + 4'b0011;
        if (digits[5] >= 4'b0101) digits[5] = digits[5] + 4'b0011;
383
384
        digits[5][3:0] = {digits[5][2:0], digits[4][3]};
385
        digits[4][3:0] = {digits[4][2:0], digits[3][3]};
386
        digits[3][3:0] = {digits[3][2:0], digits[2][3]};
387
        digits[2][3:0] = {digits[2][2:0], digits[1][3]};
388
389
        digits[1][3:0] = {digits[1][2:0], digits[0][3]};
```

```
390
        digits[0][3:0] = {digits[0][2:0], input_20b[i]};
391
        end
392
        end
        assign output_6d ={digits[5],digits[4],digits[3],digits[2],digits[1],digits[0]};
393
394
395
        endmodule
396
        module Count_to_one_second #(parameter Count_To = 50_000_000)
397
398
        input clk,
399
        output one_second
400
401
        );
402
403
        reg [31:0] counter;
404
        reg
                     one_second_r;
405
406
        always @(posedge clk) begin
407
        if((counter < Count_To) && ~one_second_r) begin</pre>
408
        counter <= counter + 1;</pre>
409
        end
        else if((counter < Count_To) && one_second_r) begin</pre>
410
411
        one_second_r <= 0;
412
        counter <= counter + 1;</pre>
413
        end
        else begin
414
415
        counter <= 0;</pre>
416
        one_second_r <= 1;
417
        end
418
        end
419
420
        assign one_second = one_second_r;
421
422
        \verb"endmodule"
```

7.2 开发日志

参考文献

[1]