

蒋泽华



性别：男

年龄：25

政治面貌：中共党员

电话：19294554827

现居地：浙江省杭州市

电子邮箱：909969231@qq.com

求职意向

嵌入式软件工程师（MCU 方向）

专业技能

- ✓ 熟悉 C/C++ 语言编程，掌握 STM32(ARM)/AG32(RISC-V)系列芯片架构；深入理解 DMA、中断机制及时序控制；熟练驱动 SPI、I2C、UART、USB-CDC 等总线外设。
- ✓ 掌握 FreeRTOS 内核机制，具备多任务调度、信号量/队列通信、内存管理及并发逻辑开发能力；具备 Bootloader 固件升级与无线断点续传协议设计经验。
- ✓ 具备软硬件联合调试能力。熟练使用示波器、逻辑分析仪、SWD/JTAG 进行底层协议抓包、代码优化与 Bug 快速定位；掌握 Altium Designer 原理图与 PCB 设计，能独立完成样机联调。
- ✓ 了解 Verilog/FPGA 时序逻辑开发，具备“MCU+FPGA”异构架构协同开发经验；掌握 ARM-DSP 库（如 FFT 算法）及 LVGL 图形界面移植与双缓冲优化。

工作经历

2024.09-2024.12（实习）

杭州得明电子有限公司

硬件助理工程师 | 开关电源

- 样机制作与改版：辅助完成电源改版，负责 BOM 核对，并独立完成首板样机的器件焊接与通电 Bring-up；
- 性能与测试验证：熟练运用示波器与电子负载，完成电源输出纹波、转换效率等指标测试，输出测试报告；
- 故障排查与优化：协助排查样机调试中的波形异常与发热问题，配合工程师完成电路优化，提升电源稳定性。

2025.01-至今

浙江虹谱光色科技有限公司

嵌入式软硬件工程师 | 光谱仪

- 软件与界面开发：基于 STM32/AG32 进行传感器驱动与数据采集开发，并利用 Linux Qt / LVGL 构建人机交互界面；
- FPGA 逻辑设计：负责 FPGA 端传感器驱动与采样逻辑编写，优化“MCU+FPGA”通信时序，保障高频采集；
- 硬件设计与联调：负责原理图与 PCB 绘制，主导首板样机软硬件联调，定位并解决底层驱动与通信稳定性故障。

项目经历

2025.05-2025.07

无线光谱照度计

技术栈：AG32（CPLD+MCU） | FreeRTOS | DSP 库 | 串口/USB/蓝牙/Wi-Fi | SPI/UART DMA | Bootloader

本项目是一款基于 AG32（CPLD+MCU）异构芯片的高精度便携式光谱采集探头。我负责探头硬件原理图/PCB 设计、样机调试及底层软件开发。系统充分利用 AG32 内置 CPLD 硬件逻辑生成传感器精密时序，零 CPU 占用完成高频光谱数据采集，配合 DMA 实现高效 Flash 存储。软件基于 FreeRTOS 架构，调用 DSP 库完成 FFT 实时频谱分析。为适应不同工业场景，系统构建了多路通信架构，支持 USB、串口及蓝牙/Wi-Fi（透传模式）四种传输方式，并设计了断点续传协议确保无线传输完整性。此外，项目支持 Bootloader 固件升级。

2026.02-2026.06

光谱彩色亮度计

技术栈：HC2000 FPGA | STM32F427 | LVGL | 8080 并口/双缓冲 | C++/Qt 上位机

本项目是一款用于光源亮度、色温及色度测量的高精度检测设备，采用“FPGA 采集+MCU 控制+Qt 上位机”三维架构。项目中，我负责 FPGA 端基于 Verilog 状态机实现了 CCD 传感器的精密驱动与高速采样；MCU 端利用 FMC 总线以 8080 并口驱动屏幕，通过 LVGL 结合双缓冲区机制，彻底解决了高刷新率下光谱曲线绘制的画面撕裂问题。此外，我基于 C++/Qt 自研了一套 PC 端测试上位机，实现了光谱波形实时绘制、参数校准及自动化测试，极大地提升了系统联调效率，保障了设备的高精度显示与稳定交互。

自我评价

具备软硬件视角的嵌入式工程师。技术上不仅限于写代码，更具备从原理图设计、底层驱动、FPGA 逻辑到 LVGL/Qt 界面的全链路交付能力。工程习惯上，坚持“数据与波形导向”，擅长借助逻辑分析仪等仪器排查软硬件交界处的疑难杂症。