

### **TRABAJO PROPUESTO – VITIS HLS**

Se quiere implementar un circuito en una FPGA que incluye un bloque hardware que hay que diseñar a partir del algoritmo en código C propuesto.

Como target se utilizará la FPGA incluida en la placa de desarrollo Zybo Z7-20: **xc7z020clg400-1** y una frecuencia de reloj de 125MHz (periodo = 8ns).

El circuito propuesto es un algoritmo que realiza la siguiente operación con matrices 3x3 que contienen datos enteros de 4 bits (rango: -8 a 7):

$$F = \text{determinante}(A * B + C)$$

Se quieren estudiar tres arquitecturas hardware para este bloque con tres objetivos diferentes:

- 1- Arquitectura para mínima latencia.
- 2- Arquitectura para máximo throughput.
- 3- Arquitectura de mínimos recursos.

Para cada una de estas arquitecturas debe realizarse el siguiente flujo de diseño:

1. SIMULACIÓN C. Diseñe un testbench para comprobar el correcto funcionamiento del circuito y compruebe su funcionamiento.
2. SÍNTESIS: EXPLORACIÓN DE SOLUCIONES. Utilizando los conocimientos adquiridos en la asignatura sobre directivas y comandos en Vivado HLS, explore y sintetice diferentes soluciones para encontrar la arquitectura más adecuada en cada caso. Utilice una “solution” de Vivado HLS diferente para cada arquitectura. Justifique el uso de las directivas y comandos empleados en cada una de ellas. Sugerencias:
  - Utilice el tamaño mínimo necesario para los datos
  - Explore directivas (UNROLL, PIPELINE, ARRAY\_PARTITION, ARRAY\_RESHAPE, INLINE, etc.)
  - Explore comandos (cofing\_array\_partition, config\_RTL, config\_bind, etc.)
3. CO-SIMULACIÓN HW/SW. Realice la co-simulación C/RTL del circuito y compruebe que el diseño tras la síntesis sigue funcionando correctamente. Obtenga las formas de onda de la simulación y señale las características más significativas (deben indicarse las diferencias entre las diferentes arquitecturas, indicando los valores de LATENCY y de INTERVAL).
4. IMPLEMENTACIÓN: Para la solución final de cada una de las arquitecturas requeridas realice la implementación final (export RTL) para generar un IP para Vivado. Compruebe que el diseño cumple con los requerimientos temporales y obtenga los valores finales del CP (“clock period”) obtenido y los recursos utilizados finales.

### **RESULTADOS A ENTREGAR.**

Los alumnos deberán entregar una memoria en Aula Global (.doc o .pdf) de los resultados junto con el proyecto creado en Vivado HLS, todo en un único fichero comprimido (.rar o .zip). No incluya ningún directorio “sim” de los que se encuentran en las carpetas de las soluciones, ya que contienen las formas de onda y ocupan mucho espacio. Estas simulaciones deberán estar incluidas únicamente como capturas dentro del pdf de resultados.

La memoria deberá ser **breve** y deberá contener (utilice esta estructura en la memoria):

1. **Tabla resumen** que contenga los resultados de las arquitecturas finales lo más legible y clara posible, que permita comparar fácilmente los resultados de las arquitecturas finales). La tabla deberá incluir al menos para cada arquitectura:
  - “Latency” (en ciclos de reloj)
  - Latencia (en tiempo)
  - “Initiation Interval” (en ciclos de reloj)
  - Throughput (salidas calculadas por segundo)
  - Datos de área (LUTs, DSPs, FFs, etc.)
  - Número total de bits utilizados para las entradas y salidas del circuito

**NOTA IMPORTANTE: Los resultados finales que deben considerarse son los obtenidos una vez realizado el place&route final (Vivado), y no las estimaciones de Vivado HLS.**

2. **Justificación de los resultados** obtenidos para cada arquitectura:
  - Describa los tipos de datos utilizados, sus tamaños y cómo son sintetizados en el hardware.
  - Describa las directivas utilizadas para cada una de las arquitecturas de las soluciones finales y justifique de su uso
  - Describa, si los hay, el resto de criterios y técnicas adicionales aplicadas para obtener las soluciones
3. **Validación del circuito:** Resumen de los resultados obtenidos en la comprobación del circuito con el testbench diseñado.
  - Justifique y describa el diseño del testbench
  - Para cada una de las 3 arquitecturas: Incluya capturas de las formas de onda de la simulación con las partes que considere de interés para mostrar el funcionamiento.