



Le génie pour l'industrie

ELE748-01
Architecture des systèmes ordinés et VHDL

Rapport final projet #1 :

Pédale à effet pour guitare

Par :
Vincent Gosselin GOSV16129208
Carl Trudeau TRUC28029008

Présenté à :
Simon Pichette

Fait le : 30 Juillet 2017


Introduction

L'équipe a décidé de s'aventurer dans la conception d'une pédale de guitare à l'aide de la carte DE1-SoC. Le projet consiste à rentrer un signal de guitare (pré-amplifier) dans le port ADC de la puce audio Wolfson WM8731, effectuer le traitement de signal dans le FPGA à l'aide du Nios2 et ensuite de faire sortir le signal traité par la sortie DAC de la même puce audio. Le traitement de signal se fait en langage C à l'aide de Eclipse Software Building Tools for Nios2.

Présentation du projet

La réalisation de la pédale de guitare se fait sur trois différents niveau : la partie analogique (front-end input/output), la partie hardware dans le FPGA et la partie software en C dans le Nios II. Tous les effets ont été produit en software et non avec des accélérateurs matériels.

Vue d'ensemble



Note : La *pré-amplification* devra avoir un gain de 20 pour être dans le range possible minimum de l'ADC du chip audio puisque le signal de sortie de la guitare est de 80mV. Le chip audio a aussi la possibilité d'amplifier le signal sur le Line Input mais le gain maximal est de 12db soit une multiplication du voltage par 4, ce qui ne sera pas assez. Le *master volume* consiste à un potentiomètre qui réduit l'amplitude du signal vers l'analogue output. Il sert de protection pour ne pas faire sauter l'ampli si jamais le signal sortant de la carte DE1-SoC est trop élevé en amplitude.

Liste des fonctionnalités

Il y aura 4 canaux différents sur la pédale. Le canal 0 étant 'aucun effet'. Le signal est seulement entré par le port ADC et sortie tel quel sur le port DAC de la puce audio. Aucun traitement numérique ce fait sur ce canal. Le canal 1 est la distorsion. Le canal 2 est pour le délai et le canal 3 est pour l'octavier. Le contrôle des effets se fait l'aide des 4 boutons de la carte. L'affichage du canal actuel se fait par l'entremise des 7-segments disponibles sur la carte.

Description du fonctionnement

Une fois la carte DE1-SoC programmée, l'effet présent par défaut est 'aucun effet'. L'utilisateur n'a qu'à appuyer sur les différents boutons de la carte pour changer entre les différents effets.


Description détaillée de votre démarche de conception

L'équipe a commencé par la conception au niveau hardware pour connecter le FPGA à la puce audio WM8731 sur la carte. L'objectif #1 du projet était de faire fonctionner le mode 'aucun effet'. Pour le faire fonctionner, il fallait donc que l'architecture hardware dans Qsys et qu'un code en C soit correct. Nous avons découvert qu'il y avait déjà des IP core pour communiquer avec la puce audio : Audio IP core, Audio and Video Config, Audio PLL.

D'autre part, l'équipe s'est aventuré dans le design électrique d'un front end analogue pour interfacé avec la guitare électrique et l'amplificateur de guitare. Avec des recherches avancées, l'équipe a choisi d'utiliser le front end *PedalShield Due*¹ pour l'interface avec la guitare et l'amplificateur. Le *PedalShield Due* contient un analogue input front-end et un analogue output front-end. Le côté analogue input front-end se charge d'amplifier le signal par un gain de 20 et fait sortir le signal 0-3.3V sur une pin (prêt pour être injecté dans un ADC). Le côté analogue output front-end s'agit de prendre le signal (venant d'un DAC) et d'appliquer un filtre passe-bas sur celui-ci. Il y a deux connecteurs ¼ pouces pour interfacer avec des câbles de guitare.

Description détaillée de votre démarche de réalisation

L'équipe a débuté par le mode 'aucun effet'. La plupart du temps de debugging du projet était de faire fonctionner ce mode, c'était la barrière principale de ce laboratoire. Après avoir réussi, l'équipe avait initialement envisagé de faire l'effet de distorsion en coupant les pointes du signal :



Il a donc décidé que l'effet de distorsion allait avoir un accélérateur matériel pour effectuer ce traitement de signal. Après des tests au niveau software, cette solution de couper le signal avec une limite inférieure et une limite supérieure donnait des résultats médiocres quand le son était émis par des écouteurs (présence de '*pop*' dangereux pour les oreilles). Une deuxième solution a été envisagée en software mais n'a pas été implémentée en accélérateur matériel. Après avoir eu la distorsion fonctionnelle, l'équipe a poursuivit avec le délai et ensuite l'octavier en software. Quand tous les effets ont été fonctionnel, le circuit électrique global a été réalisé pour connecter l'analogue front-end à la carte DE1-SoC.

Division des tâches au sein de l'équipe

Vincent Gosselin : Qsys, VHDL top level, code en C Nios II pour 'aucun-effet', distorsion, délai, octavier, programme principale, conception/réalisation électrique.

Carl Trudeau : Accélérateur matériel pour distorsion.

¹ <http://www.electrosmash.com/pedalshield>

Architecture du système matériel

Une implémentation dans Qsys a déjà été réalisée pour ce qui est de l'architecture du système matériel. Il est possible que celle-ci change d'ici la fin du projet. Le texte suivant décrit l'architecture actuelle du système matériel dans Qsys ainsi que du top-level en VHDL du système.

Description détaillée du système

Le système actuel contient les modules suivant : *Clock Source*, *On-Chip Memory RAM*, *Nios II processor*, *System ID Peripheral*, *3x PIO (Parallel I/O)*, *Audio*, *Audio and Video Config*, *1x Audio Clock for DE-series Boards*, *Clock-Bridge* et enfin un *JTAG UART*. Le module *Clock Source* sert à donner une horloge de 100MHz au système. La mémoire *On-Chip* a une taille de 300KBytes pour emmagasiner les instructions compilées à l'aide de Eclipse Software Building Tools for Nios2. En addition, cette mémoire sera utilisée pour le traitement de signal comme l'effet de délai qui est demandant en mémoire. Le cœur du système est encore une fois le *Nios II processor*. D'autre part, le *System Id Peripheral* sert à donner une authentification unique du hardware pour que la programmation en C du NIOS 2 soit compatible. Ensuite, *1x PIO (Parallel I/O)* sert pour les boutons afin de sélectionner les effets et *2x PIO (Parallel I/O)* sert pour afficher l'effet actuelle sur les 7-segments disponibles sur la carte. Le module *Audio* sert à communiquer avec l'*interface audio* de la puce audio, WM8731. Ce module *Audio* est physiquement connecté aux pins *ADCDAT*, *ADCLRCK*, *BCLK*, *DACDAT* et *DACLCK* du WM8731. La transmission des données audio passe entièrement par ce module. Ce module nécessite une horloge de 12.288MHz afin que l'acquisition de signal par la puce audio ce fait à 32KHz. D'autre part, le module *Audio and Video Config* sert à configurer le WM8731 via la communication sériel I²C. Il y a donc 2 pins de connecté sur le WM8731 : le signal SDA et le signal SCLK. Présentement, ce module donne une configuration de base à la puce audio. La configuration de base est : *LINE In to ADC*, *Audio Out – Line In Bypass*, *Data Format Left Justified*, *Bit lenght : 16* et *Sampling Rate : 32KHz*. Cette configuration initiale permet de tester qu'un sinus entre et sort de la carte DE1-SoC sans toucher l'ADC et le DAC. Il est à noter que *Audio and Video Config* prend une horloge de 100MHz. Ensuite, *2x Audio Clock for DE-series Boards* sont utilisé pour générer les horloges à 12.288MHz. Étrangement, le module *Audio* n'avait pas de sortie pour le signal MCLK/XCK (Master Clock) pour la puce audio. C'est pour cette raison que notre architecture contient 1 horloge de 12.288Mhz ainsi qu'un *Clock-Bridge* pour le module *Audio* et pour la pin MCLK. Puis enfin, le module *JTAG UART* est utilisé pour afficher des messages (à l'aide de la fonction *printf*) sur la console Nios 2.

Le Audio IP core d'Altera fonctionne avec le principe de FIFO (first in/first out). C'est avec cet IP core qu'on communique avec la puce audio. Il y a 2 types de FIFO : des FIFO entrantes et des FIFO sortantes. Les FIFO ont une taille de 128 Bytes chacune. Il y a des FIFO pour le canal gauche et droit afin d'obtenir un son en stereo.




Figure 1. Block diagram for Audio core with Memory-Mapped Interface

Configuration présente dans Qsys

Use	Connections	Name	Description	Export	Clock
<input checked="" type="checkbox"/>		clk_0 clk_in clk_in_reset clk clk_reset	Clock Source Clock Input Reset Input Clock Output Reset Output	clk reset <i>Double-click to export</i> <i>Double-click to export</i>	exported clk_0
<input checked="" type="checkbox"/>		onchip_memory2_0 clk1 s1 reset1	On-Chip Memory (RAM or ROM) Clock Input Avalon Memory Mapped Slave Reset Input	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i>	clk_0 [clk1] [clk1]
<input checked="" type="checkbox"/>		nios2_gen2_0 clk reset data_master instruction_master irq debug_reset_request debug_mem_slave custom_instruction_master	Nios II Processor Clock Input Reset Input Avalon Memory Mapped Master Avalon Memory Mapped Master Interrupt Receiver Reset Output Avalon Memory Mapped Slave Custom Instruction Master	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i>	clk_0 [clk] [clk] [clk] [clk] [clk] [clk]
<input checked="" type="checkbox"/>		sysid_qsys_0 clk reset control_slave	System ID Peripheral Clock Input Reset Input Avalon Memory Mapped Slave	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i>	clk_0 [clk] [clk]
<input checked="" type="checkbox"/>		buttons clk reset s1 external_connection	PIO (Parallel I/O) Clock Input Reset Input Avalon Memory Mapped Slave Conduit	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> buttons_external_conn...	clk_0 [clk] [clk]
<input checked="" type="checkbox"/>		sseg_i_iv clk reset s1 external_connection	PIO (Parallel I/O) Clock Input Reset Input Avalon Memory Mapped Slave Conduit	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> sseg_i_iv_external_con...	clk_0 [clk] [clk]
<input checked="" type="checkbox"/>		sseg_v_vi clk reset s1 external_connection	PIO (Parallel I/O) Clock Input Reset Input Avalon Memory Mapped Slave Conduit	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> sseg_v_vi_external_co...	clk_0 [clk] [clk]
<input checked="" type="checkbox"/>		audio_codec clk reset avalon_audio_slave interrupt external_interface	Audio Clock Input Reset Input Avalon Memory Mapped Slave Interrupt Sender Conduit	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> audio_codec_external_i...	clock_bridge_0_out [clk] [clk] [clk]
<input checked="" type="checkbox"/>		audio_config clk reset avalon_av_config_slave external_interface	Audio and Video Config Clock Input Reset Input Avalon Memory Mapped Slave Conduit	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> audio_config_external_i...	clk_0 [clk] [clk]
<input checked="" type="checkbox"/>		audio_pll_0 ref_clk ref_reset audio_clk reset_source	Audio Clock for DE-series Boards Clock Input Reset Input Clock Output Reset Output	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i>	clk_0 audio_pll_0_audio_clk
<input checked="" type="checkbox"/>		clock_bridge_0 in_clk out_clk out_clk_1	Clock Bridge Clock Input Clock Output Clock Output	<i>Double-click to export</i> <i>Double-click to export</i> audio_pll_1_audio_clk	audio_pll_0_audio_... clock_bridge_0_out_clk clock_bridge_0_out_clk
<input checked="" type="checkbox"/>		jtag_uart_0 clk reset avalon_jtag_slave irq	JTAG UART Clock Input Reset Input Avalon Memory Mapped Slave Interrupt Sender	<i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i> <i>Double-click to export</i>	clk_0 [clk] [clk] [clk]


Code VHDL top-level

```
1  --top level
2  -- Par Vincent Gosselin
3
4
5  library ieee;
6  use ieee.std_logic_1164.all;
7
8  entity projet_1 is
9      port(clock_50 : in std_logic;
10         hex0 : out std_logic_vector(6 downto 0);
11         hex1 : out std_logic_vector(6 downto 0);
12         hex2 : out std_logic_vector(6 downto 0);
13         hex3 : out std_logic_vector(6 downto 0);
14         hex4 : out std_logic_vector(6 downto 0);
15         hex5 : out std_logic_vector(6 downto 0);
16         key : in std_logic_vector(3 downto 0);
17
18         --for audio codec
19         --Where is AUD_XCK??
20         AUD_XCK : out std_logic;
21
22         AUD_ADCDAT : in std_logic;
23         AUD_ADCLRCK : in std_logic;
24         AUD_BCLK : in std_logic;
25         AUD_DACDAT : out std_logic;
26         AUD_DACLCK : in std_logic;
27         FPGA_I2C_SDAT : inout std_logic; -- SDA connected to Audio chip.
28         FPGA_I2C_SCLK : out std_logic -- SCLK connected to Audio chip.
29     );
30
31 end projet_1;
32
33
34 architecture structural of projet_1 is
35
36 component system is
37     port (
38         audio_codec_external_interface_ADCDAT : in std_logic := 'X'; -- ADCDAT
39         audio_codec_external_interface_ADCLRCK : in std_logic := 'X'; -- ADCLCK
40         audio_codec_external_interface_BCLK : in std_logic := 'X'; -- BCLK
41         audio_codec_external_interface_DACDAT : out std_logic; -- DACDAT
42         audio_codec_external_interface_DACLCK : in std_logic := 'X'; -- DACLCK
43         audio_config_external_interface_SDAT : inout std_logic := 'X'; -- SDAT
44         audio_config_external_interface_SCLK : out std_logic; -- SCLK
45         audio_pll_1_audio_clk_clk : out std_logic; -- clk
46         buttons_external_connection_export : in std_logic_vector(3 downto 0) := (others => 'X'); -- export
47         clk_clk : in std_logic := 'X'; -- clk
48         reset_reset_n : in std_logic := '1'; -- reset_n
49         sseg_i_iv_external_connection_export : out std_logic_vector(31 downto 0); -- export
50         sseg_v_vi_external_connection_export : out std_logic_vector(31 downto 0) -- export
51     );
52 end component system;
53
54 begin
55     nios_system : system
56     port map ( clk_clk => clock_50,
57         -- pour Aud_xck, non fourni par Audio Core ...
58         audio_pll_1_audio_clk_clk => AUD_XCK,
59
60         audio_codec_external_interface_ADCDAT => AUD_ADCDAT,
61         audio_codec_external_interface_ADCLCK => AUD_ADCLCK,
62         audio_codec_external_interface_BCLK => AUD_BCLK,
63         audio_codec_external_interface_DACDAT => AUD_DACDAT,
64         audio_codec_external_interface_DACLCK => AUD_DACLCK,
65         audio_config_external_interface_SDAT => FPGA_I2C_SDAT,
66         audio_config_external_interface_SCLK => FPGA_I2C_SCLK,
67
68         buttons_external_connection_export => key(3 downto 0),
69         sseg_i_iv_external_connection_export(6 downto 0) => hex0,
70         sseg_i_iv_external_connection_export(14 downto 8) => hex1,
71         sseg_i_iv_external_connection_export(22 downto 16) => hex2,
72         sseg_i_iv_external_connection_export(30 downto 24) => hex3,
73         sseg_v_vi_external_connection_export(6 downto 0) => hex4,
74         sseg_v_vi_external_connection_export(14 downto 8) => hex5
75     );
76
77 end structural;
```

Architecture logicielle

Description du logicielle


Le logicielle contient les fichiers suivant : *main.c*, *audio_driver.h*, *button_reader.h*, *sseg_driver.h*. Le fichier *main.c* contient la boucle infinie qui est le programme principal. Voici la machine à état qui compose le programme principal :



L'état *init* permet d'initialiser la puce audio pour la configuration de base. Par défaut, c'est l'effet 'aucun-effet' qui est sélectionné de base. Ensuite, l'effet actuellement choisi est affiché sur les 7-segments de la carte. Puis, la sélection du prochain effet se fait dans l'état *effect_selector*. Cet état va lire le registre EDGE capture des boutons pour déterminer le prochain effet. Le fichier *button_reader.h* servira pour interfacer avec les boutons de la carte tandis que *sseg_driver.h* sera pour afficher l'effet actuelle sur les 7-segments. C'est dans le fichier *audio_driver.h* que tous les effets seront implémentés ainsi que l'initialisation de la puce WM8731. L'effet 'aucun-effet' n'a pas de traitement de signal associé, il suffit de convertir le signal entrant avec l'ADC et de l'émettre sur le DAC.

Stratégie de l'effet de Distorsion software

Chaque point échantillonné par l'ADC du WM8731 est écrit 4 fois dans les FIFO sortantes. Cela a comme effet d'introduire de la distorsion au son sans aucun danger pour les oreilles.




Stratégie de l'effet de Délai software

La stratégie est d'enregistrer 16000 échantillons (words) à coup de 64 words dans un buffer circulaire en ayant toujours l'**index du reading** vers l'output FIFO en avance de l'**index du writing** de l'input FIFO. Comme ça, le nombre d'échantillons qui sépare le writing du reading est égale à 16000.


Puisqu'on échantillonne à 32kHz (0.03125ms par échantillon),
 $16000 \text{ échantillons} * 0.03125\text{ms/échantillon} = 500\text{ms}$.

Taille : 16000 samples
équivalent à 500ms de délai



Stratégie de l'effet de l'octave software

La stratégie pour faire un effet d'octave est d'avoir 2 buffers circulaire très petit (64 échantillons maximum). Buffer #1 a une phase de 0° , tandis que le buffer #2 a une phase de 180° entre les **index de reading**. Après que les buffers soient lus, leurs valeurs sont additionnées et moyennées pour être acheminé vers l'output FIFO.



Code du Logiciel

main.c

```
1  /*
2  * main.c
3  *
4  * Created on: 2017-06-30
5  * Author: VINCENT GOSSELIN
6  */
7
8
9  /* C Library */
10 #include <stdio.h> // printf()
11 #include <string.h> // sprintf()
12
13 #include "io.h"
14 #include "alt_types.h"
15 #include "system.h"
16
17 //for 7-segments
18 #include "sseg_driver.h"
19
20 //for buttons
21 #include "button_reader.h"
22 #define BUTTONS_BASE 0x101020
23
24 //for audio
25 #include "audio_driver.h"
26
27
28 //There are 4 different state : 0 -> no-effect, 1 -> distortion, 2 -> delay, 3 -> octave
29 //default is no effect
30 int state = 0;
31 //State selection
32 void state_select(void);
33
34 int main(void)
35 {
36     //FALLING Edge selected in Qsys.
37     clear_all_edge_capture;
38
39     //Configure audio chip. By default, Line IN is connected to Line OUT by the BYPASS scheme.
40     audio_init();
41
42     while(1)
43     {
44         //Guitar Pedal.
45
46         display_int_to_sseg(state); //0 for no-effect
47         state_select();
48         switch (state){
49             case 0 :
50                 audio_no_effect();
51                 break;
52
53             case 1 :
54                 audio_distortion();
55                 break;
56
57             case 2 :
58                 audio_delay();
59                 break;
60
61             case 3 :
62                 audio_octave();
63                 break;
64         }
65     }
66     return 0;
67 }
68
69
70
71 void state_select(void){
72     if(edge_capture & key0_pressed){
73         state = 0;
74         //clear_key0;
75     } else if(edge_capture & key1_pressed){
76         state = 1;
77         //clear_key1;
78     } else if(edge_capture & key2_pressed){
79         state = 2;
80         //clear_key2;
81     } else if(edge_capture & key3_pressed){
82         state = 3;
83         //clear_key3;
84     }
85
86     clear_all_edge_capture;
87 }
```

Audio_driver.h

```
1  /*
2  * audio_driver.h
3  *
4  * Created on: 2017-06-29
5  * Author: VINCENT GOSSELIN
6  */
7
8  #ifndef AUDIO_DRIVER_H_
9  #define AUDIO_DRIVER_H_
10
11 //audio config
12 #include "altera_up_avalon_audio_and_video_config.h"
13
14 //audio codec
15 #include "altera_up_avalon_audio.h"
16
17 //math for dsp
18 //#include "math.h"
19
20 //audio config device
21 alt_up_av_config_dev *av_config_dev;
22 //audio codec device
23 alt_up_audio_dev * audio_dev;
24
25 //Each fifo of the audio codec can store up to 128 words of 32-bits wide.
26 //So, our Audio buffer will be able to store 64 words.
27 //define AUDIO_BUFFER_LEN 16
28 //define AUDIO_BUFFER_LEN 32
29 #define AUDIO_BUFFER_LEN 64 //CANNOT CHANGE ANYMORE.
30 //define AUDIO_BUFFER_LEN 100
31 //define AUDIO_BUFFER_LEN 120 <- does not work.
32
33 /* used for audio record/playback */
34 unsigned int l_buf[AUDIO_BUFFER_LEN];
35 unsigned int r_buf[AUDIO_BUFFER_LEN];
36
37 //For 500ms Echo.
38 //Sample rate is 32KHz, 31.25usec between each samples
39 //Echo will be at 500ms. So we need to store 16000samples.
40 #define DELAY_AUDIO_BUFFER_LEN 16000
41 unsigned int delay_audio_buffer[DELAY_AUDIO_BUFFER_LEN] = {0};
42 //int delay_audio_buffer_index = 0;
43 unsigned int storing_audio_index = 0;
44 unsigned int reading_audio_index = 1;
45 unsigned int outgoing_buffer[AUDIO_BUFFER_LEN];
46
47 //For Octave, Higher pitch use here.
48 #define OCTAVE_AUDIO_BUFFER_LEN AUDIO_BUFFER_LEN //best fit!
49 //define OCTAVE_AUDIO_BUFFER_LEN 1024
50 unsigned int octave_buffer1 [ OCTAVE_AUDIO_BUFFER_LEN] = {0};
51 unsigned int octave_buffer2 [ OCTAVE_AUDIO_BUFFER_LEN] = {0};
52 unsigned int octave_reading_index1 = 0;
53 unsigned int octave_reading_index2 = ( OCTAVE_AUDIO_BUFFER_LEN/2)-1;//halfway through
54 unsigned int octave_storing_index = 0;
55 unsigned int octave_outputbuffer[AUDIO_BUFFER_LEN] = {0};
56
57
58
59
60 //Audio init, connects
61 void audio_init(void){
62
63     //open the Audio codec device
64     audio_dev = alt_up_audio_open_dev (AUDIO_CODEC_NAME);
65     if ( audio_dev == NULL){
66         printf("Error: could not open audio codec device \n");
67     } else {
68         printf("Opened audio codec device \n");
69     }
70
71     // open the Audio config device
72     av_config_dev = alt_up_av_config_open_dev(AUDIO_CONFIG_NAME);
73     if ( av_config_dev == NULL){
74         printf("Error: could not open audio config device \n\r");
75     } else {
76         printf("Opened audio config device \n\r");
77     }
78
79     //Reset Audio Codec chip (WM8731) to empty fifo + hardware init config.
80     alt_up_audio_reset_audio_core(audio_dev);
81     alt_up_av_config_reset(av_config_dev);
82
83     //Audio Chip ready for I2C transfer?
84     av_config_dev = alt_up_av_config_open_dev(AUDIO_CONFIG_NAME);
85     if(alt_up_av_config_read_ready(av_config_dev)){
86         printf("Audio chip ready for new I2c transfer \n\r");
87     }
88
89     //Writing a new config for the Audio chip.
90     //Enable BYPASS, should received audio now. Audio Path control Register = 0x04, Data to send = 0x0A
91     //alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x04, 0x0A);
92
93     //Enabling Left Line Input
94     //0db, Disable mute.
95     alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x00, 0x17);
96
97     //NO right channel since my cheap audio cable has only left channel working...
```

```

98 //Enabling Right Line Input
99 //0db, Disable mute
100 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x01, 0x17);
101 //alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x01, 0x80);
102
103 //Left Headphone Out.
104 //0db, with Zero Crossing Enable
105 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x2, 0xF9);
106 //Right Headphone Out.
107 //0db, with Zero Crossing Enable
108 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x3, 0xF9);
109
110 //Analogue Audio Path Control
111 //Select DAC, Disable Bypass to be output to RHPout/LHPout.
112 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x04, 0x12);
113
114 //Digital Audio Path Control
115 //Disable DAC Soft Mute Control
116 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x5, 0x06);
117
118 //Power Down Control
119 //everything ON except MICPD, OSCPD, CLKOUTPD. Not using MIC input.
120 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x6, 0x02);
121
122 //The rest of control registers are initialized by Hardware.
123
124 //No effect, this simply reads value from ADC and outputs them to DAC.
125 // NOTE : with my cheap audio cable, only the LEFT input works.
126
127 void audio_no_effect(void){
128
129 //Select DAC, Disable Bypass to be output to RHPout/LHPout.
130 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x04, 0x12);
131
132 //EVEN BETTER, best one.
133
134 int fifospace = alt_up_audio_read_fifo_avail (audio_dev, ALT_UP_AUDIO_LEFT);
135 if(fifospace>AUDIO_BUFFER_LEN){
136
137 alt_up_audio_read_fifo (audio_dev, r_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_RIGHT);
138 alt_up_audio_read_fifo (audio_dev, l_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_LEFT);
139
140 //AROUND 32767,
141 int i;
142 for(i=0;i<AUDIO_BUFFER_LEN;i++){
143 if(l_buf[i]>4000){
144 l_buf[i] = l_buf[i] - 0x7fff;
145 } else {
146 l_buf[i] = l_buf[i] + 0x7fff;
147 }
148 }
149
150 alt_up_audio_write_fifo (audio_dev, l_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_RIGHT);
151 alt_up_audio_write_fifo (audio_dev, l_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_LEFT);
152 }
153 }
154
155 void audio_distortion(void){
156 //Not the expected distortion algorithm but it works.
157 //This one works with frequency cancellations and bouncing I think.
158
159 //Old working code but it works. This is the distortion.
160 //WORKING CODE
161
162 unsigned int distortion_l_buf;
163 unsigned int distortion_r_buf;
164
165 // read audio buffer
166 alt_up_audio_read_fifo (audio_dev, &(distortion_r_buf), 1, ALT_UP_AUDIO_RIGHT);
167 alt_up_audio_read_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_LEFT);
168
169 if(distortion_l_buf>4000){
170 distortion_l_buf = distortion_l_buf - 0x7fff ;
171 } else {
172 distortion_l_buf = distortion_l_buf + 0x7fff ;
173 }
174
175 //Write audio buffer
176 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_RIGHT);
177 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_LEFT);
178 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_RIGHT);
179 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_LEFT);
180 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_RIGHT);
181 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_LEFT);
182 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_RIGHT);
183 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_LEFT);
184 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_RIGHT);
185 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_LEFT);
186 alt_up_audio_write_fifo (audio_dev, &(distortion_l_buf), 1, ALT_UP_AUDIO_LEFT);
187 }
188
189 void audio_delay(void){
190 //Sample rate is 32KHz, 31.25usec between each samples
191
192 //echo will be at 500ms. So we need to store 16000samples.
193
194 //Active bypass + dac in audio path
195 alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x04, 0x1A);
196
197 //Acquiring/Writing to Audio Chip
198 int input_fifo = alt_up_audio_read_fifo_avail(audio_dev, ALT_UP_AUDIO_LEFT);
199 //For synchronizing Writing/reading from audio chip.
200 if(input_fifo>AUDIO_BUFFER_LEN){
201
202 //Circular buffer of 16000
203 //storing index
204 storing_audio_index = storing_audio_index % (DELAY_AUDIO_BUFFER_LEN);
205 //reading index
206 reading_audio_index = reading_audio_index % (DELAY_AUDIO_BUFFER_LEN-64); //SOLVE THE TOCTOC
207
208 //Reading input fifo.
209 alt_up_audio_read_fifo (audio_dev, r_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_RIGHT);
210 alt_up_audio_read_fifo (audio_dev, l_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_LEFT);
211 //printf("words_read = %d\n\r", words_read);

```

```

212
213 //for 100 samples.
214 int i;
215 for(i=0;i<AUDIO_BUFFER_LEN;i++){
216
217     //ADJUSTING TO AROUND 32767,
218     if(l_buf[i]>40000){
219         l_buf[i] = l_buf[i] - 0x7fff;
220     } else {
221         l_buf[i] = l_buf[i] + 0x7fff;
222     }
223
224     //storing in delay_buffer
225     delay_audio_buffer[storing_audio_index] = l_buf[i];
226     //retrieving from buffer
227     outgoing_buffer[i] = delay_audio_buffer[reading_audio_index];
228
229     //Reading index is always 1 sample ahead of storing index.
230     storing_audio_index = storing_audio_index + 1;
231     reading_audio_index = reading_audio_index + 1;
232 }
233
234 //writing to output fifo
235 alt_up_audio_write_fifo (audio_dev, outgoing_buffer, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_RIGHT);
236 alt_up_audio_write_fifo (audio_dev, outgoing_buffer, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_LEFT);
237 }
238
239 }
240
241 void audio_octave(void){
242
243     //Not the best but prove of concept is done.
244     //Strategy : buffer #1 is phase 0, buffer #2 is phase 180. Add both values and average.
245
246     //Not required.
247     //Active bypass + dac in audio path
248     //alt_up_av_config_write_audio_cfg_register(av_config_dev, 0x04, 0x1A);
249
250     //Dual buffer scheme use.
251     int fifospace = alt_up_audio_read_fifo_avail (audio_dev, ALT_UP_AUDIO_LEFT);
252     if(fifospace>AUDIO_BUFFER_LEN){
253
254         //2 circular buffer phased shift by 180degrees.
255         octave_storing_index = octave_storing_index % OCTAVE_AUDIO_BUFFER_LEN;
256         octave_reading_index1 = octave_reading_index1 % OCTAVE_AUDIO_BUFFER_LEN;
257         octave_reading_index2 = octave_reading_index2 % OCTAVE_AUDIO_BUFFER_LEN;
258
259         alt_up_audio_read_fifo (audio_dev, r_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_RIGHT);
260         alt_up_audio_read_fifo (audio_dev, l_buf, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_LEFT);
261
262
263         int i;
264         for(i=0;i<AUDIO_BUFFER_LEN;i++){
265             //AROUND 32767
266             if(l_buf[i]>40000){
267                 l_buf[i] = l_buf[i] - 0x7fff;
268             } else {
269                 l_buf[i] = l_buf[i] + 0x7fff;
270             }
271
272             //storing in octave_buffer1
273             octave_buffer1[octave_storing_index] = l_buf[i];
274             //storing in octave_buffer2
275             octave_buffer2[octave_storing_index] = l_buf[i];
276             //reading from octave_buffer1 into a temp1 value. Will be further averaged.
277             unsigned int temp1,temp2;
278             temp1 = octave_buffer1[octave_reading_index1];
279             temp2 = octave_buffer2[octave_reading_index2];
280             //Average is taken
281             unsigned int average;
282             average = (temp1+temp2)/2;
283             //Average is put into octave_outputbuffer
284             octave_outputbuffer[i] = average;
285             //printf("average is %d\n\r", average);
286
287             //Best fit.
288             octave_reading_index1 = octave_reading_index1 + 1;
289             octave_reading_index2 = octave_reading_index2 + 1;
290             octave_storing_index = octave_storing_index + 1;
291         }
292
293         //writing to output fifo
294         alt_up_audio_write_fifo (audio_dev, octave_outputbuffer, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_RIGHT);
295         alt_up_audio_write_fifo (audio_dev, octave_outputbuffer, AUDIO_BUFFER_LEN, ALT_UP_AUDIO_LEFT);
296     }
297 }
298
299
300 #endif /* AUDIO_DRIVER_H */

```

Button_reader.h

```
1  /*
2   * button_reader.h
3   *
4   * Created on: 2017-05-25
5   * Author: Vincent Gosselin, Carl Trudeau
6   */
7
8  #ifndef BUTTON_READER_H_
9  #define BUTTON_READER_H_
10
11  #define buttons_register IORD(BUTTONS_BASE,0) //sur 4 bits.
12  #define key0 0xe
13  #define key1 0xd
14
15
16  #define edge_capture IORD(BUTTONS_BASE,3) //sur 4 bits.
17  #define key0_pressed 0x1
18  #define key1_pressed 0x2
19  #define key2_pressed 0x4
20  #define key3_pressed 0x8
21
22  #define clear_all_edge_capture IOWR(BUTTONS_BASE,3, 0xf)
23  #define clear_key0 IOWR(BUTTONS_BASE,3, 0x1)
24  #define clear_key1 IOWR(BUTTONS_BASE,3, 0x2)
25  #define clear_key2 IOWR(BUTTONS_BASE,3, 0x4)
26  #define clear_key3 IOWR(BUTTONS_BASE,3, 0x8)
27
28  //if(buttons_register==key1)//key0 pressed becomes LOW.
29
30  #endif /* BUTTON_READER_H_ */
```

sseg_driver.h

```
1  /*
2   * sseg_driver.h
3   *
4   * Created on: 2017-05-25
5   * Author: Vincent Gosselin, Carl Trudeau
6   */
7
8  #ifndef SSEG_DRIVER_H_
9  #define SSEG_DRIVER_H_
10
11
12  #define PIO_DATA_REG_OFT 0 //offset du registre Data
13  #define pio_write(base,data) IOWR(base, PIO_DATA_REG_OFT, data)
14
15  /*
16
17  exemple d'utilisation affichant "12EF" sur les 7 sseg
18
19      alt_u8 message[4];
20
21      message[0] = sseg_conv_hex(0x01);
22      message[1] = sseg_conv_hex(0x0b);
23      message[2] = sseg_conv_hex(0x00);
24      message[3] = sseg_conv_hex(0x0a);
25      sseg_disp_4_digit(SSEG_I_4_BASE, message); //equivalent message[0]
26  */
27
28
29  alt_u8 sseg_conv_hex(int hex)
30  {
31      /* patron hexadecimal pour afficheur 7seg active-low (0-9, a-f)
32       * le msb est ignore */
33      static const alt_u8 SSEG_HEX_TABLE[16] = {
34          0x40, 0x79, 0x24, 0x30, 0x19, 0x92, 0x02, 0x78, 0x00, 0x10, // 0-9
35          0x88, 0x03, 0x46, 0x21, 0x06, 0x0E}; // a-f
36
37      alt_u8 pattern;
38
39      if (hex < 16) {
40          pattern = SSEG_HEX_TABLE[hex];
41      } else {
42          pattern = 0xff; //tous eteint
43      }
44      return (pattern);
45  }
46
47
48  void sseg_disp_4_digit(alt_u32 base, alt_u8 *digit)
49  {
50      /* digit est l'adresse d'un tableau de 4 alt_u8 */
51
52      alt_u32 sseg_data = 0;
53      int i;
54
55      /* assemblage de 4 donnees par OR et decalage pour former un 32 bit */
56      for(i = 0; i < 4; i++){
57          sseg_data = (sseg_data << 8) | *digit;
58          digit++;
59      }
60      pio_write(base,sseg_data);
61  }
62
63  void display_int_to_sseg(int number)
64  {
65      alt_u8 message[4];
66
67
68      //Pour Display sur le hex3.
69      int i = 0;
70      while(number >= 1000)
71      {
72          i++;
73          number -= 1000;
74      }
75
76      //display i on hex3.
77      message[0] = sseg_conv_hex(i);
78      i = 0;
79      while(number >= 100)
80      {
81          i++;
82          number -= 100;
83      }
84      //display i on hex2.
85      message[1] = sseg_conv_hex(i);
86      i = 0;
87      while(number >= 10)
88      {
89          i++;
90          number -= 10;
91      }
92      //display i on hex1.
93      message[2] = sseg_conv_hex(i);
94      i = 0;
```


```

95     while(number >= 1)
96     {
97         i++;
98         number -= 1;
99     }
100    //display i on hex0.
101    message[3] = sseg_conv_hex(i);
102    sseg_disp_4_digit(SSEG_I_IV_BASE, message); //equivalent message[0]
103
104    alt_u8 message1[4];
105
106    message1[0] = sseg_conv_hex(0x01); //no hex here...
107    message1[1] = sseg_conv_hex(0x02); //no hex here...
108    message1[2] = 0x40; //hex5 -> OFF
109    message1[3] = 0x40; //hex4 -> OFF
110    sseg_disp_4_digit(SSEG_V_VI_BASE, message1); //equivalent message[0]
111
112 }
113
114 void display_pause(void)
115 {
116     alt_u8 message[4];
117
118     message[0] = 0x41; //hex3 -> U
119     message[1] = 0x12; //hex2 -> S
120     message[2] = 0x06; //hex1 -> E
121     message[3] = 0xff; //hex0 -> OFF.
122     sseg_disp_4_digit(SSEG_I_IV_BASE, message); //equivalent message[0]
123
124     alt_u8 message1[4];
125
126     message1[0] = sseg_conv_hex(0x01);
127     message1[1] = sseg_conv_hex(0x02);
128     message1[2] = 0x0c; //hex5 -> P
129     message1[3] = 0x88; //hex4 -> A
130     sseg_disp_4_digit(SSEG_V_VI_BASE, message1); //equivalent message[0]
131 }
132
133 //usefull for debugging
134 void display_all_off(void)
135 {
136     alt_u8 message[4];
137
138     message[0] = 0xff; //OFF
139     message[1] = 0xff;
140     message[2] = 0xff;
141     message[3] = 0xff;
142     sseg_disp_4_digit(SSEG_I_IV_BASE, message); //equivalent message[0]
143
144     alt_u8 message1[4];
145
146     message1[0] = 0xff;
147     message1[1] = 0xff;
148     message1[2] = 0xff;
149     message1[3] = 0xff;
150     sseg_disp_4_digit(SSEG_V_VI_BASE, message1); //equivalent message[0]
151 }
152
153 #endif /* SSEG_DRIVER_H_ */

```

ARCHITECTURE DE L'ACCÉLÉRATEUR

Voici le schema RTL de l'accélérateur matériel lorsque compilé avec Quartus :



Fonctionnement de l'accélérateur

Le signal audio sort de l'ADC échantillonné sur 16 bits signés. Il est décalé par +/- 0x7FFF pour être positionner dans le milieu de l'échelle 16 bits. Après le décalage, la valeur signée est prête à être écrite dans l'accélérateur de distorsion. Le premier comparateur, à la sortie du registre, compare avec le niveau de référence de 1.65V (32768) afin de valider si nous sommes dans l'alternance positive ou négative du signal audio. Un bit de contrôle servira à actionner une des sorties du Mux. Ensuite on effectue une soustraction avec le niveau binaire "peak" de chacune des alternances, si le résultat est supérieur à 60000 ou inférieur à 5535, on achemine cette valeur plutôt que le niveau de l'échantillon à l'entrée. Ceci a pour but "d'éliminer" la portion crête positive et négative du signal audio reçu et ainsi créer un effet sonore de distorsion.

CODE VHDL DU DESIGN RTL DU MODULE DE DISTORTION

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5
6  entity rtl_distortion is
7  port(
8      clk : in std_logic;
9      reset : in std_logic;
10     start : in std_logic;
11     a_in : in std_logic_vector(15 downto 0);
12     top_peak : in std_logic_vector(15 downto 0);
13     bottom_peak : in std_logic_vector(15 downto 0);
14     dist_done_tick : out std_logic;
15     ready : out std_logic;
16     r : out std_logic_vector(15 downto 0)
17 );
18
19 end rtl_distortion;
20
21 architecture behaviour of rtl_distortion is
22     type state_type is (idle, op);
23     signal state_reg : state_type;
24     signal state_next : state_type;
25     signal a_reg : unsigned(15 downto 0);
26     signal a_next : unsigned(15 downto 0);
27     signal peak_plus : unsigned(15 downto 0);
28     signal peak_moins : unsigned(15 downto 0);
29     signal peak_plus_next : unsigned(15 downto 0);
30     signal peak_moins_next : unsigned(15 downto 0);
31     signal r_out : unsigned(15 downto 0);
32     signal top_compare : unsigned(15 downto 0);
33     signal bottom_compare : unsigned(15 downto 0);
34
35     begin
36         process(clk)
37         begin
38             if (clk 'event and clk = '1') then -- on définit l'état idle en initialisant tout les registre à 0
39                 -- avec un reset synchrone
40                 if (reset = '1') then
41                     state_reg <= idle;
42                     a_reg <= (others=>'0');
43                     peak_plus <= (others=>'0');
44                     peak_moins <= (others=>'0');
45                 else
46                     state_reg <= state_next; --si le reset n'est pas actionné, la valeur suivant dans la machine a état est prise
47                     --et assigné a leur registre respectifs
48                     a_reg <= a_next;
49                     peak_plus <= peak_plus_next;
50                     peak_moins <= peak_moins_next;
51                 end if;
52             end if;
53         end process;
54
55         process(state_reg, a_reg, peak_plus, peak_moins, start, a_in, top_peak, bottom_peak)
56         begin
57             -- définition des différents états de l'accélérateur matériel du module du distortion
58             a_next <= a_reg;
59             state_next <= state_reg;
60             dist_done_tick <= '0';
61             case state_reg is
62                 when idle =>
63                     if start = '1' then
64                         a_next <= unsigned(a_in);
65                         peak_plus_next <= unsigned(top_peak);
66                         peak_moins_next <= unsigned(bottom_peak);
67                         state_next <= op;
68                     end if;
69                 when op => --ici on valide l'état en fonction de la sortie afin de savoir si le process s'est déjà exécuter
70                     if (r_out > x"0000") then
71                         state_next <= idle;
72                         dist_done_tick <= '1';
73                         r_out <= x"0000";
74                     else
75                         if (a_reg > x"8000") then --on détermine ici s'il s'agit d'une alternance positive ou négative du signal entrant
76                             top_compare <= a_reg;
77                         else
78                             bottom_compare <= a_reg;
79                         end if;
80                     end if;
81                     -- afin de "couper" le peak positif ou négatif du signal, une comparaison est effectuée afin de valider
82                     -- si le signal est supérieur ou inférieur à la limite que l'utilisateur a défini
83                     if (top_compare > x"0000" and top_compare > peak_plus_next) then
84                         r_out <= peak_plus_next;
85                     else
86                         if (top_compare > x"0000" and top_compare < peak_plus_next) then
87                             r_out <= peak_plus_next;
88                         end if;
89                     end if;
90                     if (bottom_compare > x"0000" and bottom_compare < peak_moins_next) then
91                         r_out <= peak_moins_next;
92                     else
93                         if (bottom_compare > x"0000" and bottom_compare > peak_moins_next) then
94                             r_out <= bottom_compare;
95                         end if;
96                     end if;
97                 end case;
98             end process;
99
100             ready <= '1' when state_reg=idle else '0';
101             r <= std_logic_vector(r_out);
102         end behaviour;
103
104

```

CODE VHDL DE L'ACCÉLÉRATEUR

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity accel_distortion is
6  port (
7      clk : in std_logic;
8      reset : in std_logic;
9      dist_address : in std_logic_vector(2 downto 0);
10     dist_chipselect : in std_logic;
11     dist_write : in std_logic;
12     top_write : in std_logic;
13     bottom_write : in std_logic;
14     dist_writedata : in std_logic_vector(15 downto 0);
15     top_writedata : in std_logic_vector(15 downto 0);
16     bottom_writedata : in std_logic_vector(15 downto 0);
17     dist_readdata : out std_logic_vector(15 downto 0)
18 );
19
20 end accel_distortion;
21
22 architecture behaviour of accel_distortion is
23     signal accel_start : std_logic;
24     signal accel_done_tick : std_logic;
25     signal a_in_reg : std_logic_vector(15 downto 0);
26     signal top_peak_reg : std_logic_vector(15 downto 0);
27     signal bottom_peak_reg : std_logic_vector(15 downto 0);
28     signal r_out : std_logic_vector(15 downto 0);
29     signal accel_ready : std_logic;
30     signal wr_en : std_logic;
31     signal wr_a : std_logic;
32     type state_type is (idle, count);
33     signal state_reg : state_type;
34     signal state_next : state_type;
35     signal c_reg : unsigned(7 downto 0);
36     signal c_next : unsigned(7 downto 0);
37
38     component rtl_distortion
39     port(
40         clk : in std_logic;
41         reset : in std_logic;
42         start : in std_logic;
43         a_in : in std_logic_vector(15 downto 0);
44         top_peak : in std_logic_vector(15 downto 0);
45         bottom_peak : in std_logic_vector(15 downto 0);
46         dist_done_tick : out std_logic;
47         ready : out std_logic;
48         r : out std_logic_vector(15 downto 0)
49     );
50
51 end component;
52 -- instantiation du composant module distortion
53 begin
54     dist_unit : rtl_distortion port map (clk => clk, reset => reset, start => accel_start,
55                                         a_in => a_in_reg, top_peak => top_peak_reg,
56                                         bottom_peak => bottom_peak_reg, dist_done_tick => accel_done_tick,
57                                         ready => accel_ready, r => r_out);
58
59 process (clk)
60     begin -- définition d'un reset synchrone
61         if (clk 'event and clk = '1') then
62             if (reset = '1') then
63                 a_in_reg <= (others => '0');
64                 top_peak_reg <= (others => '0');
65                 bottom_peak_reg <= (others => '0');
66             else
67                 -- définition des bits d'écriture pour chacun des registres du module
68                 if wr_a = '1' then
69                     a_in_reg <= dist_writedata;
70                     if top_write = '1' then
71                         top_peak_reg <= top_writedata;
72                     end if;
73                     if bottom_write = '1' then
74                         bottom_peak_reg <= bottom_writedata;
75                     end if;
76                 end if;
77             end if;
78         end process;
79         -- mapping nécessaire pour générer un module qsys
80         wr_en <=
81             '1' when dist_write = '1' and dist_chipselect = '1' else '0';
82
83         wr_a <= '1' when dist_address = "000" and wr_en = '1' else '0';
84         accel_start <= '1' when dist_address = "001" and wr_en = '1' else '0';
85
86         dist_readdata <= r_out when dist_address = "100" else
87             accel_ready & "0000000" &
88             std_logic_vector(c_reg);
89
90 process (clk)
91     begin -- assignation d'un reset synchrone pour les différents états de l'accélérateur
92         if (clk 'event and clk = '1') then
93             if (reset = '1') then
94                 state_reg <= idle;
95                 c_reg <= (others => '0');
96             else
97                 state_reg <= state_next;
98                 c_reg <= c_next;
99             end if;
100         end if;
101     end process;
102
103 process(state_reg, c_reg, accel_start, accel_done_tick)

```


```

105
106 process(state_reg,c_reg,accel_start, accel_done_tick)
107 begin
108   -- on définit ici le compteur pour évaluer le nombre que l'accélérateur a effectué
109   c_next <= c_reg;
110   state_next <= state_reg;
111   case state_reg is
112   when idle =>
113     if (accel_start = '1') then
114       c_next <= x"01";
115       state_next <= count;
116     end if;
117   when count =>
118     if (accel_done_tick = '1') then
119       state_next <= idle;
120     else
121       c_next <= c_reg + 1;
122     end if;
123   end case;
124 end process;
125
126
127
128 end behaviour;

```

ANALYSE DE PERFORMANCE ET DISCUSSION

Le composant Qsys a été généré avec succès, cependant des bugs sont survenus lorsque fut venu le temps de valider le fonctionnement en générant un code pour le test avec Eclipse. Donc, pour ce qui est de l'analyse de performance, le temps d'exécution n'a pas pu être analysé. Voici tout de même un schéma détaillé du composant qsys final résultant de l'accélérateur matériel ci-haut :



Discussion

La barrière d'entrée de ce projet était de faire fonctionner le 'aucun-effet'. Le problème principal était qu'il y avait un bruit statique mélangé à la musique injecté dans la carte DE1-SoC. Il s'est avéré que le bruit statique était présent à cause que le NIOS II lisait complètement les deux input FIFO du Audio IP core. Cela ne laissant pas le temps à la puce audio de générer d'autres échantillons, donc l'apparition de bruit statique. La solution était de limiter la lecture en fonction d'échantillons disponibles dans les inputs FIFO. En faisant cela, le 'aucun-effet' était fonctionnel. Après, est venu l'effet de distorsion. Le plan initial était de clipper le signal entrant avec une limite inférieure et supérieure pour générer de la distorsion. L'équipe a décidé de faire un accélérateur matériel pour effectuer ce traitement de signal. Pourtant, après des tests au niveau software, l'équipe s'est rendu compte que cette façon d'obtenir de la distorsion était dangereux pour les oreilles à cause de la présence de craquements et de 'pops' en sortie de la carte DE1-SoC. L'alternative a été découverte en conséquence des tests de 'aucun-effet'. Il a été découvert qu'en répétant un échantillon 4 fois dans les outputs buffers que cela causait de la distorsion audio confortable pour les oreilles. Ensuite, l'équipe a travaillé sur l'effet de délai. Le problème principal était un 'buzzing' constant lors de la manipulation des données dans le buffer de 16000 échantillons. Il s'est avéré que l'horloge du système n'était pas assez vite. En passant de 50MHz à 100MHz, l'équipe a été capable de faire fonctionner l'effet de délai. Pour l'effet de l'octave, nous avons eu le choix de procédé avec un module FFT ou de faire de l'octave avec la superposition d'échantillons déphasés. La deuxième méthode était plus simple à implémenter donc l'équipe a procédé ainsi.

Pour ce qui est du design de la partie analogique, l'équipe avait déjà en sa possession l'analogie front-end par d'anciens projets audio. Il a été plus simple d'utiliser le module que d'en créer un et de faire le PCB nous-même.

Nous avons découvert qu'il y a une lacune importante dans le Audio IP core de Altera. La *Master Clock* alimentant la chip audio (WM8731) n'est pas connecté par défaut. L'équipe a dû inclure une horloge séparé pour alimenter la pin du FPGA connecté physiquement au *Master Clock* du WM8731. C'est pour cette raison que nous avons utilisé un *Clock Bridge* pour alimenter le audio core et la pin du *Master Clock*.

Conclusion

Il aurait été intéressant de réaliser nous-même une composante Qsys pour interfacer avec la puce audio pour combler le fait que le Audio IP core manque le signal de *Master Clock*. La décision de réaliser un accélérateur matériel pour l'effet de distorsion n'était pas la meilleure idée à cause craquements et de 'pops' dans le signal audio lorsque testé en software. D'autre part, l'effet d'octave aurait plus convenu à une implémentation en accélérateur matériel à cause que l'algorithme avec une FFT (fast fourier transform) est demandant en puissance de calcul. Bref, le projet de la pédale de guitare a été une réussite malgré que tous les effets ont été réalisés sans accélérateurs matériels.