- Avila, Jesus
- Gerez Jimenez, Juan Jose Armando

# Reporte de resultados obtenidos con el flujo OPENLANE

### Secuencial 16 x 16

```
13-cts_sta-checks
Startpoint: mcand[3] (input port clocked by clk)
Endpoint: _497_ (rising edge-triggered flip-flop clocked by clk)
Path Group: clk
Path Type: max
```

Acá mide el tiempo que tarda el en cambiar la entrada del FF (presumiblemente del registro de salida)

# Config.json

```
{
   "DESIGN_NAME": "sequential_multiplier_16x16",
   "VERILOG_FILES": "dir::src/*.v",
   "CLOCK_PORT": "clk",
   "CLOCK_PERIOD": 10.0,
   "DESIGN_IS_CORE": true
}
```

## – Área

Printing statistics.

```
=== sequential_multiplier_16x16 ===
```

Number of wires: 253 Number of wire bits: 314 Number of public wires: 14 Number of public wire bits: 75 Number of memories: 0 0 Number of memory bits: Number of processes: 0 Number of cells: 280

```
sky130_fd_sc_hd__a211o_2
sky130 fd_sc_hd_a21bo_2
                             1
sky130 fd_sc_hd_a21boi_2
                             1
                            2
sky130_fd_sc_hd__a21o_2
sky130_fd_sc_hd_ a21oi_2
                            12
                             2
sky130_fd_sc_hd__a221o_2
                            7
sky130_fd_sc_hd__a22o_2
sky130_fd_sc_hd__a2bb2o_2
                             1
sky130_fd_sc_hd__a31o_2
                            5
                            1
sky130_fd_sc_hd_a32o_2
sky130_fd_sc_hd__a41o_2
                            1
sky130_fd_sc_hd__and2_2
                            20
sky130_fd_sc_hd__and2b_2
                             1
sky130_fd_sc_hd__and3_2
                            5
sky130 fd_sc_hd_and4b_2
                             1
sky130_fd_sc_hd__buf_1
                           36
sky130_fd_sc_hd_dfxtp_2
                           40
sky130 fd sc hd inv 2
                           7
sky130_fd_sc_hd__mux2_2
                            47
sky130_fd_sc_hd__nand2_2
                            17
sky130 fd sc hd nor2 2
                           19
sky130_fd_sc_hd__nor3_2
                            1
                            2
sky130_fd_sc_hd__o211a_2
sky130_fd_sc_hd__o211ai_2
                            1
sky130_fd_sc_hd__o21a_2
                            6
sky130_fd_sc_hd__o21ai_2
                            6
                             4
sky130 fd sc hd o221a 2
                            2
sky130_fd_sc_hd_o22a_2
sky130_fd_sc_hd__o2bb2a_2
sky130 fd sc hd or2 2
                           16
sky130_fd_sc_hd__or2b_2
                            1
sky130_fd_sc_hd_or3_2
                           1
sky130_fd_sc_hd_or3b_2
                            1
sky130 fd sc hd or4bb 2
                            1
sky130_fd_sc_hd__xnor2_2
                            4
sky130_fd_sc_hd__xor2_2
                            6
```

Chip area for module '\sequential\_multiplier\_16x16': 2822.707200

El área del circuito expresada en µm² es de 2822.707µm²

#### Velocidad

("CLOCK\_PERIOD": 10.0) \* 16 ciclos = **160ns** 

#### - Potencia

| Group         | Internal Switching Leakage Total           |
|---------------|--|
|               | Power Power Power (Watts)                  |
|               |  |
| Sequential    | 2.63e-04 2.29e-04 3.38e-10 4.91e-04 45.8%  |
| Combinational | 3.89e-04 1.94e-04 7.29e-10 5.83e-04 54.2%  |
| Macro         | 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%   |
| Pad           | 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%   |
|               |  |
| Total         | 6.52e-04 4.23e-04 1.07e-09 1.07e-03 100.0% |
|               | 60.7% 39.3% 0.0%                           |

Registros de Desplazamiento/Contador: Dado que el diseño es secuencial, la implementación podría implicar el uso de registros de desplazamiento o contadores para realizar el producto. La cantidad de bits necesarios en estos registros dependerá de la cantidad de bits requeridos para representar los valores de entrada y salida.

Se utilizan registros de 16 bits para mplier y mcand y registros de 32 bits para el producto. La señal "cnt\_act" y "cnt\_sig" necesitarán más bits (log2(16) = 4 bits) para contar hasta 16.

Estados de la Máquina de Estados Finitos (MEF): Si se utiliza una MEF para controlar el proceso secuencial, la cantidad de bits requeridos en el contador estará relacionada con la cantidad de estados en la MEF. La lógica combinacional asociada a la MEF también puede influir en la complejidad del diseño. Los estados de la MEF irán de 0 a 15. La lógica combinacional asociada a la MEF se ajustará en consecuencia.

## Secuencial 32 x 32

```
Config.json
{
  "DESIGN_NAME": "sequential_multiplier_32x32",
  "VERILOG_FILES": "dir::src/*.v",
  "CLOCK_PORT": "clk",
  "CLOCK PERIOD": 10.0,
  "DESIGN_IS_CORE": true
}
– Área
Printing statistics.
=== sequential_multiplier_32x32 ===
  Number of wires:
                           444
  Number of wire bits:
                            569
  Number of public wires:
                              15
  Number of public wire bits:
                              140
  Number of memories:
                               0
  Number of memory bits:
                               0
  Number of processes:
                               0
  Number of cells:
                          503
```

sky130 fd sc hd a2111o 2

1

```
sky130 fd sc hd a211o 2
                            2
sky130 fd_sc_hd_a21bo_2
                            4
sky130 fd_sc_hd_a21boi_2
                            5
sky130_fd_sc_hd__a21o_2
                           22
sky130_fd_sc_hd_ a21oi_2
                           28
sky130 fd sc hd a221o 2
                            35
sky130_fd_sc_hd_a2bb2o_2
                             1
sky130_fd_sc_hd__a311o_2
                            1
sky130 fd sc hd a31o 2
                            5
                            1
sky130_fd_sc_hd__a31oi_2
sky130_fd_sc_hd__and2_2
                           22
sky130 fd sc hd and2b 2
                            1
sky130_fd_sc_hd_and3_2
                            4
sky130_fd_sc_hd__and3b_2
                            1
sky130_fd_sc_hd_and4_2
                            3
sky130 fd sc hd buf 1
                          43
sky130_fd_sc_hd_dfxtp_2
                           73
sky130 fd sc hd inv 2
sky130_fd_sc_hd__mux2_2
                            29
sky130_fd_sc_hd_nand2_2
                            47
sky130 fd sc hd nand3 2
                            1
sky130 fd sc hd nor2 2
                           28
sky130_fd_sc_hd__nor3_2
                           2
sky130 fd sc hd o211a 2
                            9
sky130_fd_sc_hd_o21a_2
                           37
sky130_fd_sc_hd__o21ai_2
                           13
sky130 fd sc hd o21ba 2
                            1
                            15
sky130_fd_sc_hd_o221a_2
sky130_fd_sc_hd__o22a_2
                            1
sky130_fd_sc_hd__o311a_2
                            1
                            3
sky130_fd_sc_hd__o31a_2
sky130_fd_sc_hd_or2_2
                          27
sky130_fd_sc_hd_or2b_2
                           6
sky130 fd sc hd or3 2
                           1
sky130_fd_sc_hd_or3b_2
                           2
sky130 fd sc hd or4 2
                           1
sky130_fd_sc_hd_xnor2_2
                           15
                           7
sky130_fd_sc_hd_xor2_2
```

Chip area for module '\sequential\_multiplier\_32x32': 5213.750400

El área del circuito expresada en µm² es de 5213.7504 µm²

#### Velocidad

("CLOCK\_PERIOD": 10.0) \* 32 ciclos = **320ns** 

### - Potencia

report\_power

| Group         | Internal Switching Leakage Total           |
|---------------|--|
|               | Power Power Power (Watts)                  |
|               |  |
| Sequential    | 4.99e-04 4.58e-04 6.16e-10 9.56e-04 41.8%  |
| Combinational | 8.51e-04 4.82e-04 1.30e-09 1.33e-03 58.2%  |
| Macro         | 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%   |
| Pad           | 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%   |
|               |  |
| Total         | 1.35e-03 9.40e-04 1.92e-09 2.29e-03 100.0% |
|               | 59.0% 41.0% 0.0%                           |

Registros de Desplazamiento/Contador: Similar al diseño de 16x16, pero con una mayor cantidad de bits en los registros debido al aumento en la anchura de los operandos.

Se utilizan registros de 32 bits para mplier, mcand y el producto. La señal "cnt\_act" y "cnt\_sig" necesitarán más bits (log2(32) = 5 bits) para contar hasta 32.

Estados de la MEF: La complejidad de la MEF podría aumentar con la mayor cantidad de bits en los operandos y el resultado.

Los estados de la MEF irán de 0 a 31. La lógica combinacional asociada a la MEF se ajustará en consecuencia.

# Combinacional 16 x 16

# Config.json

```
{
    "DESIGN_NAME": "combinational_multiplier_16x16",
    "VERILOG_FILES": "dir::src/*.v",
    "CLOCK_PORT": "clk",
    "CLOCK_PERIOD": 20.0,
    "DESIGN_IS_CORE": true
}
```

Nota: Subimos el periodo del reloj ya que con 10.0ns el flujo fallaba

### Área

Printing statistics.

=== combinational\_multiplier\_16x16 ===

Number of wires: 1370
Number of wire bits: 1431
Number of public wires: 3
Number of public wire bits: 64
Number of memories: 0
Number of memory bits: 0
Number of processes: 0

```
Number of cells:
                      1399
sky130_fd_sc_hd_a211o_2
                             31
 sky130_fd_sc_hd_
                  a211oi 2
                             21
 sky130_fd_sc_hd__a21bo_2
                             47
 sky130_fd_sc_hd_a21boi_2
                             7
 sky130 fd sc hd a21o 2
                            104
 sky130_fd_sc_hd__a21oi_2
                             47
 sky130_fd_sc_hd__a221o_2
                              1
 sky130 fd sc hd a22o 2
                             68
                             33
 sky130_fd_sc_hd__a22oi_2
 sky130_fd_sc_hd__a2bb2o_2
                              4
 sky130 fd sc hd a311o 2
                              1
 sky130_fd_sc_hd__a31o_2
                             15
 sky130_fd_sc_hd__a31oi_2
                             5
 sky130_fd_sc_hd__a32o 2
                             3
 sky130 fd sc hd a32oi 2
                             3
 sky130_fd_sc_hd_and2_2
                             50
                             38
 sky130_fd_sc_hd_and2b_2
 sky130_fd_sc_hd__and3_2
                             54
                              3
 sky130_fd_sc_hd_
                 and3b_2
                             46
 sky130 fd sc hd and4 2
                              5
 sky130 fd sc hd
                  and4b 2
 sky130_fd_sc_hd__and4bb_2
                              8
 sky130_fd_sc_hd__buf_1
                           94
 sky130_fd_sc_hd_inv_2
                           13
 sky130_fd_sc_hd__nand2_2
                             94
 sky130 fd sc hd nand2b 2
                              2
                             92
 sky130_fd_sc_hd_nand3_2
                             50
 sky130_fd_sc_hd__nand4_2
 sky130_fd_sc_hd_nor2_2
                            68
 sky130_fd_sc_hd__nor3_2
                             9
                             5
 sky130_fd_sc_hd_nor3b_2
 sky130_fd_sc_hd__nor4_2
                             3
                             1
 sky130 fd sc hd nor4b 2
                              2
 sky130_fd_sc_hd__o2111a_2
                             27
 sky130 fd sc hd o211a 2
 sky130_fd_sc_hd__o211ai_2
                             24
                             17
 sky130_fd_sc_hd__o21a_2
 sky130 fd sc hd o21ai 2
                             18
                             20
 sky130_fd_sc_hd_o21ba_2
 sky130_fd_sc_hd__o21bai_2
                             4
                             3
 sky130 fd sc hd o22a 2
 sky130_fd_sc_hd__o22ai_2
                             2
                              10
 sky130_fd_sc_hd_
                 _o2bb2a_2
 sky130_fd_sc_hd__o31a 2
                             3
 sky130_fd_sc_hd__o31ai_2
                             1
 sky130_fd_sc_hd__o32ai_2
                             1
 sky130_fd_sc_hd__or2_2
                            33
                 or2b 2
                            21
 sky130 fd sc hd
 sky130_fd_sc_hd_or3_2
                            16
                             5
 sky130 fd sc hd or3b 2
 sky130_fd_sc_hd_or4_2
                            3
```

```
sky130_fd_sc_hd__or4b_2 1
sky130_fd_sc_hd__or4bb_2 2
sky130_fd_sc_hd__xnor2_2 112
sky130_fd_sc_hd__xor2_2 49
```

## Chip area for module '\combinational\_multiplier\_16x16': 13435.385600

El área del circuito expresada en µm² es de 13435.3856 µm²

```
- Velocidad
______
report checks -unconstrained
_____
Startpoint: mcand[10] (input port clocked by clk)
Endpoint: product[30] (output port clocked by clk)
Path Group: clk
Path Type: max
Fanout
      Cap Slew Delay Time Description
      0.00 20.00 20.00 clock clk (rise edge)
          0.00 20.00 clock network delay (ideal)
         -0.25 19.75 clock uncertainty
          0.00 19.75 clock reconvergence pessimism
         -4.00 15.75 output external delay
            15.75 data required time
            15.75 data required time
            -10.75 data arrival time
             5.00 slack (MET)
```

### - Potencia

| ========                               |                                  |  |  |  |  |  |
|--|----------------------------------|--|--|--|--|--|
| report_power                           |                                  |  |  |  |  |  |
| ====================================== |                                  |  |  |  |  |  |
| Group                                  | Internal Switching Leakage Total |  |  |  |  |  |

| Group         | Internal Switching Leakage Total           |
|---------------|--|
|               | Power Power Power (Watts)                  |
|               |  |
| Sequential    | 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%   |
| Combinational | 5.11e-04 5.78e-04 5.14e-09 1.09e-03 100.0% |
| Macro         | 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%   |
| Pad           | 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%   |

-----

Total 5.11e-04 5.78e-04 5.14e-09 1.09e-03 100.0% 46.9% 53.1% 0.0%

Sumadores Combinacionales: Para un multiplicador combinacional, el diseño implica la suma de productos. La cantidad de sumadores completos (FA) y la lógica combinacional asociada dependerán de la cantidad de bits en los operandos. Aumentar N implicará más bits en los operandos, lo que afectará la complejidad de la lógica combinacional.

Se realiza la multiplicación directa de 16x16 bits. La lógica combinacional dependerá de la implementación específica del multiplicador en el sintetizador, pero generalmente se esperan sumadores para cada bit en el resultado final.

### Combinacional 32 x 32

# Config.json

```
{
    "DESIGN_NAME": "combinational_multiplier_32x32",
    "VERILOG_FILES": "dir::src/*.v",
    "CLOCK_PORT": "clk",
    "CLOCK_PERIOD": 20.0,
    "DESIGN_IS_CORE": true
}
```

Nota: Subimos el periodo del reloj ya que con 10.0ns el flujo fallaba

5703

### – Área

Printing statistics.

Number of wires:

```
=== combinational multiplier 32x32 ===
```

Number of wire bits: 5828 Number of public wires: Number of public wire bits: 128 Number of memories: 0 0 Number of memory bits: Number of processes: 0 Number of cells: 5764 sky130\_fd\_sc\_hd\_\_a2111o\_2 1 sky130 fd sc hd a2111oi 2 1 sky130\_fd\_sc\_hd\_\_a211o\_2 167 sky130 fd sc hd a211oi 2 170 sky130 fd sc hd a21bo 2 167 sky130\_fd\_sc\_hd\_\_a21boi\_2 18 sky130\_fd\_sc\_hd\_\_a21o\_2 358 sky130\_fd\_sc\_hd\_a21oi\_2 187 sky130 fd sc hd a221oi 2 1 sky130\_fd\_sc\_hd\_\_a22o 2 357 sky130 fd sc hd a22oi 2 96

```
sky130_fd_sc_hd__a2bb2o_2
                             11
sky130_fd_sc_hd__
                              6
                 a2bb2oi 2
                            54
sky130_fd_sc_hd_
                 a31o_2
                             9
sky130_fd_sc_hd__a31oi_2
                            65
sky130_fd_sc_hd_
                 a32o_2
                 a32oi 2
                             1
sky130 fd sc hd
sky130_fd_sc_hd__a41o_2
                            11
sky130_fd_sc_hd_
                 and2_2
                            165
sky130_fd_sc_hd_
                 and2b 2
                            109
                            243
sky130_fd_sc_hd_
                 and3_2
sky130_fd_sc_hd_
                 and3b 2
                             15
sky130_fd_sc_hd_
                 and4 2
                            165
sky130_fd_sc_hd__
                 and4b_2
                             13
sky130_fd_sc_hd_
                 and4bb_2
                             45
                          433
sky130_fd_sc_hd
                 buf_1
                           70
sky130 fd sc hd
                 inv 2
sky130_fd_sc_hd__mux2_2
                             1
sky130_fd_sc_hd__nand2_2
                            366
                            334
sky130_fd_sc_hd__nand3_2
sky130_fd_sc_hd_
                 nand3b_2
                              3
                            259
sky130 fd sc hd nand4 2
sky130_fd_sc_hd_nand4b_2
                              1
sky130_fd_sc_hd__nor2_2
                           194
sky130_fd_sc_hd__nor3_2
                            71
sky130_fd_sc_hd_nor3b_2
                             4
sky130_fd_sc_hd__nor4_2
                            22
                             1
sky130 fd sc hd
                 o2111ai 2
                o211a_2
                            179
sky130_fd_sc_hd_
sky130_fd_sc_hd__o211ai_2
                            154
                            63
sky130_fd_sc_hd__o21a_2
sky130_fd_sc_hd__o21ai_2
                            76
                             29
sky130_fd_sc_hd_
                 o21ba_2
sky130_fd_sc_hd__
                 o21bai 2
                             16
sky130_fd_sc_hd_
                 o22a 2
                            11
sky130_fd_sc_hd_
                 o22ai_2
                            18
sky130 fd sc hd
                 o2bb2a 2
                             42
                             1
sky130_fd_sc_hd__o311a_2
                             3
sky130_fd_sc_hd__o311ai_2
                             5
sky130 fd sc hd
                 o31a 2
                             2
sky130_fd_sc_hd__o32a_2
                             2
sky130_fd_sc_hd__o32ai_2
sky130 fd sc hd
                or2 2
                           168
sky130_fd_sc_hd_or2b_2
                            97
                           69
sky130_fd_sc_hd_
                or3 2
                            11
sky130_fd_sc_hd_or3b_2
sky130_fd_sc_hd__or4_2
                           23
                            2
sky130_fd_sc_hd_
                 or4b_2
                            15
sky130_fd_sc_hd
                or4bb 2
                            352
sky130 fd sc hd
                 xnor2 2
                           232
sky130_fd_sc_hd__xor2_2
```

El área del circuito expresada en µm² es de 55353.088 µm²

### - Velocidad

Startpoint: mplier[25] (input port clocked by clk) Endpoint: product[63] (output port clocked by clk)

Path Group: clk Path Type: max

Fanout Cap Slew Delay Time Description

-----

0.00 20.00 20.00 clock clk (rise edge)

0.00 20.00 clock network delay (ideal)

-0.25 19.75 clock uncertainty

0.00 19.75 clock reconvergence pessimism

-4.00 15.75 output external delay

15.75 data required time

15.75 data required time

-13.40 data arrival time

2.35 slack (MET)

#### - Potencia

Group Internal Switching Leakage Total
Power Power Power Power (Watts)

Sequential 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0%

Combinational 3.43e-03 4.11e-03 2.10e-08 7.54e-03 100.0%

Combinational 3.43e-03 4.11e-03 2.10e-08 7.54e-03 100.0% Macro 0.00e+00 0.0

\_\_\_\_\_

Total 3.43e-03 4.11e-03 2.10e-08 7.54e-03 100.0%

45.6% 54.4% 0.0%

Sumadores Combinacionales: Similar al diseño de 16x16, pero con una mayor cantidad de bits en los operandos, lo que llevará a una mayor complejidad en la lógica combinacional.

### En Resumen:

#### Diseño Secuencial (16 bits):

#### Área:

Registros de Desplazamiento/Contador: Un contador de 4 bits (log2(16)).

Máquina de Estados Finitos (MEF): La complejidad dependerá de la cantidad de estados. Aumenta con N. Acumulador: La complejidad aumentará con N.

#### Velocidad:

Frecuencia de Reloj: Depende de la complejidad y la longitud de las rutas críticas. Latencia: Determinada por la cantidad de estados en la MEF y la frecuencia de reloj.

#### Potencia:

Potencia Estática: Aumenta con la cantidad de flip-flops y la complejidad de la lógica. Potencia Dinámica: Aumenta con la frecuencia de reloj y las transiciones de estado.

### Diseño Combinacional (16 bits):

#### Área:

Sumadores Combinacionales: Depende de la implementación de la multiplicación. Pueden utilizarse sumadores completos, sumadores rápidos, etc.

#### Velocidad:

Frecuencia de Reloj: Depende de la complejidad de la lógica combinacional.

Latencia: Menor en comparación con el diseño secuencial.

#### Potencia:

Potencia Estática: Depende de la cantidad y tipo de compuertas en la lógica combinacional.

Potencia Dinámica: Depende de las transiciones de entrada y la frecuencia de reloj.

### Diseño Secuencial (32 bits):

### Área:

Registros de Desplazamiento/Contador: Un contador de 5 bits (log2(32)).

Máquina de Estados Finitos (MEF): La complejidad dependerá de la cantidad de estados. Aumenta con N. Acumulador: La complejidad aumentará con N.

### Velocidad:

Frecuencia de Reloj: Depende de la complejidad y la longitud de las rutas críticas.

Latencia: Determinada por la cantidad de estados en la MEF y la frecuencia de reloj.

#### Potencia:

Potencia Estática: Aumenta con la cantidad de flip-flops y la complejidad de la lógica.

Potencia Dinámica: Aumenta con la frecuencia de reloj y las transiciones de estado.

#### Diseño Combinacional (32 bits):

#### Área:

Sumadores Combinacionales: Depende de la implementación de la multiplicación.

#### Velocidad:

Frecuencia de Reloj: Depende de la complejidad de la lógica combinacional.

Latencia: Menor en comparación con el diseño secuencial.

#### Potencia:

Potencia Estática: Depende de la cantidad y tipo de compuertas en la lógica combinacional.

Potencia Dinámica: Depende de las transiciones de entrada y la frecuencia de reloj.

#### Nota:

Durante el flujo de las versiones secuencioales de 16 y 32 bits nos salio un warning sobre el fan-out:

```
report checks -unconstrained
```

\_\_\_\_\_

Startpoint: mcand[3] (input port clocked by clk)

Endpoint: 497 (rising edge-triggered flip-flop clocked by clk)

Path Group: clk Path Type: max

```
Slew Delay Time Description
Fanout
        Cap
              0.00 0.00 clock clk (rise edge)
              0.00 0.00 clock network delay (propagated)
              2.00 2.00 v input external delay
          0.01 0.00 2.00 v mcand[3] (in)
  1 0.00
                         mcand[3] (net)
          0.01
                0.00 2.00 v input10/A (sky130_fd_sc_hd__clkbuf_2)
          0.09
               0.14 2.15 v input10/X (sky130_fd_sc_hd_clkbuf_2)
     0.02
  3
                        net10 (net)
          0.09
               0.00 2.15 v _296_/B (sky130_fd_sc_hd__or2_1)
          0.05  0.23  2.38 v _296_/X (sky130_fd_sc_hd__or2_1)
     0.00
                         090 (net)
               0.00 2.38 v 297 /A3 (sky130 fd sc hd a31o 1)
          0.05
              0.23 2.61 v 297 /X (sky130 fd sc hd a31o 1)
          0.04
     0.00
  1
                         091 (net)
              0.00 2.61 v 298 /B1 (sky130 fd sc hd a31o 1)
          0.04
          0.10
               0.25 2.86 v 298 /X (sky130 fd sc hd a31o 1)
     0.02
                         092 (net)
          0.10 0.00 2.86 v _337_/A1 (sky130_fd_sc_hd_a21oi_1)
          0.25
              0.26 3.13 \(^{2} 337_/Y\) (sky130_fd_sc_hd_a21oi_1)
  2
     0.01
                          127_ (net)
               0.00 3.13 \(^{340}\) /A (sky130 fd sc hd nor2 1)
          0.25
               0.15 3.28 v _340_/Y (sky130_fd_sc_hd__nor2_1)
          0.11
     0.01
                         130 (net)
               0.00 3.28 v _357_/B1 (sky130_fd_sc_hd_o221a_1)
          0.11
          0.10  0.32  3.60 v _357_/X (sky130_fd_sc_hd_o221a_1)
     0.01
                         145 (net)
          0.10 0.00 3.60 v _377_/B1 (sky130_fd_sc_hd_o221a_2)
          80.0
               0.33
                     3.93 v 377 /X (sky130 fd sc hd o221a 2)
  5
     0.02
                        _163_ (net)
```

```
0.08  0.00  3.93 v _399_/B1 (sky130_fd_sc_hd__o221a_1)
      0.08  0.29  4.22 v _399_/X (sky130_fd_sc_hd_o221a_1)
   0.01
               _183_ (net)
      0.00
               196 (net)
      0.04  0.27  4.87 v _415_/X (sky130_fd_sc_hd__a32o_1)
 1
   0.00
              197 (net)
      0.04  0.00  4.87 v _416_/B (sky130_fd_sc_hd_and2_1)
      0.04  0.16  5.03 v _416_/X (sky130_fd_sc_hd__and2_1)
   0.00
               198 (net)
      0.04  0.00  5.03 v 417 /A (sky130 fd sc hd clkbuf 1)
      0.00
               018 (net)
 1
      0.03  0.00  5.13 v _497_/D (sky130_fd_sc_hd__dfxtp_1)
           5.13 data arrival time
        10.00 10.00 clock clk (rise edge)
        0.00 10.00 clock source latency
      0.15 0.10 10.10 ^ clk (in)
   0.03
 1
               clk (net)
      0.15  0.00  10.10 ^ clkbuf_0_clk/A (sky130_fd_sc_hd__clkbuf_16)
      clknet_0_clk (net)
   0.06
      clknet 2 2 leaf_clk (net)
 14
   0.06
      0.08  0.00  10.45 ^ _497_/CLK (sky130_fd_sc_hd__dfxtp_1)
        -0.25 10.20 clock uncertainty
        0.00 10.20 clock reconvergence pessimism
        -0.10 10.11 library setup time
           10.11 data required time
           10.11 data required time
           -5.13 data arrival time
           4.98 slack (MET)
______
report checks --slack max -0.01
_____
No paths found.
______
```

report\_check\_types -max\_slew -max\_cap -max\_fanout -violators

| =======================================             | =======        | =======              | :======== | ======    | =========       |        |
|---|----------------|----------------------|-----------|-----------|-----------------|--------|
| =======================================             | ==== Typical   | Corner ====          |           | ======    | ======          |        |
| max fanout  |                |                      |           |           |                 |        |
| Pin   |                |                      |           |           |                 |        |
| clkbuf_2_2f_clk/X                                   |                |                      | OLATED)   |           |                 |        |
|   |                |                      |           |           |                 |        |
| report_parasitic_annotat                            | ion -report un | =======<br>annotated | ========  | =======   | ========        |        |
| =======================================             |                |                      |           | =======   | ========        |        |
| Found 0 unannotated dri<br>Found 0 partially unanno |                |                      |           |           |                 |        |
| max slew violation count                            | ·<br>: 0       | =======              |           | =======   | ========        |        |
| max fanout violation coumax cap violation count     |                |                      |           |           |                 |        |
| =======================================             | :======:       | =======              |           | =======   | ========        |        |
| check_setup -verbose -generated_clocks              | -unconstrain   | ed_endpoint          | . –       | -no_clock | -no_input_delay | -loops |

El informe proporciona información sobre el análisis de restricciones de temporización, capacidad y fan-out durante el flujo de OpenLane.

#### Fan-out Report:

- El fan-out se refiere al número de entradas que una salida de un componente lógico alimenta. Un alto fan-out puede afectar la velocidad de propagación de la señal.
- En el informe, el componente "clkbuf\_2\_2\_f\_clk/X" muestra un fan-out de 14, que supera el límite de 10 establecido como máximo. Esto indica que la señal de salida de este componente se está distribuyendo a más de 10 destinos, lo cual puede impactar la calidad de la señal y la temporización.

#### Impacto posible Solución:

- Un alto fan-out puede aumentar la carga en el componente que genera la señal, lo que puede afectar negativamente la velocidad de propagación y la estabilidad de la señal.
- Para resolver este problema, se podría considerar agregar un buffer adicional o distribuir la señal de manera más eficiente, dividiendo la carga entre varios buffers.
- Ajustar el diseño para reducir el fan-out puede ayudar a mejorar la calidad de la señal y abordar problemas potenciales de temporización.

### Otros Aspectos:

- El informe también proporciona información sobre slack, que indica el margen de tiempo disponible para cumplir con las restricciones de temporización. Un valor positivo indica un margen adicional, mientras que un valor negativo indica una violación de temporización.