

El estudio de las plataformas de hardware para Radio Definida por Software (SDR) revela dos formas de diseño fundamentales para convertir ondas electromagnéticas en muestras digitales procesables: los sistemas basados en Chips Sintonizadores Integrados (RFIC Transceivers) y los sistemas de Muestreo Directo de RF (Direct RF Sampling).

## 1. Arquitectura General de un Sistema SDR

De acuerdo con el modelo expuesto por Collins (2018), todo sistema SDR está compuesto por tres etapas principales:

1. **Front-End Analógico de RF (RFFE):** Encargado de la captura/emisión física mediante antenas, amplificadores (LNA/PA), selección de bandas con filtros de radiofrecuencia y control de ganancia.
2. **Conversión de Dominio (ADC / DAC):** El límite entre el mundo continuo y el discreto. Determina la tasa de muestreo, la resolución en bits (ENOB), el rango dinámico libre de espurias (SFDR) y el ancho de banda del sistema.
3. **Plataforma de Procesamiento Digital:** Procesa los datos en banda base mediante lógica programable (FPGA), microprocesadores incrustados (ARM/DSP) o computadoras anfitrionas (Host PC vía USB/Ethernet).

## 2. Plataformas basadas en CI Sintonizador RF Integrado (Ejemplo: ADALM-PLUTO / AD9363)

En plataformas de aprendizaje y desarrollo como la **ADALM-PLUTO**, el hardware de RF está centralizado en un circuito integrado transceptor monolítico CMOS (como el **Analog Devices AD9363** o **AD9361**).

Características y Funcionamiento:

- **Arquitectura de Conversión Directa / FI Cero (Zero-IF / ZIF):** La señal de RF que entra por la antena pasa por un LNA y se mezcla inmediatamente en analógico con un Oscilador Local (LO) sintonizado a la frecuencia central deseada. Esto traslada la RF directamente a banda base en sus componentes complejas en cuadratura **I** (En Fase) y **Q** (En Cuadratura).
- **Integración Monolítica (SWaP reducido):** El chip sintonizador integra en una sola pastilla de silicio los LNAs, mezcladores analógicos, sintetizadores PLL/LO, filtros activos analógicos de banda base (Butterworth), etapas de ganancia AGC y conversores ADC/DAC de tipo Sigma-Delta ( $\Sigma\Delta$ ) con filtros de decimación digital FIR/Halfband.
- **Rango de Sintonización Multibanda:** Permite cubrir un rango extremadamente amplio (típicamente desde 70 MHz o 325 MHz hasta 3.8 GHz / 6 GHz).

Limitaciones de esta arquitectura para el Sondador Ionosférico:

- **Incapacidad en HF Bajas (1–30 MHz):** Los integrados como el AD9363 no pueden sintonizar directamente frecuencias por debajo de 70 MHz (o 325 MHz según hoja

de datos). Para operar en la banda de alta frecuencia (HF) de 1 a 20 MHz, se requiere añadir un conversor elevador (*Upconverter*) externo.

- **Tratamiento de Fuga de DC (DC Leakage):** Las arquitecturas Zero-IF sufren inevitablemente de una espuria o tono en DC (frecuencia cero) debido al acoplamiento del oscilador local, lo que exige filtros pasa-altos o algoritmos de cancelación de DC que pueden distorsionar señales cercanas a DC.

### 3. Plataformas de Muestreo Directo de RF (Ejemplo: Red Pitaya SDRLab 122-16 / STEMLab)

A diferencia de los radios con sintonizador integrado, la **Red Pitaya** elimina por completo la etapa analógica de mezcla y el sintonizador de RF.

#### Características y Funcionamiento:

- **Muestreo Directo (Direct RF Sampling):** La señal proveniente de la antena ingresa directamente a conversores analógico-digitales ultra rápidos (ADCs de 14 o 16 bits operando a 122.88 MS/s o 125 MS/s) sin pasar por ningún oscilador local ni mezclador analógico previo.
- **Conversión Digital Descendente (DDC dentro de la FPGA):** Dado que la digitalización ocurre directamente a la frecuencia de RF en la 1.<sup>a</sup> Zona de Nyquist (0 a 60 MHz), la traducción de frecuencia a banda base I/Q se ejecuta **100% por software/HDL** dentro de la FPGA Xilinx Zynq-7020 utilizando sintetizadores digitales (DDS/NCO) y mezcladores numéricos puramente matemáticos.
- **SoC Xilinx Zynq-7020 (FPGA + ARM):** Combina Lógica Programable (PL) de 85,000 celdas para realizar el procesamiento en tiempo real (DDC, filtrado CIC/FIR, generación de código y correlación de compresión de pulso) junto con un procesador de doble núcleo **ARM Cortex-A9** (PS) corriendo Linux para la interfaz web, el sistema de archivos y el control general.

#### Ventajas clave para el Sondador Ionosférico:

- **Operación Nativa en Banda HF (1–30 MHz):** Al muestrear a 122.88 MS/s, la primera zona de Nyquist se extiende hasta 61.44 MHz, cubriendo perfectamente todo el barrido de 1 a 20 MHz necesario para sondear la ionosfera sin necesidad de mezclas analógicas ni *upconverters*.
- **Sin filtrado ni distorsión de DC:** La demodulación I/Q en cuadratura es totalmente digital y simétrica dentro de la FPGA, eliminando las asimetrías de fase y las fugas de DC del hardware analógico tradicional.
- **Sincronismo de Alta Precisión y Coherencia:** El procesamiento directo en FPGA permite generar el pulso transmitido por el DAC y muestrear el eco por el ADC con una coherencia de fase perfecta respecto a un único reloj principal de 122.88 MHz.

### 4. Matriz Comparativa de Arquitecturas Hardware

| Parámetro / Característica | Sintonizador Integrado RFIC (ADALM-PLUTO / AD9363)     | Muestreo Directo de RF (Red Pitaya SDRLab 122-16)         |
|----------------------------|--------------------------------------------------------|-----------------------------------------------------------|
| Arquitectura de RF         | Conversión Directa / Zero-IF (RF a Banda Base)         | Muestreo Directo de RF (Digitalización Directa)           |
| Componentes de RF          | Sintonizador integrado RFIC monolítico (AD9363)        | Entradas de ADC directo + Amplificadores de entrada       |
| Rango de Frecuencia        | 70 MHz a 6 GHz (Banda ancha general)                   | DC a 60 MHz (Optimizado para HF / VHF baja)               |
| Aptitud para HF (1–20 MHz) | No nativa (Requiere <i>Upconverter</i> externo)        | <b>Nativa y Directa</b> (1. <sup>a</sup> Zona de Nyquist) |
| Conversor A/D (ADC)        | Integrado en el RFIC (12-bit efectivo $\Sigma\Delta$ ) | ADC de alta velocidad de 16-bit a 122.88 MS/s             |
| Procesador Principal       | Xilinx Zynq-7010 (FPGA pequeña + ARM mono-núcleo)      | <b>Xilinx Zynq-7020</b> (FPGA más grande + ARM dual-core) |
| Demodulación I/Q           | Mezclador analógico sintonizado por LO local           | Digital Down Converter (DDC) dentro de la FPGA            |

## En resumen

Mientras que plataformas como **ADALM-PLUTO** son ideales para comunicaciones inalámbricas multibanda (como Wi-Fi, LTE o satélites) por su enorme rango dinámico de tuning (70 MHz - 6 GHz), la **Red Pitaya** es la plataforma perfecta para un **sondador ionosférico HF**. Al no depender de un chip sintonizador intermedio, la Red Pitaya aprovecha todo el poder del SoC Zynq-7020 para realizar el muestreo directo de las ondas de HF de la ionosfera con máxima coherencia de fase y una resolución limpia en sus conversores de 16 bits.