




# Vytvoření aplikace


# Postup vytvoření aplikace


- 1. Umístění projektu, volba typu HW
- 2. Volba typu aplikace (schéma nebo VHDL)
- 3. Kontrola syntaxe
- 4. Připojení markerů k vývodům FPGA
- 5. Generování programovacího souboru
- 6. Nahrání do přípravku


#### 1. Umístění projektu a volba HW




#### 2. Volba typu aplikace












#### 3. Kontrola syntaxe



#### 4. Připojení markerů k vývodům FPGA






a – 88


b - 89

y - 87

#### 5. Generování programovacího souboru



#### 6. Nahrání do přípravku







# Základní pojmy

# Zdrojový soubor

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
                                    Knihovny
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity <mark>logika</mark> is
              Vstupy a
   Port ();
              výstupy
end logika;
architecture Behavioral of logika is
       Signály
begin
       Definice
        struktury HW
end Behavioral;
```

# Základní pravidla

## 

```
Sběrnice vstup a výstup

adresa: in std_logic_vector(7 downto 0); Sířka: 8 bitů

Název: adresa
Směr: in
Sířka: 8 bitů

Název: adresa
Směr: in
Šířka: 8 bitů
```

```
Citac : std_logic; Název: citac Sířka: 5

Citac : std_logic:= '0'; Název: citac Sířka: 5

Citac : std_logic_vector(4 downto 0)="10010"; Název: citac Sířka: libovolná
```

#### Základní pravidla

```
Přiřazení <=
y <= a and b;</pre>
Základní hradla: and, or, xor, not
```

```
Sloučení

C šířka 6 bitů (bity 1-7)

A šířka 1 bit

B šířka 8 bitů

konstanta 2 bity
```

#### Rozdělení

```
C šířka 1 bit (7.bit)
B šířka 1 bit
```

#### **Číselné soustavy**

```
<mark>"0"</mark>;
X"9";
```



## **Select /When Statement**

```
Select / When
with vstup select
    výstup <= hodnota1 when hodnota_vstupu1,
    hodnota2 when hodnota_vstupu2,
    hodnota3 when others;</pre>
```

## Asynchronní podmínky

## When /Else Statement

#### 



# Case

```
Case
process(clk)
begin
        if ( clk'event and clk ='1') then
                 case (<2-bit select>) is
                         when "00" =>
                                  <statement>;
                         when "01" =>
                                  <statement>;
                         when "10" =>
                                  <statement>;
                         when "11" =>
                                  <statement>;
                         when others =>
                                  <statement>;
                end case;
        end if;
end process;
```

## Case - dekodér

```
Case
                                                   x: vstup
                                                   y: výstup
process(x)
begin
        if ( clk'event and clk ='1') then
                 case (x) is
                          when "00" =>
                                  y <= "1000";
                          when "01" =>
                                  y <= "1000";
                          when "10" =>
                                  y <= "1000";
                          when others =>
                                  y <= "1000";
                 end case;
        end if;
end process;
```

# If/Elsif/Else

```
If/Elsif/Else
process(clk)
begin
        if ( clk'event and clk ='1') then
                 if <condition> then
                         <statement>
                 elsif <condition> then
                         <statement>
                 else
                         <statement>
                end if;
        end if;
end process;
```

# If/Elsif/Else - dekodér

```
If/Elsif/Else
                                                   x: vstup
                                                   y: výstup
process(clk)
begin
        if ( clk'event and clk ='1') then
                 if x="00" then
                          y <= "1000"
                 elsif x="01" then
                          y <= "0100"
                 elsif x="10" then
                          y <= "0010"
                 else
                          y <= "0001"
                 end if;
        end if;
end process;
```



# Kombinační obvody

## **Process**

```
process(<citlivostní seznam>)
begin
    --tělo procesu
end process;
```

**Proces** – synchronní struktura

**Citlivostní seznam** – Proces se spustí, když dojde ke změně úrovně veličiny v citlivostním seznamu

**Tělo procesu** – V těle jsou příkazy popisující zapojení obvodu

# Komparátor - If/Elseif/Else

## Dekodér - Case

```
Dekodér
process(x,clk)
begin
        if (clk'event and clk ='1') then
                 case (x) is
                         when "00" =>
                                  y <= "0001";
                          when "01" =>
                                  y <= "0010";
                          when "10" =>
                                  y <= "0100";
                         when others =>
                                  y <= "1000";
                 end case;
        end case;
end process;
```

## Kodér - Case


```
Kodér
process(x,clk)
begin
        if (clk'event and clk ='1') then
                 case (x) is
                         when "0001" =>
                                  y <= "00";
                          when "0010" =>
                                  y <= "01";
                          when "0100" =>
                                  y <= "10";
                         when "1000" =>
                                  y <= "11";
                         when others =>
                                  y <= "00";
                 end case;
        end case;
end process;
```

# Multiplexer – různé konstrukce

# When/Else y <= a when sel="00" else b when sel="01" else c y d; y <= sel /2

# м

### Multiplexer – různé konstrukce



#### Multiplexer – různé konstrukce

# M

```
Synchronní/Case
                                                           MUX
                                                   a
process(a,b,c,d,sel)
begin
        case sel is
                when "00" =>
                        y <=a;
                when "01" =>
                                                   sel
                        y <=b;
                when "01" =>
                        y <=c;
                when others
                        y <=d;
        end case
end process;
```

## Multiplexer – různé konstrukce

# Synchronní/If

```
process(a,b,c,d,sel)
begin

    if sel="00" then
        y <=a;
    elsif sel="01" then
        y <=b;
    elsif sel="10" then>
        y <=c;
    else
        y <=d;
    end case
end process;</pre>
```

