Hold delay scan del Citiroc con la CAEN A5202

19 de octubre de 2026

Asumo que la tarjeta de lectura es una CAEN A5202 (dos Citiroc 1A, 64 canales), controlada con el software Janus. Los nombres de los parámetros son los de Janus (Sección 4).

Programa de festejos

Preparación, una vez

- **Acción:** montar sin cristal, con los fotomultiplicadores de silicio (SiPM) a oscuras y a 5 V de overvoltage. En Janus, poner los parámetros de la Sección 4 y además `OF_ListCSV` = 1, `OF_RunInfo` = 1, `OF_ServiceInfo` = 1, `RunNumber_AutoIncr` = 1, `StopRunMode` = PRESET_COUNTS y `PresetCounts` = 20000.
- **Resultado:** cada run se para solo a los 20 000 eventos y lleva su propio número `N`. Al acabar, Janus escribe en `DataFilePath` `RunN_list.csv` (para cada evento y canal, la baja y la alta ganancia y el tiempo de llegada, time of arrival o ToA), `RunN_Info.txt` (la configuración del run) y el fichero de temperatura y tensión.

Paso 1: staircase (tasa de trigger frente al umbral)

- **Acción:** lanzar la staircase de Janus con `OF_Staircase` = 1.
- **Resultado:** Janus recorre `TD_CoarseThreshold`, dibuja la tasa de trigger de cada canal frente al umbral y escribe `RunN_Staircase_0_ch.txt` para cada canal.
- **Acción:** en la curva (Figura 4), elegir el valor del centro de la meseta de 1 fotoelectrón (pe), que corresponde a 0,5 pe (Sección 6), y ponerlo en `TD_CoarseThreshold`.

Paso 2 (opcional): vistazo rápido

- **Acción:** lanzar el `Hold Delay Scan` de Janus con `Min` = 0, `Max` = 120, `Step` = 8 y `Nmean` = 20000.
- **Resultado:** Janus dibuja, canal a canal, el espectro de alta ganancia frente al delay, pero no guarda nada. Sirve para ver dónde está el máximo antes de los runs buenos.

Paso 3: scan con el slow shaper (SS) de 25 ns

- **Acción:** `HG_ShapingTime` = 25 ns y un run por cada `HoldDelay` = 0, 8, 16… 120 ns: 16 runs, a mano o con Jobs (Sección 4).
- **Resultado:** 16 ficheros `RunN_list.csv`.
- **Acción:** el análisis de la Sección 5: para cada run, la mediana sobre los canales de la posición y la anchura del pico de 1 pe. Se elige el delay con la posición más alta. Si la posición es máxima en `HoldDelay` = 0 y disminuye a partir de ahí, el hold llega después del máximo del pulso incluso sin retraso añadido, y se repite el paso con SS de 50 ns (Sección 7).

Paso 4: scan con SS de 87,5 ns

- **Acción:** igual que el paso 3, con `HoldDelay` = 40, 48... 160 ns (16 runs).

Qué necesita tu estudiante (servidor)

- Todo lo que hay en `DataFilePath`.
- Un registro, una línea por run: número de run, shaping, `HoldDelay`, overvoltage, `HG_Gain`, `TD_CoarseThreshold`, eventos y temperatura.
- Tu tabla de resultados de los pasos 3 y 4, con el delay elegido para cada shaping.

1. Mecanismo




Figura 1: Una avalancha de 1 pe en $t = 0$, según el modelo de Montecarlo. **Arriba**, el pulso de una avalancha según el modelo del SiPM, normalizado a 1 en su máximo. El pulso viene dado por la diferencia de dos exponenciales: la recarga de la celda (del orden de 50 ns) y el producto de la capacitancia del SiPM con la resistencia de entrada (2000 pF $\times$ 50 Ω = 100 ns). El pulso sube hasta su máximo a 69 ns y cae con una constante de 100 ns. **En el centro**, la salida del fast shaper: el trigger se produce cuando el pulso cruza 0,5 pe, a 14 ns. **Abajo**, el pulso que sale del slow shaper a 25, 50 y 87,5 ns; el retraso (hold delay) que introduce el hold en su máximo es la distancia entre el trigger y el máximo, 31, 58 y 90 ns, de acuerdo al modelo, que no toma en cuenta retrasos asociados con la A5202 (board latency), los cables, etc.

El mecanismo se muestra en la Figura 1.

- Cada vez que se produce una avalancha en el SiPM (incluyendo los pulsos oscuros, dark pulses o DP, que usamos para la calibración), la señal (Fig. 1, arriba) entra en el preamplificador de alta ganancia y pasa por el slow shaper (SS, que podemos fijar a 25 ns). De ahí sale un pulso de unas decenas de ns de ancho, con su máximo a una altura fija por pe (Fig. 1, abajo).
- En paralelo, el fast shaper (15 ns, FS) la compara con el umbral de 0,5 pe. Si lo cruza, el canal se dispara (da trigger; Fig. 1, centro). En la A5202 el trigger del evento es el OR de los 64 canales de los dos chips, así que el hold es común a los 64 canales. El FS tiene que estar conectado a la alta ganancia.
- La FPGA de la A5202 recibe el trigger y, pasado el hold delay, manda el hold. El hold delay se fija con el parámetro `HoldDelay` de Janus y solo puede valer un múltiplo de 8 ns, el periodo del reloj de la FPGA.
- La cantidad que el chip digitaliza depende del peak sampling mode (track & hold o peak detector, Sección 2).

2. Track & hold vs peak detector

El peak sampling mode se elige con el parámetro `PeakDetectorMode` que toma dos valores: PEAK_STRETCH (peak detector, el valor por defecto) o TRACK&HOLD. Se aplica a las dos ganancias a la vez.

- **Track & hold:** guarda el valor de la señal en el instante del hold. Es el modo que usa la simulación para la calibración con espectros de un fotoelectrón (single photoelectron, SPE), y la A5202 lo permite. Hay que comprobar que la latency de la A5202 no pase ya el máximo del pulso con SS de 25 ns (Sección 7). En ese caso usaríamos un SS más largo.
- **Peak detector:** guarda el máximo entre el trigger y el hold, así que el delay es la longitud de una ventana. Es el modo adecuado para la medida de energía pero no el mejor para los SPE.

Para la calibración se usa **track & hold** (Sección 7).

3. Razón de la medida

- Queremos que el valor guardado sea el máximo del pulso a la salida del SS. Esa altura es la unidad de calibración: el modelo de simulación representa la luz que guarda el Citiroc como fracción de ese máximo.
- En track & hold, si el hold cae fuera del máximo, el valor guardado es menor (la ganancia sale baja) y varía de una avalancha a otra. El instante del trigger cambia un poco según la amplitud y el ruido, y en la pendiente del pulso eso se traduce en amplitud, así que los picos se ensanchan. En el máximo la pendiente es nula y el efecto desaparece.
- El modelo simulado pasa una sola avalancha de 1 pe, sin ruido, por la simulación del preamp del Citiroc, del FS y del SS (Figura 1): el FS da el instante del trigger, cuando la señal cruza el umbral de 0,5 pe, y el SS el instante de su máximo.
- La diferencia entre los dos instantes es el delay. El modelo predice 31 ns a 25 ns de shaping, 58 ns a 50 ns y 90 ns a 87,5 ns. La cuenta se deja cositas sin modelar: no incluye retrasos en la A5202 o los cables y asume una forma de pulso para la SPE que puede ser un poco diferente de la real. De ahí la necesidad de hacer un scan.




Figura 2: Valor guardado frente al hold delay, shaping de 25 ns. Izquierda, una avalancha sola: en track & hold el valor sigue el shaped pulse (los puntos dibujan su forma), en peak detector sube hasta el máximo y se queda en él. Derecha, la posición del pico de 1 pe en un toy con ruido, DP a 4,4 MHz y crosstalk del 19,5 % (5 V): la misma pauta, con el pico algo por debajo de 1 por el pile-up. La línea de puntos marca el delay del modelo, 31 ns.

4. Parámetros de Janus (A5202)

parámetro	valor para los runs SPE
`AcquisitionMode`	SPECT_TIMING: además del valor ADC guarda el tiempo de llegada (ToA) de cada canal que disparó
`BunchTrgSource`	T-OR (OR de los time discriminators)
`TriggerLogic`	OR64
`FastShaperInput`	HG-PA (FS en la alta ganancia)
`TD_CoarseThreshold`	el que corresponde a 0,5 pe (Sección 6)
`PeakDetectorMode`	TRACK&HOLD
`HoldDelay`	el del scan, múltiplo de 8 ns
`HG_ShapingTime`	el del scan (25, 50 o 87,5 ns)
`LG_ShapingTime`	87,5 ns
`HG_Gain`	alto (de 1 a 63); si los picos de 1 pe no se separan del pedestal, subirlo antes que el overvoltage
`GainSelect`	BOTH
`StopRunMode`, `PresetCounts`	PRESET_COUNTS, 20000: cada run para solo a los 20k eventos
`OF_ListCSV`, `OF_RunInfo`, `OF_ServiceInfo`	1 (los ficheros del resumen ejecutivo)
`OF_Staircase`	1 en el run de la staircase

Janus tiene un hold delay scan propio (`Hold Delay Scan`: `Min`, `Max`, `Step` múltiplo de 8 ns, `Nmean` eventos por paso). Dibuja, para cada canal, el espectro de alta ganancia frente al delay, pero no guarda los datos y no separa los canales que dispararon. Sirve para un primer vistazo, con `Nmean` de al menos 20 000; el delay se elige con los runs de la Sección 7, que sí se guardan.

Los 32 runs de los scans se pueden encadenar con el modo Jobs de Janus (`EnableJobs` = 1, `JobFirstRun`, `JobLastRun`): para cada número de run Janus carga su propio fichero de configuración, `Janus_Config_RunN.txt`, que solo difiere en `HoldDelay` y, en su caso, en `HG_ShapingTime`.

5. Datos y análisis

- **Datos:** en cada run la adquisición guarda, en cada evento, el valor ADC de los 64 canales




Figura 3: Espectros del toy de la Figura 2 para tres hold delays. En track & hold, fuera del máximo (11 y 71 ns) los picos se desplazan hacia abajo y se borran; en el máximo (31 ns) se ven los picos de 1, 2 y 3 pe. En peak detector, un delay corto (11 ns) corta la subida del pulso; 31 y 120 ns dan casi el mismo espectro.

y, en SPECT_TIMING, el ToA de cada canal que disparó.

- **Análisis:** para cada canal, el espectro con los eventos en que fue el primero en disparar, según los ToA. Muestra el pedestal y los picos de 1, 2 y 3 pe. Para cada canal se ajusta una gaussiana al pedestal y otra al pico de 1 pe, cada una en una ventana alrededor de su máximo. La posición del pico de 1 pe es la diferencia entre las dos medias, en ADC counts, y su anchura es la sigma de la segunda gaussiana. Para comparar delays se usa la mediana sobre los 64 canales de la posición y de la anchura. Si en un evento disparan varios canales, el hold, común a los 64 canales, se cuenta desde el primero, y los demás quedan medidos fuera de su máximo.
- **Estadística:** 20k eventos por run. Con el OR de 64 canales cada canal es el primero en unos 300 eventos, que miden la posición del pico de 1 pe al 0,6 %. Con eso, deberíamos encontrar el delay.

6. Determinación del umbral antes del scan

El trigger tiene que dispararse con 0,5 pe, pero la A5202 no trae el umbral en pe: `TD_CoarseThreshold` es un valor de DAC (220 por defecto), común a los 32 canales de cada chip, y lo que vale en pe depende de `HG_Gain`, del overvoltage y de la forma del pulso. Por eso, antes del scan, se fija con la staircase de Janus.

- **Qué hace:** Janus recorre `TD_CoarseThreshold` (por defecto de 150 a 300 en pasos de 1, 500 ms por paso) y mide la tasa de trigger de cada canal.
- **Qué obtenemos** (Figura 4, arriba): con los SiPMs a oscuras, la tasa de trigger frente al umbral baja en escalones. Con el umbral dentro del ruido electrónico la tasa es enorme. Entre el ruido y 1 pe la tasa es casi constante: es la meseta de 1 pe. Ahí dispara cualquier DP, así que la tasa es la de cuentas oscuras, unos 4,4 MHz por canal a 5 V según el modelo. Por encima de 1 pe solo disparan los DP que encienden al menos otra celda por crosstalk: es la meseta de 2 pe, unas cinco veces más baja (crosstalk del 19,5 %). Y así sucesivamente. La derivada de la curva (Figura 4, abajo) es el espectro de amplitudes de los DP: el umbral de 0,5 pe cae en el valle entre el ruido y el pico de 1 pe.




Figura 4: Staircase de un canal a 5 V según el modelo: DP a 4,4 MHz, crosstalk del 19,5 % y ruido de 0,15 pe en el FS. Arriba, tasa de trigger frente al umbral, en pe; en los datos el eje es el valor de `TD_CoarseThreshold`. Abajo, su derivada, el espectro de amplitudes de los DP. La línea roja marca el umbral elegido.

- **Qué valor buscamos:** el valor en el centro de la meseta de 1 pe, a medio camino entre el borde del ruido y el escalón de 1 a 2 pe. Eso es 0,5 pe. Si los canales no coinciden, se toma el valor que deja a todos dentro de su meseta.
- **Condiciones:** las del scan (5 V, `HG_Gain` elegido, `FastShaperInput` = HG-PA). Si cambian el overvoltage o `HG_Gain`, hay que repetirla.
- **De propina:** la altura de las mesetas da la tasa de cuentas oscuras y el crosstalk, que se comparan con el modelo.

7. Instrucciones con track & hold

- `PeakDetectorMode` = TRACK&HOLD, 5 V, umbral de 0,5 pe, shaping de 25 ns en alta ganancia.
- Hold delay de 0 a 120 ns en pasos de 8 ns, un run por paso.
- Elegimos el delay con la posición más alta del pico de 1 pe (Sección 5), que debe coincidir con la anchura mínima. Ese delay se usa en todos los runs SPE con shaping de 25 ns.
- Comprobación de la latency: el trigger sale del chip, pasa por la FPGA y vuelve como hold, con un retraso fijo que se suma al `HoldDelay`. Si la posición del pico de 1 pe es máxima en `HoldDelay` = 0 y disminuye a partir de ahí, ese retraso ya ha pasado el máximo del pulso. En ese caso se repite el scan con SS de 37,5 o 50 ns, cuyo máximo llega más tarde (58 ns a 50 ns, según el modelo), y ese shaping pasa a ser el de la calibración.
- Se repite con shaping de 87,5 ns, con el hold delay de 40 a 160 ns en pasos de 8 ns.

Resultado (esperado):

- El hold delay correcto para la calibración.
- La forma del shaped pulse. Cada run guarda el pulso en un solo instante, el hold delay, y la posición del pico de 1 pe es la amplitud del pulso en ese instante. La posición del pico frente al delay nos da el pulso de una avalancha, punto a punto (Figura 2, izquierda), y nos permite calibrar el modelo.