Menú 2: hold delay scan del Citiroc

JJ

20 de octubre de 2026

Aperitivo

1. Tarjeta CAEN A5202 (dos Citiroc 1A, 64 canales), leída a través del concentrador DT5215 con el programa de adquisición de datos (DAQ) de JMB.
2. Los nombres de los parámetros son los del DAQ de JMB, que coinciden con los del software de CAEN (Janus, Sección 3).
3. El chip trabaja en modo peak stretch. En Janus es `PeakDetectorMode` = PEAK_STRETCH; en el DAQ de JMB es el modo por defecto y no hay que configurar nada. La cadena del Citiroc, el peak stretch y la ventana entre el trigger y el hold se explican en el menú 1, Sección 1.

1. Qué mide el hold delay scan

El HoldDelay mínimo




Figura 1: Valor medio guardado en el canal que dispara, frente al `HoldDelay`, a 25, 50 y 87,5 ns de shaping, sin latencia. A trazos, una avalancha sola sin ruido; los cuadrados, un modelo sencillo con ruido, DP a 4,4 MHz y crosstalk del 19,5 % (5 V), de ahí que pase de 1 pe. Las líneas de puntos marcan el `HoldDelay` mínimo según el modelo: 31, 58 y 90 ns. En los datos las curvas se desplazan a la izquierda en la latencia de la tarjeta, que retrasa el comienzo de la ventana. La media crece también después del codo, por el crosstalk y los DP que caen en la ventana; el codo se lee mejor en la posición del pico de 1 pe (Sección 4).

- Con los SiPM por encima de la tensión de ruptura (breakdown voltage, BV), cada canal da pulsos oscuros (dark pulses, DP), varios MHz por canal. Casi todos son de un fotoelectrón (pe); algunos encienden otras celdas por crosstalk y son de 2 o 3 pe.

- Cuando un DP cruza el umbral del discriminador, el canal dispara. La tarjeta abre la ventana con un retraso propio que no conocemos (la latencia) y manda el hold `HoldDelay` después. En peak stretch el chip guarda el máximo de la salida del slow shaper (SS) dentro de esa ventana.
- Si el hold llega antes del máximo del pulso, el valor guardado se queda en la subida y es menor que 1 pe. Si llega después, el valor guardado es el máximo. El valor medio guardado crece con el `HoldDelay` y se estabiliza cuando la ventana contiene el máximo (Figura 1). El codo de esa curva es el `HoldDelay` mínimo: por debajo se pierde señal. Como la ventana empieza con la latencia, el codo llega antes que en el modelo, en la latencia.
- Si la latencia es mayor que el tiempo entre el cruce y el máximo del pulso, la ventana empieza después del máximo: la curva no tiene subida, y su meseta queda por debajo del máximo. Según el modelo, eso pasaría con 25 ns de shaping si la latencia pasa de 31 ns; con 50 y 87,5 ns el máximo llega más tarde (58 y 90 ns).
- Más allá del codo el valor medio sigue subiendo despacio: la ventana más larga recoge más a menudo otro DP mayor que el que disparó.

Un solo canal dispara

- El hold es común a los 64 canales. Si dispara cualquiera de ellos (el OR de los 64), cada canal es el que dispara solo en uno de cada 64 eventos; en los demás su ventana cae en un instante cualquiera respecto a sus propios DP.
- El scan del DAQ guarda, para cada canal y cada `HoldDelay`, el espectro de alta ganancia, sin saber qué canal disparó. Para que el espectro de un canal sea el del canal que dispara, el trigger se limita a ese canal con la máscara de la lógica de trigger (`Tlogic_Mask0`, `Tlogic_Mask1`). El DAQ no anota en cada evento qué canal disparó: lo sabemos porque, con la máscara, solo ese canal puede disparar. Los demás pueden cruzar su umbral, pero no generan trigger.
- Mirar pocos canales sesga poco la medida. La latencia es de la FPGA y la misma para los 64 canales; el tiempo hasta el máximo lo fija el shaping, común a los 32 canales de cada chip; y la forma del pulso es la de un mismo modelo de SiPM. De un canal a otro cambian unos pocos ns (el umbral efectivo de cada discriminador y la dispersión de los componentes), menos que el paso de 8 ns del scan. El riesgo es elegir un canal raro (un SiPM ruidoso, un umbral desplazado): por eso se miran dos canales en cada chip, y en la staircase el canal elegido debe parecerse a los demás.
- Los otros 63 canales siguen grabándose: dan, de propina, el valor guardado en una ventana cualquiera frente a su longitud, el pedestal y la escalera de 0, 1, 2 pe por encima del BV, que se compara con la simulación.

El umbral: staircase

- El canal tiene que dispararse con 0,5 pe, pero el umbral no está en pe: `TD_CoarseThreshold` es un valor de DAC, común a los canales de la tarjeta, y lo que vale en pe depende de `HG_Gain`, del overvoltage (la tensión por encima del BV) y de la forma del pulso. Se fija con la staircase.
- **Qué hace:** el DAQ recorre `TD_CoarseThreshold` de mayor a menor y mide la tasa de trigger de cada canal.
- **Qué se obtiene** (Figura 2, arriba): a oscuras, la tasa baja en escalones. Con el umbral dentro del ruido la tasa es enorme. Entre el ruido y 1 pe la tasa es casi constante, la meseta




Figura 2: Staircase de un canal a 5 V según el modelo: DP a 4,4 MHz, crosstalk del 19,5 % y ruido de 0,15 pe en el fast shaper. Arriba, tasa de trigger frente al umbral, en pe; en los datos el eje es el valor de `TD_CoarseThreshold`. Abajo, su derivada, el espectro de amplitudes de los DP. La línea roja marca el umbral elegido.

de 1 pe: dispara cualquier DP, unos 4,4 MHz por canal a 5 V según el modelo. Por encima de 1 pe solo disparan los DP con crosstalk: la meseta de 2 pe, unas cinco veces más baja. Y así sucesivamente. La derivada de la curva (abajo) es el espectro de amplitudes de los DP.

- **Qué valor buscamos:** el escalón de 1 a 2 pe está en 1 pe y el de 2 a 3 pe en 2 pe; su distancia es 1 pe en unidades de DAC. El umbral se pone media distancia por debajo del escalón de 1 a 2 pe: eso es 0,5 pe, al principio de la meseta de 1 pe, justo fuera del ruido. Si los canales no coinciden, se toma el valor que deja a todos dentro de su meseta.
- **De propina:** la altura de las mesetas da la tasa de DP y el crosstalk, que se comparan con el modelo.

Programa de festejos

Setup

- **Acción:**
  - Montar sin cristal, con los SiPM conectados y a oscuras.
  - Partir de la configuración de producción y cambiar en la pestaña **Acquisition** solo los parámetros de la Sección 3.
  - `HV_Vbias` para 5 V de overvoltage: unos 43 V a temperatura ambiente. Fijarlo antes de lanzar nada.
  - Lanzar un run corto (nota 0) para que la tarjeta reciba la configuración y la tensión.
  - En la pestaña **Hardware**, encender el HV de la tarjeta y esperar a que Vmon e Imon estén estables.
- **Precaución:** el DAQ todavía no aplica `FastShaperInput` (es uno de los cambios que JMB está revisando). La staircase del paso 1 deja el fast shaper en la alta ganancia, que es lo que queremos. Hacer siempre la staircase primero y no apagar la tarjeta entre la staircase y los scans.

Paso 1: staircase

- **Acción:**
  - En la pestaña **Scans**, Staircase: `Minimum` = 150, `Maximum` = 300, `Step` = 1, `Dwell` = 500 ms. Si las mesetas no caen en ese rango, repetir con `Minimum` = 0, `Maximum` = 600, `Step` = 2.
  - **Start scan**.
- **Resultado:** la tasa de trigger de cada canal frente al umbral, en la gráfica de la pestaña y guardada como un run con su número.
- **Acción:**
  - Elegir en las curvas el valor de 0,5 pe (Sección 1).
  - Ponerlo en `TD_CoarseThreshold`.

Paso 2: scan con slow shaper de 25 ns

- **Acción:**
  - `HG_ShapingTime` = 25 ns.

    - Trigger solo del canal 0: `Tlogic_Mask0` = 0x00000001, `Tlogic_Mask1` = 0x00000000.
    - Un run corto (nota 0), para que la tarjeta reciba el umbral, el shaping y la máscara.
    - En la pestaña **Scans**, Hold-delay scan: `Minimum` = 0 ns, `Maximum` = 248 ns, `Step` = 8 ns, `Events / delay` = 10 000, `Timeout` = 30 s.
    - **Start scan**.
- **Resultado:** 32 puntos; para cada canal, el espectro de alta ganancia frente al `HoldDelay`, en el mapa de la pestaña y guardado como un run con su número.

Paso 3: scan con slow shaper de 50 ns

- **Acción:** como el paso 2 (con su run corto), con `HG_ShapingTime` = 50 ns y `Maximum` = 496 ns, `Step` = 16 ns.
- **Resultado:** 32 puntos, guardados como un run.

Paso 4: scan con slow shaper de 87,5 ns

- **Acción:** como el paso 3 (con su run corto), con `HG_ShapingTime` = 87,5 ns.
- **Resultado:** 32 puntos, guardados como un run.

Paso 5: otros canales

- **Acción:** como el paso 2 (25 ns), un scan por canal, cambiando solo la máscara y con un run corto antes de cada scan (los canales 0 a 31 están en el primer chip y los 32 a 63 en el segundo):
    - Canal 20 (primer chip): `Tlogic_Mask0` = 0x00100000, `Tlogic_Mask1` = 0x00000000.
    - Canal 40 (segundo chip): `Tlogic_Mask0` = 0x00000000, `Tlogic_Mask1` = 0x00000100.
    - Canal 60 (segundo chip): `Tlogic_Mask0` = 0x00000000, `Tlogic_Mask1` = 0x10000000.
- **Resultado:** 3 scans de 32 puntos, cada uno guardado como un run.
- **Análisis:** los codos deben coincidir con el del paso 2 dentro de un paso de 8 ns; si los dos canales de un chip coinciden entre sí pero no con los del otro, la latencia o el shaping son distintos en los dos chips.

Al terminar

- **Acción:** devolver `Tlogic_Mask0` y `Tlogic_Mask1` a 0xFFFFFFFF y `BunchTrgSource` y `TriggerLogic` a sus valores de partida.

Qué necesita el cocinero

- La staircase y los seis scans: en la pestaña **Runs**, cada uno con su número y su fichero.
- Una fila por staircase y por scan en el logbook de la hoja de Google (nota 0), con el shaping, el canal que dispara y el umbral.
- Si algo no se comporta como espera el menú, para y grita.

2. Cómo entra la medida en el modelo

- El modelo pasa una avalancha de 1 pe sin ruido por el preamplificador, el fast shaper y el slow shaper del Citiroc (menú 1, Figura 1): el fast shaper da el instante del trigger y el slow shaper el de su máximo. La diferencia es el `HoldDelay` mínimo sin latencia: 31 ns a 25 ns, 58 ns a 50 ns y 90 ns a 87,5 ns.
- El codo del modelo menos el medido da la latencia de la tarjeta, que dice qué parte del pulso cae dentro de la ventana y con qué `HoldDelay` usar en las medidas que disparan con la señal (la calibración del menú 3 usa trigger periódico y no depende de la latencia). Que el desplazamiento sea el mismo en los tres shapings comprueba la forma del pulso del modelo.
- **La regla del margen.** El `HoldDelay` de las medidas que disparan con la señal (las de energía) se pone uno o dos pasos (8 a 16 ns) por encima del codo, por dos razones. El codo varía unos ns de un canal a otro, y el `HoldDelay` es común a los 64. Y un DP de 2 o 3 pe cruza el umbral antes que uno de 1 pe, mientras que su máximo llega a la misma hora: del trigger al máximo pasa más tiempo, y el codo de esos pulsos llega unos ns más tarde. En peak stretch, pasarse un poco solo cuesta una ventana algo más larga (el pedestal sube un poco, menú 1); quedarse corto pierde señal.
- El valor de la meseta, en cuentas de ADC, es una primera estimación de la ganancia (la buena sale del menú 3) y dice si los picos de 1 pe se separan del pedestal con el `HG_Gain` elegido.
- Los 63 canales que no disparan dan el valor guardado en una ventana cualquiera frente a su longitud, con DP: la simulación lo reproduce con el mismo peak stretch.

3. Parámetros del DAQ (A5202)

parámetro	valor
`HV_Vbias`	5 V por encima del BV: unos 43 V a temperatura ambiente
`HV_IndivAdj`	0 (como en producción)
`AcquisitionMode`	SPECTROSCOPY
`BunchTrgSource`	TLOGIC (la lógica de trigger)
`TriggerLogic`	OR64
`Tlogic_Mask0`, `Tlogic_Mask1`	solo el canal que dispara (pasos 2 a 5)
`TD_CoarseThreshold`	el de 0,5 pe (paso 1)
`FastShaperInput`	HG-PA (ver la precaución del Setup)
`HG_ShapingTime`	25, 50 o 87,5 ns, según el paso
`LG_ShapingTime`	87,5 ns
`HG_Gain`, `LG_Gain`	55 (como en producción)
`GainSelect`	BOTH
`ZS_Threshold_HG`, `ZS_Threshold_LG`	0, también en los umbrales por canal si la configuración los tiene
`ChEnableMask0`, `ChEnableMask1`	todos los canales (**Configure channels**, **Enable all**)

Los parámetros con índice del fichero de producción (por ejemplo `TD_CoarseThreshold[0]` o `ChEnableMask0[1]`) son de cada tarjeta y mandan sobre el valor común: cambiarlos también, o quitarlos (nota 0).

4. Análisis

- **Staircase:** para cada canal, la tasa frente al umbral; el valor de 0,5 pe, la altura de las mesetas de 1 y 2 pe (la tasa de DP) y su cociente (el crosstalk).

- **Scans:** para el canal que dispara y cada `HoldDelay`, la media del espectro de alta ganancia menos el pedestal, y la posición del pico de 1 pe. El codo es el `HoldDelay` a partir del cual la posición del pico deja de crecer. Los espectros del scan tienen 512 canales de 16 cuentas de ADC: bastan para la posición del pico, no para su anchura.
- **Los otros canales:** la fracción de eventos por encima de 0,5 pe frente al `HoldDelay`.

5. Lo que se espera, según el modelo

- **Staircase:** la meseta de 1 pe a unos 4,4 MHz por canal y la de 2 pe unas cinco veces más baja.
- **Scans:** la curva de la Figura 1, con el codo a 31, 58 y 90 ns menos la latencia. Si con 25 ns la curva es plana desde `HoldDelay` $= 0$, la latencia es mayor que 31 ns.
- **Los otros canales:** la fracción por encima de 0,5 pe crece con la ventana, del orden de la tasa de DP por la longitud de la ventana.