


Chapter 02

Schematic Simulation



1. 전송 선로의 물리적 길이와 전기적 길이의 이해

IT COOKBOOK

- ADS에서 전송 선로가 포함된 회로의 해석을 위하여 전송 선로의 물리적 길이(physical length)와 전기적 길이(electrical length)의 의미와 서로의 관계를 먼저 이해해야 한다.
- 일상 생활에서 전송 선로는 당연하게도 물리적 길이로 주어진다.
- 국제 단위계에서 물리적 길이의 단위는 잘 알려진 바와 같이 미터(meter, m)이다.
- 하지만, ADS 에서 회로 해석을 실행하기 위해서, 전송 선로의 길이는 전기적 길이로 표시해야 한다.

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

IT COOKBOOK

- 전기적 길이를 나타내는 방법은 2가지가 있다.
- 첫번째 방법은, 전송 선로의 물리적 길이와 전송 선로에 인가되는 신호의 파장 사이의 비로 나타내는 방법이다.
- 두번째 방법은, 각도로 표시하는 방법인데, 각도의 단위를 60분법 단위인 도($^{\circ}$, degree)로 표시하는 것을 선호한다.
- 따라서, 전송 선로와 관련된 문제를 해결하기 위하여 물리적 길이와 전기적 길이와의 관계를 이해하고, 물리적 길이를 각도로 변환하는 방법을 이해해야 한다.

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

IT COOKBOOK

- 전송선로의 전기적 길이라는 용어를 먼저 이해해보자.
- 앞서 언급한 바와 같이, 전송선로의 물리적 길이는 길이의 단위인(meter)로 표시된다.
- 하지만, RF/마이크로파 공학에서는 전송 선로의 물리적 길이보다는 전기적 길이로 표현하는 것을 선호한다.
- 전송 선로의 전기적 길이는 물리적 길이를 파장(wavelength, λ)의 분수 배(fraction of a wavelength)로 표시하는 방법이다.

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

IT COOKBOOK

- 전송 선로의 물리적 길이를 파장의 분수 배로 표시하기 위하여, 물리적 길이와 파장의 비(ratio of physical length to wavelength, ℓ_r)를 다음과 같이 정의한다.

$$\ell_r = \frac{\ell}{\lambda}$$


- 이 ℓ_r 를 이용하여 전송 선로의 전기적 길이를 다음과 같이 표현한다.

$$\ell = \ell_r \lambda$$

- ℓ 은 파장(wavelength, λ)의 분수 배로써 물리적 길이를 전기적 길이로 변환한 것이다.
- 이 ℓ 을 전송 선로의 전기적 길이(electrical length)라고 한다.

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

- 전기적 길이를 각도의 단위로 표시하기 위해서 파장의 정의부터 이해해야 한다.
- 그림에 보인 바와 같이, 파장은 어떤 파(wave)의 시간을 고정했을 때 이 파의 연속된 2개의 최고점(또는 최저점, 또는 2개의 임의의 기준점) 사이의 거리로 정의된다.



1. 전송 선로의 물리적 길이와 전기적 길이의 이해

IT COOKBOOK

- +z 방향으로 진행하는 어떤 전압파(voltage wave)가 정현파이고, 이 전압파의 위상 상수(phase constant)가 β 로 주어지면, 이 전압파는 다음과 같은 식으로 표현된다.

$$v(z, t) = V^+ \cos(\omega t - \beta z)$$

- 파장의 정의에 의하여 어느 지점부터 한 파장까지의 거리는 정현파의 주기가 된다.
- 따라서, 다음과 같은 식으로 표현할 수 있다.

$$\begin{aligned} (\omega t - \beta z) - [\omega t - \beta(z + \lambda)] &= 2\pi \\ \omega t - \beta z - \omega t + \beta z + \beta\lambda &= 2\pi \\ \beta\lambda &= 2\pi \text{ radians} \end{aligned}$$

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

- 그림에 보인 바와 같이 전송 선로의 전기적 길이(ℓ)가 1파장 (one wavelength = λ)과 같은 경우를 고려한다.
- 이것을 수식으로 표현하면, $\ell = \lambda$ 가 된다.
- 그러므로, $\beta\lambda = \beta\ell = 2\pi \text{ radians}$ 가 된다.
- 즉, 전송선로의 전기적 길이가 $\ell = \lambda$ 이면, 위상 상수(β)와 전송 선로의 전기적 길이의 곱은 $2\pi \text{ radians} = 360^\circ$ 가 된다는 것을 의미한다.
- 따라서, 이 관계식을 이용하면 전송 선로의 전기적 길이를 각도로 변환할 수 있게 되는 것을 알 수 있다.

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

- 이제 어떤 전송 선로의 전기적 길이가 임의의 길이(ℓ)로 주어진다면, 위상상수와 전송 선로의 임의의 길이의 곱($\beta\ell$)은 임의의 각도(θ radians)가 될 것이다.
- 이것을 수식으로 표현하면 다음과 같다.

$$\beta\ell = \theta \text{ radians}$$

- 그리고, 전송 선로의 전기적 길이, $\ell = \ell_r \lambda$ 를 이용하면,

$$\theta = \beta\ell = \frac{2\pi}{\lambda} \times \ell_r \lambda = 2\pi \times \ell_r \text{ [radians]}$$

$$\theta = \left[2\pi \times \ell_r \times \frac{180}{\pi} \right] \text{ [degrees]}$$

- 로 변환할 수 있다.

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

- 이와 반대로 각도로 표시된 전송선로의 길이를 전기적 길이로 변환할 수도 있다.

$$\theta = \left[2\pi \times \ell_r \times \frac{180}{\pi} \right] [\deg rees]$$

$$2\pi \times \ell_r = \theta \times \frac{\pi}{180}$$

$$\ell_r = \frac{\theta \times \frac{\pi}{180}}{2\pi} = \frac{\theta}{360}$$

- 예를 들어, 어떤 전송선로의 전기적 길이가 $\ell = 0.45\lambda$ 로 주어졌다면,

$$\ell = \ell_r \lambda$$

- 과 비교하여,

$$\ell_r = 0.45$$

- 임을 알 수 있다.

1. 전송 선로의 물리적 길이와 전기적 길이의 이해

IT COOKBOOK

- 따라서, 전기적 길이 $\ell = 0.45\lambda$ 를 각도 단위로 변환하면,

$$\theta = \left[2\pi \times 0.45 \times \frac{180}{\pi} \right] [\text{degrees}] = 162^\circ$$

- 이다.

- 이 각도를 전기적 길이로 변환하기 위하여 다음과 같이 계산하면,

$$\ell_r = \frac{162^\circ}{360^\circ} = 0.45$$

- 이 전송선로의 전기적 길이는


$$\ell = \ell_r \lambda = 0.45\lambda$$

- 가 됨을 확인할 수 있다.

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

- 그림에 보인 바와 같이 무손실 전송 선로의 전기적 길이가 $l = 0.45\lambda$ 이고, 부하 임피던스 (load impedance, Z_L)가 $Z_L = (65 + j30)\Omega$ 일 때, 전압 반사 계수(reflection coefficient, Γ), 정재파비 (standing wave ratio, SWR)와 전송 선로의 입력단에서 바라본 입력 임피던스(input impedance, Z_{in})를 구하시오.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Workspace 생성과 ADS Schematic의 생성

- ADS를 사용하여 주어진 문제를 해결하기 위하여 그림에 보인 바와 같이 "ex2_1_wrk"라는 Workspace를 생성한다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Workspace 생성과 ADS Schematic의 생성

- ADS Schematic을 생성하기 위하여 좌측 그림과 같이 ADS Main Window의 다섯번째 아이콘을 클릭하여 "New Schematic Window"를 생성한다.
- "New Schematic Window" 아이콘을 클릭하면 우측 그림과 같이 새로운 윈도우가 팝업된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Workspace 생성과 ADS Schematic의 생성

- 사용자가 원하는 이름을 지정하고 "Create Schematic" 버튼을 클릭하면, 좌측 그림과 같이 Schematic Window가 팝업된다.
- ADS Main Window를 활성화하여 "Folder View" 탭을 확인해 보면, 우측 그림과 같이 "ex2_1_wrk"라고 명명된 Workspace 밑에 "ex2_1_cell_1"이라고 명명된 cell의 schematic이 생성된 것을 확인할 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 배치
 - ADS Schematic을 생성하기 위하여 그림과 같이 Schematic Window의 회로 부품(circuit components) "Palette" 풀다운 메뉴를 클릭한다.
 - Schematic Window에는 매우 다양한 회로 부품의 Schematic 모델- ADS에서는 "instance"로 통칭된다-이 내장되어 있다.
 - 회로 부품은 크게 회로 소자(circuit element)와 회로 소자를 동작하게 하는 다양한 전원들(sources)로 구분할 수 있다.
 - 이 문제를 해결하기 위하여 필요한 회로 소자는 전송 선로에 대한 모델과 전송 선로 종단(termination) 모델이다.
 - 그리고, Schematic Simulation을 실행하기 위하여 "Simulation-S_Param" 시뮬레이터(simulator)가 필요하다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 배치
 - 회로 소자, 전원, 시뮬레이터를 차례로 배치하는 방법은 다음과 같다.
 - 이 문제의 전송 선로를 모델링하기 위하여 좌측 그림과 같이 "TLines-Ideal" "Palette" 풀다운 메뉴를 선택하면 우측 그림에서 보인 바와 같이 다양한 전송 선로 모델을 확인할 수 있다.
 - 이들 중 가장 단순한 전송 선로 모델은 우측 그림에 보인 첫번째 회로 소자인 "ads_tlines:TLIN"이다.
 - 주어진 문제를 해결하기 위하여 충분한 이상적인 전송 선로(ideal transmission line) 모델이다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 배치
 - 이 회로 소자를 선택하고 마우스 포인터를 Schematic Window로 움직이면 좌측 그림과 같이 점선으로 표시된 "TLIN" 회로 소자를 볼 수 있을 것이다.
 - 이 모양을 Schematic Window에 클릭하면 우측 그림과 같이 "TLIN" 회로 소자 모델을 Schematic Window에 배치하게 된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 배치

– 이 문제에서 부하 임피던스는 수식으로 주어져 있으므로, 회로 부품 “Palette” 풀다운 메뉴에서 좌측 그림과 같이 “Eqn Based-Linear”를 선택하고 “ads_datacmps:Z1P_Eqn” 회로 소자를 선택하여 우측 그림과 같이 배치하면 된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 배치
 - 이 회로소자를 동작시키기 위하여 전원이 필요하다.
 - 전송선로와 관련된 문제의 경우 scattering parameter(S-parameter) 시뮬레이션을 수행하게 되며, S-parameter 시뮬레이션의 경우는 좌측 그림과 같이 "Simulation-S Param" 메뉴에 있는 전원 모델을 사용하게 된다.
 - S-parameter 시뮬레이션의 전원은 우측 그림과 같이 "ads_simulation:Term" instance를 사용하면 된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 배치
 - "ads_simulation:Term" instance를 배치한 Schematic Window 모습을 그림에서 확인할 수 있다.
 - 이렇게 배치된 회로 소자들을 적절히 연결하고 시뮬레이션을 하면 된다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 연결
 - 배치된 회로 소자들을 적절히 분산시키고 그림과 같이 연결하면 된다.
 - 배치한 회로 소자에 적색으로 표시된 단자는 반드시 다른 회로 소자와 반드시 연결되어야 함을 표시한다.
 - 연결이 안된 단자가 있으면 ADS Simulation 도중 에러가 발생하거나 경고 메시지를 받게 된다.
 - 좌측 그림과 같이 "Insert Wire" 버튼을 누르면 우측 그림과 같이 점선으로 표시되는 흑색 점선 열십자 안내선이 나타난다.
 - 열십자의 크로스 부분을 회로 소자의 단자에 클릭하면 회로 소자의 단자에 적색이 사라지며 "Wire"가 생성된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 연결
 - 연결이 필요한 부분을 "Wire"를 이용하여 연결하면 그림에 보인 바와 같이 ADS Schematic 일부가 완성된다.
 - "Wire"를 사용하여 회로 소자들을 모두 연결하고 남은 단자가 그림의 하단에 적색 박스로 표시된 바와 같이 있을 것이다.
 - 이 단자는 접지(GROUND)와 연결해야 한다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자의 연결
 - 좌측 그림과 같이 “Insert GROUND” 버튼을 클릭하여 접지 소자를 생성한 후, 우측 그림과 같이 적색 단자에 연결해 주면 이 문제를 해결하기 위한 ADS Schematic 일부가 완성된 것이다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 숫자로 할당하는 방법
 - 회로 소자의 값을 편집하는 2가지 방법을 소개한다.
 - 첫번째 방법은 소자별로 편집하고자 하는 항목에 대해 직접 값을 입력하는 것이다.
 - 직접 값을 입력하는 방법도 2가지가 있다.
 - 직접 값을 입력하는 첫번째 방법은 다음과 같다.
 - Schematic Window에서 사용자가 편집하고자 하는 회로 소자를 더블 클릭하면, 좌측 그림과 같이 "Edit Instance Parameters"라는 윈도우가 팝업되면서, 해당 회로소자에 대한 다양한 항목의 소자 값을 편집할 수 있다.
 - 문제에서 전송 선로의 Z_0 (characteristic impedance, 특성 임피던스)가 200 Ω 으로 주어져 있으므로, 좌측 그림과 같이 "Edit Instance Parameters" 윈도우에서 Z 항목에 200을 입력하고 해당 윈도우 하단의 "OK" 버튼을 클릭하면 우측 그림과 같이 회로도에 반영되었음을 확인할 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 숫자로 할당하는 방법
 - 직접 값을 입력하는 두 번째 방법은 회로 소자를 더블 클릭하지 않고, 편집하고자 하는 항목을 클릭하면 수정 원도우가 해당 항목에서 그림에 보인 바와 같이 바로 열린다.
 - 수정 원도우에 값을 입력하여 수정하면 ADS Schematic을 얻을 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 변수로 할당하는 방법
 - 회로 소자의 값을 편집하는 두번째 방법은 그림과 같이 "Insert VAR: Variable Equation" 아이콘을 사용하는 것이다.
 - 회로 소자의 값을 직접 편집하는 첫번째 방법보다는 "Insert VAR: Variable Equation" 기능을 활용하는 방법을 추천한다.
 - 이 방법을 활용하면 ADS를 보다 효율적으로 사용할 수 있게 된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 변수로 할당하는 방법
 - "Insert VAR: Variable Equation" 기능의 사용법은 다음과 같다.
 - "Insert VAR: Variable Equation" 아이콘을 클릭하고, Schematic Window의 임의의 위치를 클릭하면 그림과 같이 "VAR" instance가 생성된다.
 - 이 "VAR" instance는 회로 소자의 값을 변수로 할당하고, 해당 변수의 값을 특정 숫자 또는 수식으로 정의할 수 있다.
 - 예를 들어, "TLIN" 소자는 3개의 파라미터 - Z (characteristic impedance: 특성 임피던스), E (electrical length in degree: 단위가 각도인 전송 선로의 전기적 길이), F(frequency: 주파수) - 로 모델링되는 소자이다.
 - 이 3개의 파라미터를 변수로 할당할 수 있다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 변수로 할당하는 방법
 - 변수로 할당하는 방법은 다음과 같다.
 - "TLIN" 소자를 더블 클릭하면 좌측 그림과 같이 "Edit Instance Parameters" 윈도우가 팝업된다.
 - 좌측 그림과 같이 사용자가 원하는 변수를 영문과 숫자를 사용하여 공백 없이 지정한다.
 - 변수가 할당된 파라미터의 단위는 자동으로 "None"으로 변환되지만, 필요에 따라 우측 그림과 같이 단위를 지정할 수도 있다.



2. 전송 선로 회로 해석


■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집

- 회로 소자 값을 변수로 할당하는 방법

- » "TLIN" 소자의 파라미터를 변수로 지정한 후, "VAR" instance에 동일한 변수를 정의하면, ADS는 "VAR"에 정의된 변수를 자동으로 해당 회로 소자의 변수로 인식하고 Schematic Simulation에 적용한다.
 - » 따라서, 변수를 할당하고 정의할 때 동일 변수의 철자에 오타가 발생하지 않도록 주의해야 한다.
 - » "VAR" instance를 편집하기 위하여 "VAR"를 더블 클릭하면 "Edit Instance Parameters" 윈도우가 그림과 같이 팝업된다.
 - » 그림과 같이 우측의 "Name" 항목에 사용자가 원하는 변수를 편집하고, 원하는 값을 "Variable Value" 항목에 편집한다.
 - » "Variable Value"의 단위는 "None"이다.
 - » 이와 같이 편집한 후 그림 하단의 두번째 버튼, "Apply"를 클릭하면 좌측에 변수가 정의되고 값이 할당된 것을 확인할 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 변수로 할당하는 방법
 - 사용자의 필요에 따라 그림과 같이 "Name" 항목에 추가로 변수를 편집하고 "Variable Value"에 원하는 값을 할당하거나 또는 수식을 편집하고 좌측 하단에 "Add" 버튼을 누르면 추가로 변수를 수식으로 정의할 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 변수로 할당하는 방법
 - "VAR" instance 편집을 마치면 그림에 보인 바와 같은 ADS Schematic을 얻을 수 있다.
 - 그림의 ADS Schematic에서 추가로 설명할 부분이 있다.
 - "TLIN" 소자의 세번째 파라미터는 "F"는 주파수를 의미하며 "freq"라는 변수로 할당되어 있다.
 - 하지만, "freq"라는 문자열에 대하여 "VAR" instance에 별도로 정의하지 않았다.
 - 이 이유는 "freq"는 ADS에서 별도로 지정된 전역 변수(global variable) 이기 때문이다.
 - "freq"는 항상 주파수(frequency)를 의미하며, 사용자가 다른 의미로 사용할 수 없는 전역 변수임을 기억해야 한다.



2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집

- 회로 소자 값을 변수로 할당하는 방법

- » 이와 유사한 개념으로 ADS에는 미리 정의된 내장상수(pre-defined built-in constant)가 있다.
 - » 앞 장의 그림 회로도의 "VAR"의 변수 중에서 "phase_velocity_light"는 c0라는 문자열이 할당되어 있고, "electrical_length_deg"라는 변수가 수식으로 정의되어 있는데, 수식에 "pi"라는 문자열이 쓰이고 있다.
 - » ADS에서 문자열 "c0"는 광속(speed of light)를 의미하며, 문자열 "pi"는 원주율 π 를 의미한다.
 - » 이와 같이 ADS에서는 미리 정의된 내장상수를 마련해두고, 수식에 사용할 수 있도록 하고 있다.
 - » 따라서, 어떤 변수에 수식을 할당할 경우, 미리 정의된 내장 상수로 지정된 문자열을 사용하면 해당 문자열에 할당된 값이 자동으로 수식 계산에 사용된다.

문자열	값	의미
e	2.718282...	자연 로그의 밑 e
ln10	2.302585...	ln (10)
c0	2.99792458e+08 m/s	광속 (speed of light)
e0	8.854188...e-12 F/m	진공의 유전율 (vacuum permittivity = $1/(u_0 \cdot c_0^2)$)
u0	1.256637...e-6 H/m	진공의 투자율 (vacuum permeability = $4\pi \cdot 10^{-7}$)
boltzmann	1.380658e-23 J/K	볼츠만의 상수 (Boltzman's constant)
qelectron	1.60217733e-19 C	전자의 전하량 (charge of an electron)
planck	6.6260755e-34 J*s	플랑크의 상수 (planck's constant)
pi	3.141593...	π (Pi)

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 회로 소자 값을 변수로 할당하는 방법
 - » 문제에서 부하 임피던스는 복소수로 주어져 있으므로 "Eqn Based-Linear"라는 회로 소자 메뉴 중 "ads_datacmps:Z1P_Eqn" 회로 소자를 사용하였다.
 - » 이 회로 소자의 값도 변수 "ZL"로 할당하였고, "VAR"에 "ZL"의 값을 복소수로 정의하였다.
 - » ADS에서는 복소수를 표시할 때 앞의 그림 회로도에 보인 바와 같이 "60 + j*30"으로 입력한다.
 - » ADS에서 "j" 문자는 $\sqrt{-1}$ 을 의미하며, 반드시 "j"와 숫자 사이에 "*" 기호를 삽입해야 한다.
 - » "j30"으로 입력하면 Schematic Simulation 실행 과정에서 에러가 발생한다.
 - » ADS에서는 "i"를 $\sqrt{-1}$ 로 인식하지 않으며, ADS Schematic 작성 과정에서 경고를 발생하며 Schematic Simulation 실행 과정에서 에러가 발생하므로 사용하지 않는다.

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 변수에 수식을 할당하는 방법
 - 그림은 앞의 회로도에서 "VAR" instance만을 따로 떼어내어 보였다.
 - "VAR" instance는 사용자의 필요에 따라 1개 이상을 사용할 수 있다.
 - 그림에서 보인 예와 같이, 좌측 "VAR1" instance는 숫자가 할당되는 변수용으로 사용하고, 우측 "VAR2" instance는 수식이 할당되는 변수용으로 사용할 수도 있다.
 - "VAR2" instance의 경우, 이 문제에서 필요한 전송 선로의 길이를 각도 단위로 표시하기 위하여 설계된 것이다.
 - ADS에서 이상적인 전송 선로 모델의 전기적 길이를 각도 값으로 입력해야 하며, 단위는 degree(°)이다.

```
Var Eqn VAR
Var Eqn VAR2
er=1
phase_velocity_light=c0
wavelength=(phase_velocity_light/sqrt(er))/freq
phase_constant=(2*pi)/wavelength
electrical_length=0.45*wavelength
electrical_length_deg=phase_constant*electrical_length*180/pi
```

- 문제에서, 전송 선로의 길이는 전기적 길이로 주어져 있으므로, 앞 절에서 설명한 방법에 따라 "VAR" instance를 이용하여 변수 ("electrical_length_deg")를 수식으로 할당해 두면 단순히 "electrical_length"의 파장에 곱해진 숫자만 바꾸면 간편하게 전송 선로의 전기적 길이를 각도로 변환할 수 있게 된다.
- 위의 예처럼, 수식의 길이가 매우 길 경우, 변수를 여러 개 설정하고 수식을 여러 개로 나누어 표현할 수도 있다.
- 다만, 주의할 점은 변수의 문자열에 일관성이 유지되어야 한다.

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- 회로소자 값의 편집
 - 변수에 수식을 할당하는 방법
 - » 수식을 편집할 때 앞서 언급한 전역 변수, 미리 정의된 내장상수와 더불어 ADS에 내장된 함수를 사용할 수도 있다.
 - » 예를 들면, 앞 장의 그림 우측에 보인 "VAR2"의 세번째 수식인 "wavelength"라는 변수에 할당된 수식을 살펴보자.
 - » 이 식은, TEM 파의 파장을 구하는 공식을 표현한 것이다.
 - » 우리가 알고 있는 수학 기호로 이 수식을 표현하면, 다음과 같다.

$$\lambda = \frac{c}{\sqrt{\epsilon_r}}$$

- » 식에서 각각 c는 광속, ϵ_r 은 전송선로 유전체의 상대 유전율, f는 주파수이다.
- » 앞 장 그림의 수식과 식을 비교하면 "sqrt(er)"라는 문자열을 발견할 수 있을 것이다.
- » 이 "sqrt(er)" 문자열을 수학 기호로 표시하면 $\sqrt{\epsilon_r}$ 이다.
- » 즉 "sqrt()"는 근호 (root)를 표현하는 ADS의 내장 함수이다.
- » ADS는 매우 강력한 프로그래밍 언어인 Application Extension Language (AEL)을 지원하며, 수학적 함수는 대부분 AEL에 내장되어 있다.
- » 필요한 수학 함수가 있거나 AEL 프로그래밍에 관심이 있는 경우 Keysight Technologies에서 운영하는 웹사이트 (edadocs.software.keysight.com)에서 AEL을 검색하면 관련 정보를 찾을 수 있다.

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성


- ADS Schematic의 완성
 - 이 문제에서 구해야 하는 결과물은 부하에서의 전압 반사 계수(reflection coefficient, r), 정재파비(standing wave ratio, SWR)와 입력 임피던스(input impedance, Z_{in})이다.
 - 주어진 전송 선로는 복소부하 임피던스 (complex load impedance)로 종단(termination)되어 있는 1-port 네트워크이다.
 - 따라서, 부하에서의 전압 반사 계수는 S-parameter Simulation으로 계산되는 "S11" 값이 되며, 정재파비를 계산해주는 ADS의 instance, "VSWR"을 Schematic Window에 배치하면 된다.
 - 그리고, 마지막으로 전송선로의 입력에서 바라본 입력 임피던스를 계산해주는 ADS의 instance, "Zin"을 배치하면 된다.
 - 그런데, 여기에서 고려해야 할 점이 있다.
 - 전압 반사 계수와 정재파비의 경우 부하에서 바라본 "S11" 값을 이용하여 계산해야 하는 값이고, 입력 임피던스는 전송 선로의 입력단에서 바라본 "S11" 값을 이용하여 계산해야 하는 값이다.
 - 따라서, 이 2개의 "S11" 값을 구분하기 위하여 부하 임피던스에 직접 "ads simulation:Term"을 연결한 회로를 추가해야 한다.

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- ADS Schematic의 완성
 - 이 부분을 추가한 회로, "VSWR", "Zin"을 추가하여 완성된 ADS Schematic을 그림에 보였다.
 - 정재파비 instance, "VSWR"와 입력 임피던스 instance, "Zin"은 "Simulation-S_Param" palette에서 찾을 수 있다.



2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- ADS Schematic의 완성
 - 정재파비 instance는 "VSWR" instance이며, 이 instance의 "VSWR1=vswr(S11)"에 할당된 "S11"은 앞 장 회로도의 왼쪽 회로의 입력 "Term1, Num=1" instance로부터 시뮬레이션 될 것임을 의미한다.
 - "Term"의 번호가 "Num=1" 임을 주목하라.
 - 입력 임피던스 instance는 "Zin" instance이며, 이 instance의 "Zin1=zin(S22, PortZ2)"에 할당된 "S22"는 앞 장 회로도의 오른쪽 회로의 입력 "Term2, Num=2" instance로부터 계산될 것임을 의미한다.
 - "Term"의 번호가 "Num=2" 임을 주목하라.
 - "Zin1=zin(S22, PortZ2)"의 "PortZ2"는 입력 포트 임피던스로써 이 문제의 경우는 $Z_0 = 200\Omega$ 이다.

2. 전송 선로 회로 해석


■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - ADS Schematic이 완성되었으므로 그림에 표시된 "Simulate" 아이콘을 클릭해 보자.



- "Simulate" 아이콘을 클릭하면 그림과 같이 "Missing Simulation Controller"라는 경고 윈도우가 팝업될 것이다.
- 이 윈도우에 안내되어 있는 것처럼 "component palette"에서 적절한 "Simulation Controller"를 선택하여 ADS Schematic에 배치해야 한다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - RF/마이크로파 공학과 관련된 대부분의 시뮬레이션은 "S-parameters Simulation"을 사용한다.
 - S-parameter "Simulation Controller"는 그림에 보인 바와 같이 "Simulation-S Param"이라는 palette의 "ads simulation:S_Param" instance를 사용한다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - 앞 장 우측 그림의 좌측 하단에 적색 박스로 표시된 instance가 "Scattering Parameter Simulation" instance이다.
 - 이 instance에서 "Scattering Parameter Simulation"에 대한 조건을 설정하기 위하여 마우스로 선택 후 더블 클릭을 하면 다음 그림과 같은 원도우가 팝업된다.
 - "Scattering Parameter Simulation" 원도우에는 차례대로 "Frequency", "Parameters", "Noise", "Output", "Display" 등 5개의 탭이 있다.
 - 이 문제를 해결하기 위하여 필요한 탭은 "Frequency" 탭, "Display" 탭, 그리고 "Output" 탭이다.
 - 나머지 2개의 탭은 default 상태에서 변경하지 않는다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - 옆의 그림에 보인 "Frequency" 탭에서는 S-parameter Simulation 주파수를 설정한다.
 - "Frequency" 탭에서 설정된 주파수는 자동적으로 ADS의 전역 변수인 "freq"에 할당된다.
 - 일반적으로 RF/マイ크로파 회로에 대한 S-parameter Simulation이나 회로망 분석기(network analyzer)를 이용한 S-parameter 측정은 특정 주파수 대역을 설정하여 "frequency sweep" 시뮬레이션 또는 측정을 수행한다.
 - "Frequency" 탭을 살펴보면 "Sweep Type"을 "Single point", "Linear", "Log"로 설정할 수 있고, "Start/Stop"이나 "Center/Span"으로 특정 주파수 대역을 설정할 수 있다.
 - 이 문제에서는 주파수가 특정되지 않고, 전송 선로의 길이가 전기적 길이로 설정되어 있다.
 - 따라서, "Sweep Type"을 "Single point"로 설정하고 임의의 주파수를 선택하면 된다.
 - 편의상, "Frequency"는 1.0 GHz로 설정한다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - "Scattering-Parameter Simulation" controller의 경우, 기본 설정으로 "Start", "Stop", "Step" 항목을 Schematic Window에 "Display"하도록 되어 있다.
 - "Single point"로 "Sweep Type"을 설정할 경우 이 세 항목은 값이 없게 된다.
 - 따라서, 시뮬레이션 주파수를 확인하기 위하여 그림에 보인 "Display" 탭에서 "Freq"를 선택하면 시뮬레이션 주파수를 Schematic Window에서 확인할 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - 다음 그림에 보인 "Output" 탭에서는 Schematic Window에서 설정한 "VAR" 변수 또는 수식의 값을 시뮬레이션 후에 확인할 수 있도록 S-parameter Simulation 수행 전에 S-parameter Simulation 수행 후 생성되는 "datasets"에 저장하도록 설정하는 것이다.
 - S-parameter Simulation "datasets"에 대해서는 S-parameter Simulation 결과값을 확인하는 단계에서 설명하기로 한다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - "Output" 탭에서 "Add/Remove" 버튼을 클릭하면, 그림과 같이 "Edit OutputPlan: 1" 윈도우가 팝업된다.
 - 그림에 보인 바와 같이, 최초에는 왼쪽의 "Equations" 영역에 Schematic Window의 "VAR" instance에 정의한 변수들이 보이고, "Current Selection" 영역은 빈 공간으로 남아있다.
 - 사용자의 필요에 따라 원하는 변수들을 선택하여 "Add>>" 버튼을 클릭하면 그림과 같이 "Current Selection" 영역으로 옮겨진다.
 - 필요없다고 생각되는 변수는 "Current Selection" 영역에서 선택한 후, "<<Remove" 버튼을 누르면 제거된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation
 - 위의 작업을 모두 마친 후 "Edit OutputPlane: 1" 윈도우를 닫고 "Scattering-Parameter Simulation" controller 윈도우를 닫으면 시뮬레이션을 실행할 수 있는 상태가 된다.
 - S-parameter Simulation 수행 직전의 Schematic Window는 다음 그림에 보인 바와 같다.
 - 이제, 그림 상단에 표시된 "Simulate" 아이콘을 클릭하면 Schematic Simulation 이 실행된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - "hpeesofsim" 윈도우
 - » "Simulate" 버튼을 누르면 그림과 같은 "hpeesofsim" 윈도우가 자동 팝업된다.
 - » "hpeesofsim" 윈도우는 그림에서 확인할 수 있듯이 "Simulation Messages"와 "Status/Summary"로 나뉘어져 있다.
 - » "Simulation Messages"는 Schematic Simulation 도중 문제가 발생하면 여러나 경고 메시지가 보여지는 부분이다.
 - » Schematic Simulation이 정상적으로 수행되면 그림의 "Simulation Messages"와 같이 공백이다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - "hpeesofsim" 윈도우
 - » "Status/Summary"에는 Schematic Simulation 실행 정보를 보여준다.
 - » 시작과 종료 시간, 시뮬레이션 종류, 컴퓨터 자원 사용 시간, 시뮬레이션 결과인 "dataset" 저장 경로 등 매우 구체적인 Schematic Simulation 실행 정보를 확인할 수 있다.
 - » 앞 장 그림의 하단 적색 박스에 표시된 "dataset"의 저장 경로는 ADS Main Window의 "File View" 탭을 선택하면 확인할 수 있다.
 - » 다음 그림에서 확인할 수 있듯이 Schematic Window의 cell 이름 ("ex2_1_cell_1")과 동일한 "dataset" 파일이 파일확장자 ".ds"로 저장되어 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - "hpeesofdds/Data Display" 윈도우
 - » Schematic Simulation이 성공적으로 종료되면 "hpeesofdds/Data Display" 윈도우가 잠시 팝업 되었다가 사라지면서 그림에 보인 "ex2_1_cell_1" 윈도우가 팝업된다.
 - » 그림의 좌측에 적색 박스로 표시된 "Item Palette"의 아이콘을 이용하여 사용자가 선택한 형식으로 Schematic Simulation 결과값을 확인할 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - Schematic Simulation 결과값 확인
 - » "Item Palette"에는 다양한 아이콘이 있다.
 - » 이 "hpeesofdds/Data Display" 윈도우의 "Item Palette""는 세로로 보이는 것이 기본 설정이지만, "Item Palette" 윈도우를 우측으로 확장시키면 가로로 설정할 수도 있다.
 - » Schematic Simulation 결과는 직각 좌표계 그래프("Rectangular Plot" 또는 "Stacked Rectangular Plot") 또는 극 좌표계 그래프 ("Polar")로 그릴 수도 있고, Smith chart("Smith")를 그릴 수도 있으며, 시뮬레이션 값을 숫자로 확인("List")할 수도 있다.
 - » 안테나의 복사 패턴("Antenna")을 그릴 수도 있고, 수식 ("Equation")을 편집하여 계산 값을 얻을 수도 있다.
 - » 이 문제의 경우, Schematic Simulation을 통하여 단일 주파수에 대한 부하에서의 전압 반사 계수(reflection coefficient, r), 정재파비 (standing wave ratio, SWR)와 입력 임피던스 (input impedance, Z_{in})를 구해야 한다.
 - » 즉, 시뮬레이션 값을 숫자로 확인하는 "List"를 이용하면 된다.





2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - Schematic Simulation 결과값 확인
 - » 좌측 그림에 보인 바와 같이 "List" 아이콘이 "Item Palette" 중간쯤에 위치한다.
 - » 우측 그림과 같이 "List" 아이콘을 클릭하여 선택하고 우측으로 마우스 커서를 옮기면 적색 점선 열십자에 적색 실선 박스가 보일 것이다.
 - » 이 상태에서 마우스를 클릭하면 "Plot Traces & Attributes" 윈도우가 자동 팝업된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - Schematic Simulation 결과값 확인
 - » 그림 상단 우측에 표시된 "List" 아이콘 좌측 바로 밑에 "Datasets and Equations" 항목이 있다.
 - » 현재 cell인 "ex2_1_cell_1"이 풀다운 메뉴에 있음을 확인할 수 있다.
 - » 이 풀다운 메뉴 밑에 Schematic Simulation의 결과값이 나열되어 있다.
 - » "Scattering-Parameter Simulation" controller 윈도우의 "Output" 탭에서 설정했던 Schematic Window의 "VAR" instance의 변수들이 S-parameters와 함께 "List" 되어 있음을 확인할 수 있다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 부하에서의 전압 반사 계수 (reflection coefficient, Γ)
 - » 부하에서의 전압 반사 계수는 $S(1, 1)$ 값이다.
 - » 그림에 보인 바와 같이 "Datasets and Equations" 항목의 " $S(1, 1)$ "을 선택하여 ">>Add>>" 버튼을 누르면 "Traces"에 " $S(1, 1)$ "이 보이는 것을 확인할 수 있다.
 - » 왼쪽 하단의 "OK" 버튼을 누르면 " $S(1,1)$ " 값을 확인할 수 있다.



2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 부하에서의 전압 반사 계수 (reflection coefficient, Γ)
 - » S-parameter는 일반적으로 복소수이며, 복소수를 표현하는 방법은 크기와 위상각 (magnitude/degrees)을 이용한 극좌표 형식 (polar form)으로 표현하거나, 실수부와 허수부를 이용한 직각 좌표 형식(rectangular form)으로 표현한다.
 - » 그림에 표시된 "S(1, 1)"은 크기와 위상각을 이용한 극좌표 형식이다.


freq	S(1,1)
1.000 GHz	0.519 / 161.012

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 부하에서의 전압 반사 계수 (reflection coefficient, Γ)
 - » 사용자의 필요에 따라 직각 좌표 형식으로 표현해 야한다면 그림에 보인 바와 같이 " hpeesofdds/Data Display " 윈도우의 "Option-Preferences..."에서 설정을 변경하면 된다.




2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 부하에서의 전압 반사 계수 (reflection coefficient, Γ)
 - 좌측 그림에 보인 바와 같이 "Preferences" 윈도우에서 "Plot" 탭의 "List" 탭 하단의 "Complex Data Format"의 풀다운 메뉴에 "Mag/Degrees"로 선택되어 있음을 확인할 수 있다.
 - 풀다운 메뉴를 내려보면 5개의 선택 사항이 있음을 확인할 수 있다.
 - "Real/Imaginary" 항목을 선택한 후 다시 "List" 값을 확인하면 우측 그림과 같이 바뀌어 있음을 확인할 수 있다.




freq	S(1,1)
1.000 GHz	-0.490 + j0.169

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 부하에서의 정재파비 (standing wave ratio, SWR)
 - » 부하에서의 정재파비와 앞서 구했던 전압 반사 계수를 동시에 표시하기 위하여 다음 그림에 보인 바와 같이 설정한다.



2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 부하에서의 정재파비 (standing wave ratio, SWR)
 - » "OK" 버튼을 누르면 그림과 같이 결과값을 확인할 수 있다.
 - » 앞 장 그림의 "Traces"에 "S(1, 1)"과 "VSWR1"이 동시에 "Add"되어 있기 때문에, 그림에 보인 바와 같이, "S(1, 1)"과 "VSWR1"이 같이 표시된다.

freq	S(1,1)	VSWR1
1.000 GHz	-0.490 + j0....	3.154

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 전송 선로 입력단에서 바라본 입력 임피던스 (input impedance, Z_{in})
 - » 같은 방법으로 전송 선로 입력단에서 바라본 입력 임피던스를 구하면 그림과 같은 결과값을 얻을 수 있다.

freq	S(1,1)	VSWR1	Zin1
1.000 GHz	-0.490 + j0.169	3.154	64.682 - j26.845


- » 이상으로, 문제에서 요구한 부하에서의 전압 반사 계수(reflection coefficient, Γ), 정재파비(standing wave ratio, SWR)와 입력 임피던스 (input impedance, Z_{in})는 모두 구했다.

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 전송 선로의 전기적 길이의 각도 단위 값 계산
 - » 이 문제에서 주어진 전송 선로의 전기적 길이를 각도 단위로 변환하는 공식을 Schematic Simulation에 입력하여 계산한 결과 값을 그림과 같이 확인해 볼 수 있다.



2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - 전송 선로의 전기적 길이의 각도 단위 값 계산
 - » 그림에서 확인한 바와 같이 Schematic Window의 "VAR" instance에서 설정했던 "electrical_length_deg" 값을 "List"에서 확인할 수 있다.
 - » 이 값은 1절에서 유도했던 공식을 이용하여 전송선로의 전기적 길이가 $l = 0.45\lambda$ 때, 이 전기적 길이에 대응하는 전송선로의 각도 단위 변환 공식을 이용하여 계산한

$$\theta = \left[2\pi \times 0.45 \times \frac{180}{\pi} \right] [\text{deg rees}] = 162^\circ$$

» 와 일치함을 확인할 수 있다.

freq	electrical_length_deg
1.000 GHz	162.000

2. 전송 선로 회로 해석

■ 실습 1. 임의의 수식으로 표현되는 부하 임피던스

▪ Schematic Window에 ADS Schematic 생성

- Schematic Simulation 결과값 확인
 - Schematic Simulation의 결과값 최종 확인
» 문제에서 요구한 모든 결과값을 그림에 보인 바와 같이 "hpeesofdds/Data Display" 윈도우에 동시에 표시할 수 있음을 확인할 수 있다.

freq	S(1,1)
1.000 GHz	0.519 / 161.012

freq	S(1,1)
1.000 GHz	-0.490 + j0.169

freq	S(1,1)	VSWR1
1.000 GHz	-0.490 + j0.169	3.154


freq	Zin1
1.000 GHz	64.682 - j26.845

freq	electrical_length_deg
1.000 GHz	162.000

3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스


- 어떤 무손실 50Ω 전송 선로에 저항과 커패시터가 직렬로 연결된 부하 임피던스로 종단되어 있다.
- 부하 저항 $R_L = 75\Omega$ 과 부하 커패시터 $C_L = 5\text{ pF}$ 이고, 동작 주파수는 500 MHz 일 때, (a) 이 부하 임피던스에서 발생하는 전압 반사 계수를 복소 평면의 극좌표 형식과 직각 좌표 형식으로 각각 표현하고, (b) 부하 임피던스를 $Z_L = R_L + jX_L$ 형식으로 변환하여 500 MHz 에서 부하 임피던스 값을 복소 평면의 직각 좌표 형식으로 표현하고, (c) 이 전송 선로의 길이가 2m 이고, 전송 선로의 상대 유전율이 4 일 때, 전송 선로의 입력에서 바라본 입력 임피던스를 구하시오.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스(a)


- 문제의 부하 임피던스에 대한 Schematic Simulation 수행하기 위하여, Workspace “ex2_2_wrk” 생성하고, Schematic “ex2_2_cell_1” 생성한 다음, “Basic Components”와 “Simulation-S_Param” palette의 회로 소자를 이용하여 앞 장의 그림에 보인 부하 임피던스를 다음 그림과 같이 ADS Schematic으로 생성한다.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (a)


- “VAR” instance를 이용하여 회로 소자 값을 변수로 설정하고, 문제에 주어진 값으로 그림과 같이 편집한다.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (a)

- “Simulation-S_Param” palette의 “Scattering-Parameter Simulation”를 그림에 보인 바와 같이 ADS Schematic에 배치하고, 문제를 해결하기 위한 관련 파라미터 – 주파수, 출력 값 등 – 를 설정한다.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (a)

- Schematic Simulation을 수행하고, Schematic Simulation 결과 값을 출력한다.
- 이 문제의 경우 출력 값은 전압 반사 계수이므로 앞 장의 그림에 보인 ADS Schematic의 S(1, 1) 값을 “Mag/Degrees” 형식과 “Real/Imaginary” 형식으로 각각 출력하면 된다.
- Schematic Simulation 결과 값은 다음 그림과 같다.


freq	S(1,1)
500.0 MHz	0.488 / -41.571

freq	S(1,1)
500.0 MHz	0.365 - j0.324

3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (b)

- (a) 번의 Schematic Simulation으로부터 구해진 datasets을 이용하여, “ex2_2_cell_1.dds” 윈도우의 “Item” palette의 “Equation” 아이콘을 이용하면 부하 임피던스, $Z_L = R_L + jX_L$ 형식으로 변환할 수 있다.
- “Equation” 아이콘을 클릭하고, “ex2_2_cell_1.dds” 윈도우의 빈 곳을 클릭하면 좌측 그림의 하단에 보인 것과 같이 “Enter Equation” 윈도우가 팝업된다.




3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (b)

- “Enter equation here:” 항목에 사용자가 원하는 수식을 편집할 수 있다.
- 이 문제에서 구해야 하는 것은 부하 임피던스를 복소 평면의 직각좌표 형식의 복소수 값을 구하는 것이다.
- 이 값은,

$$Z_L = R_L + jX_L = R_L + \frac{1}{j\omega C_L} = R_L + \frac{1}{2\pi f C_L}$$


- 로 표현되는 값이다.
- 따라서, 그림에 보인 바와 같이, 편집해야 하는 식의 좌변은 “ Z_L ”이고, “=” 기호의 우변은 위 식의 우변을 편집하면 된다.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (b)

- 식을 편집할 때 “ R_L ”과 “ C_L ” 같은 “VAR” instance에 할당됐던 변수를 그림에 보인 바와 같이 “`<<Insert>>`” 버튼을 이용하여 수식의 해당자리에 삽입하면 된다.
- ADS Schematic에서 “ C_L ” 값의 단위를 “pF”으로 설정하였기 때문에 “ C_L ”의 리액턴스 (reactance) 값을 계산하기 위하여 “p”(=pico)에 해당하는 “1e-12”가 수식에 반드시 포함되어야 한다.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

IT COOKBOOK

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (b)

- 수식 편집을 마치고 “OK” 버튼을 클릭하면 그림과 같은 수식이 “ex2_2_cell_1.dds” 윈도우에 나타날 것이다.



$$\text{Eqn } ZL = RL + 1/(j^2 * \pi * freq * CL * 1e-12)$$

- 그림에 보인 수식은 “List” 아이콘을 이용하여 계산 값을 확인할 수 있다.

3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (b)


- “List” 아이콘을 클릭하여 “Plot Traces & Attributes” 윈도우를 열면 다음 그림에 보인 바와 같이 해당 원도우가 팝업된다.
- “Datasets and Equations” 항목의 풀다운 메뉴를 클릭하면 좌측 그림에 보인 바와 같이 “Equations” 항목을 선택할 수 있다.
- 풀다운 메뉴에서 “Equations” 항목을 선택하면, “ZL”이라는 항목이 우측 그림에 보인 바와 같이 표시된다.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (b)

- 좌측 그림에 보인 바와 같이 “ZL” 을 선택하고 “>>Add>>” 버튼을 클릭하고 “OK” 버튼을 클릭하면 “ex2_2_cell_1.dds” 원도우에 우측 그림에 보인 바와 같이 “ZL” 값을 얻을 수 있다.



freq	ZL
500.0 MHz	75.000 - j63.662


3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (c)

- 전송선로의 물리적 길이와 유전체의 상대 유전율($\epsilon_r = 4$)이 주어져 있으므로, 파장을 계산하여 전송 선로의 물리적 길이를 각도의 단위로 변환할 수 있다.
- 파장을 계산할 때 주의해야 할 점은 전송 선로의 유전체가 공기가 아니므로 위상 속도(phase velocity)를 아래와 같은 식을 이용하여 계산해야 한다.

$$v_p = \frac{c}{\sqrt{\epsilon_r}}$$

- 이 문제를 해결하기 위한 ADS Schematic은 그림에 보인 바와 같다.



3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (c)

- ADS에서 광속 (speed of light)는 미리 정의된 내장 상수 (pre-defined built-in constant) “c0 = 2.99792458 X 10⁸m/s”로 정의되어 있으므로 이를 사용하였다.
- 파장을 계산하기 위하여,

$$v_p = f\lambda$$

$$\lambda = \frac{v_p}{f}$$

- 라는 공식을 사용한다.

```
Var  
Eqn VAR2  
er=4  
physical_length=2  
phase_velocity_length=c0  
wavelength=(phase_velocity_length/sqrt(er))/freq  
phase_constant=(2*pi)/wavelength  
length_r=physical_length/wavelength  
electrical_length=length_r*wavelength  
electrical_length_deg=phase_constant*electrical_length*180/pi
```

3. 전송 선로 회로 해석: 집중 소자 값으로 지정된 부하 임피던스

■ 실습 2. 집중 소자 값으로 지정된 부하 임피던스 (c)

- 앞 장의 그림에 보인 ADS Schematic을 이용하여 Schematic Simulation을 수행하면 전송 선로 입력에서 입력 임피던스를 구할 수 있다.

freq	Zin1
500.0 MHz	17.490 - j5.831

- 이와 더불어, 전송 선로의 물리적 길이, 입력 신호의 파장, 전송 선로의 전기적 길이, 전송 선로의 전기적 길이를 각도 단위로 환산한 표를 그림에 보인 바와 같이 구할 수 있다.


freq	physical_length	wavelength
500.0 MHz	2.000	0.300

freq	electrical_length	...al_length_deg
500.0 MHz	2.000	2401.661

4. 단락 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 3. 문제


- 어떤 50Ω 전송 선로의 물리적 길이가 1.5m 이고 동작 주파수는 2.4 GHz 이며 단락 회로로 종단되어 있다.
- 이 전송 선로는 공기 라인(air line)이다.
- (a) 이 전송 선로의 입력 임피던스를 구하고, (b) 이 전송 선로 회로를 집중 소자(lumped elements)로 구성된 등가 회로로 변환하시오.



4. 단락 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 3. 문제(a)

- 입력 임피던스를 구하기 위한 ADS Schematic은 그림과 같다.



4. 단락 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 3. 문제(a)

- 이 문제에서 전송 선로가 단락 회로로 종단되었다고 했기 때문에, “TLines-Ideal” palette의 “TLSC” instance를 사용하면 된다.
- 전송 선로가 공기 라인이므로 전송 선로에 사용된 유전체의 상대 유전율 $\epsilon_r = 1$ 이다.
- “VAR” instance에 “ ϵ_r ”로 변수를 정의하고 1을 할당하였다.
- Schematic Simulation을 실행하고 결과 값을 출력하면 그림과 같은 입력 임피던스를 구할 수 있다.

freq	Zin1
2.400 GHz	2.507E-9 + j2.612

4. 단락 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 3. 문제(a)

- 이론적으로 단락회로로 종단된 전송선로의 입력 임피던스는

$$Z_{in}^{sc} = jZ_0 \tan \beta l$$

- 로 알려져 있다.
- 위 식에서

$$\tan \beta l \geq 0$$

- 이면, 이 전송선로회로는 인덕터로 모델링되고,

$$\tan \beta l \leq 0$$

- 이면, 커패시터로 모델링 된다.
- $\tan\beta l$ 값을 계산하기 위하여 그림과 같이 ADS “Equation”을 편집하여 계산 값을 출력할 수 있다.

Eqn tan_beta_l=tan(phase_constant*physical_length)

- 편집한 식으로부터 $\tan\beta l$ 값을 계산하면 그림에 보인 바와 같이 양의 값이므로 이 전송선로 회로는 인덕터로 모델링할 수 있다.

freq	tan_beta_l
2.400 GHz	0.052

4. 단락 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 3. 문제(a)

- 단락 회로로 종단된 전송 선로의 입력 임피던스 이론식을 사용하기 위하여 “Equation” 기능을 사용하여 그림과 같이 계산식을 편집하고 입력 임피던스를 구하면,

Eqn $Zin_SC=j*Z0*(\tan(phase_constant*physical_length))$

- 그림에 표시된 결과값을 얻을 수 있다.

freq	Zin_SC
2.400 GHz	0.000 + j2.612

- Schematic Simulation으로부터 얻은 결과 값과 이론식에 의한 결과 값의 허수부가 일치하는 것을 확인할 수 있다.
- “Zin1”的 실수부 값은 매우 작은 값 ($2.507\text{n}\Omega$)이므로 무시하면 결국 이론 값인 “Zin_SC”와 일치한다고 결론 내릴 수 있다.

4. 단락 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 3. 문제(b)


- 이 전송 선로 회로를 집중 소자로 구성된 등가 회로로 변환하기 위하여 그림과 같은 “Equation”을 정의한다.

Eqn $R_{in} = \text{re}(Z_{in1})$

Eqn $L_{in} = \text{im}(Z_{in1}) / (2\pi f_{req})$

- ADS “Equation”에서 “re”와 “im”라는 함수는 각각 입력 임피던스, “ Z_{in1} ”의 실수부와 허수부를 구하는 ADS 내장 함수이다.
- “ R_{in} ”과 “ L_{in} ”은 각각 “ Z_{in1} ”의 저항 값과 인덕턴스 값을 의미한다.
- 입력 임피던스의 허수부가 양의 값이기 때문에 인덕턴스로 모델링 됨을 기억하자.
- ADS “Equation”에서 수식으로 계산된 값과 등가 회로를 그림에 각각 보였다.


freq	R_{in}	L_{in}
2.400 GHz	2.507E-9	1.732E-10



4. 단락 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 3. 문제(b)


- 집중 소자 등가 회로의 입력 임피던스를 좌측 그림에 보인 ADS Schematic을 생성하여 Schematic Simulation을 수행하면, 집중 소자로 구성된 등가 회로의 입력 임피던스는 우측 그림에 보인 바와 같다.
- 우측 그림에 보인 "Zin1"은 이전 ADS Schematic을 생성하여 Schematic Simulation을 수행한 결과인 "Zin1"과 동일한 값임을 확인할 수 있다.



5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제


- 어떤 50Ω 전송 선로의 물리적 길이가 1.5m 이고, 동작 주파수는 2.4 GHz 이며, 개방 회로로 종단되어 있다.
- 이 전송 선로는 공기 라인(air line)이다.
- (a) 이 전송 선로의 입력 임피던스를 구하고 (b) 이 전송 선로 회로를 집중 소자 (lumped elements)로 구성된 등가 회로로 변환하시오.



5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제(a)

- 입력 임피던스를 구하기 위한 회로도는 그림과 같다.



5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제(a)

- 문제에서 전송 선로가 개방 회로로 종단되었다고 했기 때문에, “TLines-Ideal” palette의 “TLOC” instance를 사용하면 된다.
- 전송 선로가 공기 라인이므로 상대 유전율 $\epsilon_r = 1$ 이다.
- “VAR” instance에 “ ϵ_r ”로 변수를 정의하고 1을 할당하였다.
- Schematic Simulation을 실행하고 결과 값을 출력하면 그림에 보인 바와 같은 입력 임피던스를 구할 수 있다.

freq	Zin1
2.400 GHz	9.184E-7 - j957.037

5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제(a)

- 이론적으로 단락 회로로 종단된 전송 선로의 입력 임피던스는

$$Z_{in}^{oc} = -jZ_0 \cot \beta l$$

- 로 알려져 있다.
- 위 식에서

$$\cot \beta l \geq 0$$

- 이면, 이 전송 선로 회로는 커패시터로 모델링되고,

$$\cot \beta l \leq 0$$

- 이면, 인덕터로 모델링된다.
- $\cot \beta l$ 값을 계산하기 위하여 그림과 같이 ADS “Equation”을 편집하여 계산 값을 출력할 수 있다.

```
Eqn cot_beta_l=cot(phase_constant*physical_length)
```

- $\cot \beta l$ 계산 값은 그림에 보인 바와 같이 양의 값이므로 이 전송 선로는 커패시터로 모델링할 수 있다.

freq	cot_beta_l
2.400 GHz	19.141

5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제(a)

- 개방 회로로 종단된 전송 선로의 입력 임피던스 이론식을 이용하기 위하여 “Equation” 기능을 사용하여 그림에 보인 바와 같이 계산식을 편집하고 입력 임피던스를 구하면,

Eqn $Zin_OC = -j * Z0 * (\cot(\text{phase_constant} * \text{physical_length}))$

- 그림에 보인 결과값을 얻을 수 있다.

freq	Zin_OC
2.400 GHz	0.000 - j957.037

- Schematic Simulation으로부터 얻은 결과 값 “Zin1”과 이론식에 의한 결과 값 “Zin_OC”의 허수부가 일치하는 것을 확인할 수 있다.
- “Zin1”的 실수부 값은 매우 작은 값($0.9184\mu\Omega$) 이므로 무시하면 결국 이론 값인 “Zin_OC”와 일치한다고 결론 내릴 수 있다.

5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제(b)


- 이 전송 선로 회로를 집중 소자로 구성된 등가 회로로 변환하기 위하여 그림에 보인 “Equation”을 정의한다.

Eqn $R_{in} = \text{re}(Z_{in1})$

Eqn $C_{in} = -1/(2\pi f_{req} \text{im}(Z_{in1}))$

- 그림에 보인 ADS “Equation”에서 “re”와 “im”는 각각 입력 임피던스, “ Z_{in1} ”의 실수부와 허수부를 구하는 ADS 내장 함수이다.
- “ R_{in} ”과 “ C_{in} ”은 각각 “ Z_{in1} ”의 저항 값과 커패시턴스 값을 의미한다.
- 입력 임피던스의 허수부가 음의 값이기 때문에 커패시턴스로 모델링 됨을 기억하자.
- ADS “Equation”에서 수식으로 계산된 값과 등가 회로를 그림에 각각 보였다.


freq	R_{in}	C_{in}
2.400 GHz	9.184E-7	6.929E-14



5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제(b)


- 집중 소자 등가회로의 입력 임피던스를 그림에 보인 회로도를 이용하여 시뮬레이션하면 집중소자로 구성된 등가회로의 입력 임피던스를 검증할 수 있다.
- Schematic Simulation을 실행하면 아래 그림에 보인 바와 같은 결과 값을 얻을 수 있고, 이 값은 앞 장의 그림에 보인 전송 선로의 입력 임피던스와 유사한 값이지만 소수점 둘째 자리부터 값이 다르다.



5. 개방 회로로 종단된 전송 선로에 대한 등가 회로

■ 실습 4. 문제(b)

- 원인을 분석하기 위하여 커패시턴스 값을 소수점 다섯째자리까지 구하여 그림에 보인 ADS Schematic으로 수정하여 다시 Schematic Simulation을 실행해보자.
- 그림에 보인 ADS schematic을 이용한 Schematic Simulation 결과 값이 앞 장 그림에 보인 전송 선로의 입력 임피던스와 동일한 값을 얻을 수 있음을 확인할 수 있다.
- “Cin”을 계산하기 위하여 분수 계산을 수행하면서 유효 숫자 자리수를 제한하여 발생한 수치 해석적 오류임을 알 수 있다.




freq	Zin1
2.400 GHz	9.184E-7 - j957.037

6. $\lambda/4$ 변환기(quarter-wavelength transformer) 의 입력 임피던스

■ 실습 5. 문제


- 어떤 100Ω 전송 선로의 전기적 길이가 $l = 0.25\lambda$ 이고, 동작 주파수는 1 GHz 이며, $Z_L=50\Omega$ 으로 종단되어 있다.
- 이 전송 선로는 공기 라인(air line)이다.
- (a) 이 전송 선로의 입력 임피던스를 구하고,
- (b) 이 전송 선로의 입력단에 전기적 길이가 $f = 2\lambda$ 인 100Ω 전송 선로를 추가로 연결 했을 때 추가로 연결된 전송 선로의 입력단에서 바라본 입력 임피던스를 구하시오.



6. $\lambda/4$ 변환기(quarter-wavelength transformer)의 입력 임피던스

■ 실습 5. 문제 (a)

- 문제의 회로도에 표시된 입력 임피던스, $Zin1$ 을 구하기 위한 ADS Schematic을 그림에 보였다.



- Schematic Simulation을 실행하면 그림에 보인 바와 같은 입력 임피던스 값을 얻을 수 있다.

freq	Zin1
1.000 GHz	$200.000 + j1.837E-14$

6. $\lambda/4$ 변환기(quarter-wavelength transformer) 의 입력 임피던스

IT COOKBOOK

■ 실습 5. 문제 (a)

- 이 문제에서 주어진 전송 선로의 전기적 길이가 $C = 0.25\lambda$ 로 주어져 있는데, 이 전기적 길이를 갖는 전송 선로는 특별히 $\lambda/4$ 변환기(quarter-wavelength transformer)라는 이름으로 명명되어 있다.
- 이론적으로 $\lambda/4$ 변환기의 입력 임피던스는

$$Z_{in} = \frac{Z_0^2}{Z_L}$$

- 변환기의 길이는

$$\ell = \frac{\lambda}{4} + \frac{n\lambda}{2}$$

- 이며, 이 식에서 n 은 정수다.
- 식로부터 이 문제의 이론적 답을 구하면

$$Z_{in} = \frac{Z_0^2}{Z_L} = \frac{100^2}{50} = 200\Omega$$

- 이다.

6. $\lambda/4$ 변환기(quarter-wavelength transformer) 의 입력 임피던스

■ 실습 5. 문제(a)

- Schematic Simulation으로부터 구한 “Zin1” 값에는 매우 작은 허수부가 존재한다.
- 허수부가 양의 값이므로 매우 작은 인덕턴스 값이 존재함을 알 수 있다.
- 이 등가 인덕턴스 값은 그림에 보인 수식으로부터 계산할 수 있다.

$$\text{Eqn } \text{Leq}=\text{im}(Zin1)/(2*\pi*\text{freq})$$

- 그림에 보인 등가 인덕턴스 식을 이용한 등가 인덕턴스 값은 그림과 같으며, 매우 작은 값이므로 무시 할 수 있다.

freq	Leq
1.000 GHz	2.924E-24


- 전송 선로의 전기적 길이 $l = 0.25\lambda = \lambda/4$ 를 각도 단위로 표시하면 그림에 보인 바와 같은 값을 얻을 수 있다.

freq	electrical_length_deg
1.000 GHz	90.000

6. $\lambda/4$ 변환기(quarter-wavelength transformer)의 입력 임피던스

■ 실습 5. 문제 (b)

- 입력 임피던스, Z_{in2} 를 구하기 위한 ADS Schematic을 그림과 같이 보였다.



- ADS Schematic을 이용하여 Schematic Simulation을 실행하면 (a) 번 문제의 변환기의 전송선로 길이를 90° 로 표시하고, $\lambda/4$ 변환기 입력단에 전기적 길이가 $l = 2\lambda$ 인 전송 선로를 추가로 연결했을 때의 입력 임피던스를 구할 수 있다.
- Schematic Simulation을 실행하면 그림에 보인 바와 같은 입력 임피던스 값을 얻을 수 있다.

freq	Zin1
1.000 GHz	200.000 + j3.000E-8

6. $\lambda/4$ 변환기(quarter-wavelength transformer) 의 입력 임피던스

■ 실습 5. 문제 (b)

- (a) 번의 값과 비교해보면 입력 임피던스의 실수부는 변하지 않고, 허수부만 증가하였음을 알 수 있다.
- 이 문제에서 $\lambda/4$ 변환기의 입력단에 추가된 전송 선로의 길이는 $\lambda/2$ 의 4배이므로 이론적으로 입력 임피던스는 변하지 않는다.
- 다만, 전송 선로가 물리적으로 증가했기 때문에 일정한 인덕턴스 값의 증가한 것이다.
- 입력 임피던스의 허수부를 등가 인덕턴스로 변환하기 위하여 그림에 보인 ADS “Equation”을 사용하여 등가 인덕턴스를 계산할 수 있다.

Eqn $Leq=im(Zin1)/(2*pi*freq)$


- 그림에 보인 바와 같이 무시할 만큼 작은 등가 인덕턴스 값을 얻을 수 있다.

freq	Leq
1.000 GHz	4.775E-18

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제


- 부하 임피던스 $Z_L = (100 - j50)\Omega$ 을 50Ω 전송 선로에 정합하기 위하여 동작 주파수 500 MHz에서,
 - (a) 집중 소자 정합 네트워크(lumped element matching network 또는 L-section matching network)를 설계하고
 - (b) 정합 네트워크 입력단에서 반사 계수의 주파수 응답을 구하시오.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

- L-section 정합 네트워크를 설계하기 위하여, ADS에서 제공하는 Smith Chart Utility 기능을 사용할 수 있다.
- “DA_SmithChartMatch” instance 배치
 - Smith Chart Utility를 사용하기 위하여 Schematic Window에서 그림에 보인 바와 같이 회로 부품 palettes의 “Smith Chart Matching” palette를 선택하면, “Place Smith Chart Matching Network” instance를 볼 수 있다.





7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ “DA_SmithChartMatch” instance 배치

- “Place Smith Chart Matching Network” instance를 Schematic Window에 배치하기 위하여 해당 아이콘을 클릭하면 좌측 그림에 보인 바와 같은 “Place SmartComponent” 윈도우가 팝업된다.
- “Place SmartComponent” 윈도우에 언급된 ADS의 “All Utility SmartComponents” 중 하나가 “Smith Chart Utility” 이다.
- “OK” 버튼을 클릭하면 “DA_SmithChartMatch” instance가 우측 그림에 보인 바와 같이 Schematic Window에 배치된다.
- 이 instance를 사용하기 위하여 Smith Chart Utility를 사용해야 한다.





7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility 개요
 - 좌측 그림과 같이 Schematic Window의 풀다운 메뉴 중 “Tools - Smith Chart ...”라는 메뉴를 클릭하면 Smith Chart Utility 윈도우가 팝업될 때, 우측 그림에 보인 바와 같이 “SmartComponent Sync” 윈도우가 동시에 팝업된다.
 - ADS에 의해 선택된 옵션인 “Update SmartComponent from Smith Chart Utility”을 그대로 두고 “OK” 버튼을 누른다.
 - 이 옵션을 선택하면, Smith Chart Utility 윈도우에서 Smith chart를 이용하여 설계된 정합 네트워크가 Schematic Window에 배치해 두었던 “DA SmithChartMatch” instance에 자동 반영된다.

ex2_6_cell_1:schematic] * (Schematic):7





7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility 개요
 - Smith Chart Utility를 살펴보면, 초기 화면은 "Impedance Chart"가 청색으로 보인다.
 - 잘 알려진 것처럼 Smith chart는 impedance chart(좌측 그림)와 admittance chart(우측 그림)로 사용할 수 있다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility 개요
 - 사용자의 필요에 따라 admittance chart로 사용할 수도 있고, 그림처럼 impedance chart와 admittance chart를 동시에 사용할 수도 있다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility 개요
 - Smith Chart Utility는 Schematic Window의 "DA SmithChartMatch" instance와 1:1로 짹을 맺는다.
 - 현재 Workspace에 ADS Schematic이 1개 있고, 이 Schematic Window에 "DA SmithChartMatch" instance가 1개 있으므로 그림에서 확인할 수 있는 바와 같이 "Current Schematic" 풀다운 메뉴와 "Smartcomponent" 풀다운 메뉴에 각각 1개씩의 해당 항목이 보인다.
 - Workspace에 다수의 schematics와 "SmartComponent"가 있다면 이 2개의 풀다운 메뉴에서 선택할 수 있다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 주파수는 500 MHz로 주어져 있고, 50 Ω 전송 선로에 부하 임피던스를 정합할 수 있는 정합 네트워크를 설계해야 한다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 앞 장의 그림에 보인 바와 같이 주파수("Freq (GHz)")와 특성 임피던스 ("Z₀")를 입력하고, "Normalize" 항목은 체크 상태로 둔다.
 - "Define Source/Load Network Terminations..." 버튼을 클릭하면 그림에 보인 바와 같이 "Network Terminations" 윈도우가 팝업 된다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 앞 장의 그림에 보인 바와 같이 "Enable Source Termination"과 "Enable Load Termination"을 체크하고, "Source Impedance"는 풀다운 메뉴에서 "Resistive"를 선택하여 "50Ohm"을 입력하고, "Load Impedance"는 풀다운 메뉴에서 "Complex Impedance"를 선택하여 "(100-j*50)Ohm"을 입력한 후, "OK" 버튼을 누른다.
 - 이제 Smith Chart Utility 윈도우에 있는 Smith chart를 살펴보면, 그림에 보인 바와 같이 문제의 부하 임피던스가 윈도우 하단에 표시되어 있음을 확인할 수 있다.
 - 그리고 부하 임피던스 값은 정규화 ("Normalize")된 값임을 알 수 있다.
 - 앞서 "Normalize" 항목을 체크해 둔 상태이기 때문에 정규화된 부하 임피던스(normalized load impedance) 값이 표시되어 있음을 확인할 수 있다.


7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계



문제의 부하 임피던스가

Load impedance (부하 임피던스) 값이

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - Smith chart 사용법에 익숙한 사용자라면 부하 임피던스의 정규화 개념을 이해하고 있을 것이다.
 - 간단하게 설명하면, Smith chart를 사용하기 위하여 전송 선로의 특성 임피던스 (Z_0)로 부하 임피던스를 다음 식처럼 나눴을 때,

$$z_L = \frac{Z_L}{Z_0}$$

- 의 결과 값을 정규화된 부하 임피던스(z_L)라고 하며 소문자로 표시한다.
 - 위 식을 이용하여 문제의 z_L 을 구하면,

$$z_L = \frac{Z_L}{Z_0} = \frac{100 - j \times 50}{50} = 2 + j(-1)$$

- 이 된다.
- 이 값이 앞 장 그림 하단에 보인 Smith chart에 "Load Impedance" 항목의 "Z:"에 표시된 값이다.
- "Z:"의 하단에 보인 "Y:"는 z_L 의 역수 즉 정규화된 부하 어드미턴스(normalized load admittance) (y_L) 값이다.

$$y_L = \frac{1}{z_L} = \frac{1}{2 - j \times 1} = 0.4 + j0.2$$

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법



- Smith Chart Utility를 활용한 정합 네트워크 설계
 - Smith Chart Utility 원도우의 우측 하단에 보인 "Network Schematic"의 "ZL"을 클릭하면, 좌측의 Smith chart에 "ZL"이 선홍색(magenta)으로 표시되는 것을 확인할 수 있다.
 - 이 "ZL"을 Smith chart의 중심으로 이동시키는 것이 정합 네트워크를 설계하는 목표이다.
 - L-section 정합 네트워크의 설계는 커패시터나 인덕터를 직렬 또는 병렬로 연결하여 ZL을 Smith chart의 중심으로 이동시키는 것이다.
 - Smith chart의 중심에서의 normalized impedance(또는 admittance) 값은 $(1 + j \times 0)$ 이다.
 - 따라서, 첫번째로 해야 할 일은 앞의 그림에서 ZL을 $(1 + jx)$ 원 위로 옮기는 것이다.
 - 이를 실행하기 위하여 커패시터를 ZL에 병렬(shunt)로 연결해본다.

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - Smith Chart Utility 원도우의 좌측에 좌측 그림에 보인 바와 같이 회로 부품 "Palette"에서 "Shunt Capacitor"를 클릭한다.
 - 그리고 Smith chart 위로 커서를 움직이면 우측 그림에 보인 바와 같이 Z_L 을 시작점으로 하여 회색 원이 그려지는 것을 확인할 수 있다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 그림의 회색 원과 $(1 + jx)$ circle이 교차하는 점 2개가 발생한다.
 - 그림에 표시한 바와 같이 이 점들의 값은 각각 $1 + jx_1$ 과 $1 + jx_2$ 이며, x_1 과 x_2 값은 Smith Chart Utility에서 자동으로 계산한다.





7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - "Shunt Capacitor"를 추가했을 때 그려지는 회색 원과 $(1 + jx)$ 원이 만나는 점을 대략적으로 클릭하면 아래 그림과 같이 $(1 + jx)$ 원 위에 초록색 점이 찍히면서 $1.00031 + j(-1.222481)$ 라는 값을 보여준다.
 - 보다 정밀한 값을 구하기 위하여 Smith Chart Utility 상단의 "Zoom In" 아이콘을 이용하여 $1.00532 + j(-1.22582)$ 값을 보다 정밀하게 $(1 + jx)$ 원과 만나는 점을 찾을 수도 있다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법


- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 앞 장 그림에서 보인 normalized load impedance의 값인 $1.00532 + j(-1.22582)$ 의 실수부는 1에 매우 근접한 값이므로 이 값으로 충분하다.
 - 이제 $1.00532 + j(-1.22582)$ 의 허수부를 0으로 만들면 Smith chart의 중심에서의 normalized impedance 값인 $(1 + jx0)$ 를 얻을 수 있다.
 - 허수부를 0으로 만들기 위하여 $j(1.22582)$ 값을 더해주면 된다.
 - 수학적으로 $j(1.22582)$ 를 더주는 것은 회로적으로는 직렬 인덕터를 연결해주는 것과 같다.
 - $1.00031 + j(-1.22582)$ 의 허수부는 음의 값을 가지므로 용량성 리액턴스(capacitive reactance), 즉 커패시터 성분이다.
 - 이 커패시터 성분을 소거하기 위하여 직렬로 유도성 리액턴스 (inductive reactance), 즉 인덕터 성분을 더해주면 되는 것이다.

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 이를 "Smith Chart Utility" 윈도우에서 실행하기 위하여 "Palette"에서 그림에 보인 바와 같이 "Series Inductor"를 선택하고 Smith chart 위로 마우스 커서를 옮기면, 회색의 원이 그려진다.
 - 아래 그림과 같이 Smith chart의 중심, 즉 "Z" 값이 $(1 + jx0)$ 에 최대한 근접하도록 하여 클릭한다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 앞 장의 그림에서 볼 수 있듯이, "Shunt Capacitor"와 "Series Inductor"가 연결된 후 "Z"값은 $1 + jx0$ 임을 확인할 수 있다.
 - $1.00031 + j(-1.22481)$ 값의 실수부는 이론적으로 "Series Inductor"를 연결한 후에도 유지되어야 하는 것과 일치 한다.
 - 하지만, 항상 이론처럼 실수부가 항상 유지되는 것은 아니다.
 - 왜냐하면 Smith chart 위에서 "Serie Inductor"의 값을 그래픽으로 조정하는 과정에 발생하는 그래픽 해상도 문제와 관련이 있다.
 - "Series Inductor"를 연결하기 전의 실수부 값이 유지되지 않는다고 하더라도 "Series Inductor" 값을 그래픽으로 조정하는 과정에서 전후 값이 매우 근접한 값이면 충분하다.
 - "Shunt Capacitor"와 "Series Inductor"로 구성된 정합 네트워크의 "Network Response"가 앞 장의 그림의 우측 상단에 그래프로 표시되었다.
 - 정합 네트워크의 성능은 동작 주파수 500 MHz에서 반사 계수(s11)의 크기(Mag)가 0이 되면 최고의 성능으로 평가할 수 있다.
 - 그림에서 확인할 수 있는 바와 같이 500 MHz에서 "S11"의 크기가 0에 매우 근접한 값임을 확인할 수 있다.


7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 이 결과를 Schematic Window에 반영하기 위하여 “Build ADS Circuit” 버튼을 클릭하면, Schematic Window가 그림과 같이 팝업되며, “DA SmithChartMatch1” instance가 선택되어 있다.
 - 좌측 그림의 상단에 있는 “Push Into Hierarchy” 아이콘을 누르면 Smith Chart Utility에서 설계했던 L-section 정합 네트워크를 확인할 수 있다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 그림에 보인 바와 같이 L-section 정합 네트워크의 회로 소자 값이 자동으로 계산되어 있다.
 - 그림에 보인 L-section 정합 네트워크가 Smith Chart Utility 윈도우에서 구했던 $1 + jx_1$ 와 관련된 첫번째 정합 네트워크이다.
 - 그림 상단에 보인 “Pop Out” 버튼을 클릭하면 “DA SmithChartMatch1” instance가 있는 상위 ADS Schematic으로 돌아간다.





7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 두번째 정합 네트워크는 $1 + jx_2$ 와 관련된 것이다.
 - 두번째 정합 네트워크를 설계하기 위하여 Schematic Window에 좌측 그림과 같이 "DA_SmithChartMatch2" instance를 추가로 배치하고, 우측 그림과 같이 다시 Smith Chart Utility 윈도우를 연다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - Smith Chart Utility 윈도우에 표시한 것처럼 "Smart Component" 풀다운 메뉴에 "DA SmithChartMatch2"가 추가된 것을 확인할 수 있다.
 - 이 항목을 선택하면 그림과 같이 "SmartComponent Sync" 윈도우가 다시 팝업된다.
 - 이전과 마찬가지로 첫번째 항목, "Update SmartComponent from Smith Chart Utility"를 선택하고 "OK"를 눌러 윈도우를 닫는다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 두번째 정합 네트워크를 설계하기 위하여, 그림에 보인 바와 같이 Smith Chart Utility 원도우의 풀다운 메뉴 "Edit-Reset"를 클릭하여 이전 정합 네트워크를 삭제한다.
 - 그림 우측에 "SmartComponent" 풀다운 메뉴에 "DA_SmithChartMatch2"가 유지되어 있음을 확인하고 다음 단계로 넘어간다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

■ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 주파수("Freq (GHz)")와 특성 임피던스 ("Z0")를 확인하고, "Define Source/Load Network Terminations..." 버튼을 클릭하여 "Network Terminations"를 이전과 같이 설정한후 "OK" 버튼을 누르면 다시 처음부터 정합 네트워크를 설계할 수 있는 상태로 설정된다.
 - "Shunt Capacitor"를 추가하면 그림과 같이 회색 원과 $(1 + jx)$ 원이 교차하는 점에서의 "Z:" 값을 읽을 수 있다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법


- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 이론적으로 $1 + jx_2$ 점은 $1 + jx_1$ 점과 서로 결레 복소수(complex conjugate) 관계이다.
 - 왜냐하면 Smith chart는 Smith chart의 중심을 지나는 수평축을 기준으로 대칭이기 때문이다.
 - 따라서, 이론적으로 $1 + jx_2$ 점은 $1 + jx_1$ 점의 "Z:" 값인 $1.00031 + 1(-1.22481)$ 의 결레 복소수인 $1.00031 + j1.22481$ 값을 그림에 보인 바와 같이 찾을 수 있다.
 - 하지만, 항상 결레 복소수를 찾을 수 있는 것은 아니다.
 - 원인은 "Smith Chart Utility" 윈도우의 Smith chart에서 그래픽으로 조정하여 정해지는 값이기 때문이다.
 - 만약 결레 복소수 값을 얻지 못해도, 근사적으로 유사한 값을 찾으면 충분하다.

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 1.00031 + j1.22481 값의 허수부를 소거하기 위하여 그림에 보인 바와 같이 "Series Capacitor"를 연결하면 Smith chart의 원점 ($1 + j \times 0$)으로 이동하여 정합 네트워크를 완성할 수 있다.





7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 결과 값을 Schematic Window에 반영하기 위하여 "Build ADS Circuit"을 클릭하면, Schematic Window가 좌측 그림과 같이 팝업된다.
 - "Push Into Hierarchy" 버튼을 클릭하면, 우측 그림과 같이 정합 네트워크를 확인할 수 있다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법


- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 그런데, 그림의 정합 네트워크를 살펴보면 "Shunt Capacitor"가 음의 값을 갖는다.
 - 수동 소자를 이용하여 음의 커패시턴스를 구현하는 것은 물리적으로 불가능하다.
 - Normalized load impedance, $Z_L = 2 + j(-1)$ 의 허수부를 1.00031 + j1.22481로 바꾸기 위해서는 j2.22481이 필요하고 허수부가 양의 값을 갖기 위해서는 " Shunt Inductor"가 필요하다.
 - ADS는 오류를 발생시키지 않고 수학적 계산에 따라 물리적으로 불가능한 음의 커패시턴스를 리턴한 것이다.
 - 이와 같이 컴퓨터 시뮬레이션 결과는 반드시 옳은 결과를 내는 것이 아니라는 것을 명심하고 사용자는 배경 이론을 충실히 학습해야 한다.

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법

- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 두번째 정합 네트워크는 그림에 보인 바와 같이 재설계해야 한다.




7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(a)

▪ Smith Chart Utility 사용법


- Smith Chart Utility를 활용한 정합 네트워크 설계
 - 설계 결과를 Schematic Window에 반영하여 얻은 정합 네트워크를 확인하면 그림과 같다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답


- 앞서 설계된 2개의 정합 네트워크의 성능은 주파수 응답 특성을 비교 분석하여 평가할 수 있다.
- 전송 선로가 포함된 회로의 주파수 응답 특성은 S-parameter 시뮬레이션 중 주파수 스윕(frequency sweep)을 이용하여 파악할 수 있다.
- 이를 실행하기 위하여 그림에 보인 ADS Schematic을 작성한다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답


- “Scattering-Parameter Simulation” 윈도우에서 그림에 보인 바와 같이 주파수 스윕(frequency sweep)으로 설정한다.
- “Sweep Type”은 “Linear”로 선택하고 시작(“Start”) 주파수는 0 GHz, 종료(“Stop”) 주파수는 2GHz, 시뮬레이션 주파수 간격 (“Step-size”)는 10MHz로 설정한다.
- 설정된 주파수 간격을 기준으로 “Scattering-Parameter Simulation”의 횟수 (“Num. of pts.”)는 자동 계산된다.
- 그림의 경우는 201번의 “Scattering-Parameter Simulation”을 실행하게 된다.
- 주파수 간격을 촘촘히 설정하면 “Scattering-Parameter Simulation”의 횟수는 증가한다.
- 예를 들어, 주파수 간격을 1MHz로 설정하면 S-parameter 시뮬레이션의 횟수는 2001 번으로 증가한다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답


- Schematic Simulation을 실행하면 결과 값을 확인할 수 있는 윈도우가 자동 팝업된다.
- 이 문제의 경우 그림에 보인 바와 같이 “Rectangular Plot”과 “Smith” 아이콘을 사용하여 반사계수- $S(1, 1)$ 또는 $S(2, 2)$ - 의 크기를 직각 좌표 그래프와 Smith chart에서 서로 비교할 수 있다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답

- 좌측 그림에 보인 바와 같이 $S(1, 1)$ 과 $S(2, 2)$ 를 동시에 선택하여 ">>Add>>" 버튼을 클릭하면 "Complex Data"라는 윈도우가 우측 그림에 보인 바와 같이 팝업된다.
- 이 윈도우는 복소수 데이터를 어떤 형태로 그래프에 그릴 것인지 선택하는 윈도우다.
- 보통의 경우 복소수의 크기를 데시벨(decibel (dB)) 스케일로 표시하기 위하여 "dB"로 선택하는 것이 일반적이지만, 사용자의 필요에 따라 해당 복소수의 크기("Magnitude"), 위상("Phase"), 실수부("Real part"), 허수부("Imaginary part") 등으로 표시할 수도 있다.
- 이 문제에서는 "dB" 스케일과 크기로 각각 그래프를 출력해볼 것이다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계



■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답

- “dB”로 선택하여 그래프를 출력하면 좌측 그림과 같이 출력되고, “Magnitude”로 선택하여 그래프를 출력하면 우측과 같이 출력된다.

```
m2  
indep(m2)=5.000E8  
plot_vs(dB(S(2,2)), freq)=-44.837
```

```
m1  
indep(m1)=5.000E8  
plot_vs(dB(S(1,1)), freq)=-42.416
```


```
m3  
freq=500.0MHz  
mag(S(1,1))=0.008
```



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답

- 앞 장 그림의 "m1 ~ m3"는 결과 값 표시 ("hpeesofdds/Data Display") 윈도우의 풀다운 메뉴 "Marker - New ..." 메뉴를 이용하여 표시한 것이다.
- 500MHz에서 각 그래프의 실제 값을 확인할 수 있다.



7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

IT COOKBOOK

■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답

- 앞 장 그림에 보인 2개의 정합네트워크의 주파수응답 특성으로부터 성능을 살펴보면, 동작 주파수 500 MHz에서는 반사 계수의 크기가 0.000154 임을 확인할 수 있다.
- “dB” 스케일로 보면 반사 손실(return loss: RL)이 50 dB를 초과하는 특성을 확인할 수 있다.
- RL은 아래의 식으로 정의한다.


$$RL = -20 \log |\Gamma| = -20 \log |S_{11}|$$

- 위 식의 $|\Gamma|$ 는 반사계수의 크기이며, 이 문제의 경우 $S(1, 1)$ 또는 $S(2, 2)$ 의 크기이다.
- 그림의 상단 우측에서 보인 바와 같이 반사 계수의 크기는 0에 근접한 값이다.
- 하지만, 그림의 상단 좌측에 보인 바와 같이 500 MHz에서 근사적으로 RL은 76 dB이며, $|\Gamma| = 0.000154$ 로 환산된다.
- 즉, RL이 76dB이면 입력 신호 크기 대비 0.0154%의 반사파가 발생한다는 의미이며, 공학적으로 무시 할 만한 수준으로 판단할 수 있다.

7. 집중 소자(Lumped element)를 이용한 정합 네트워크(matching network) 설계

■ 실습 6. 문제(b) 정합 네트워크 입력단에서 반사계수의 주파수응답


- Smith chart에서 확인해 볼 수 있듯이, 500 MHz에서 정합 네트워크의 입력단에서 바라본 반사 계수의 크기와 입력 임피던스는 각각 0과 50 Ω 에 근사함을 확인할 수 있다.
- 이와 같이, 정합 네트워크 입력단에서 바라본 반사 계수의 크기와 입력 임피던스 값으로부터, Smith Chart Utility를 이용한 이상의 과정으로부터 설계된 정합 네트워크가 매우 훌륭하게 작동되고 있다고 결론지을 수 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제

- 부하 임피던스 $Z_L = (100 - j50)\Omega$ 을 50Ω 전송 선로에 정합하기 위하여 동작 주파수 500 MHz에서,
- (a) 단락 회로로 종단된 병렬 단일 스터브(shunt single-stub terminated with short circuit) 정합 네트워크 (matching network)를 설계하고,
- (b) 개방 회로로 종단된 병렬 단일 스터브 (shunt single-stub terminated with open circuit) 정합 네트워크를 설계하고,
- (c) 각각의 정합 네트워크 입력단에서 반사 계수의 주파수 응답을 구하시오.



8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- Smith Chart Utility를 이용하여 병렬 단일 스터브 정합 네트워크를 설계할 수 있다.
- 정합 네트워크 설계의 목표는 normalized load impedance, Z_L 을 Smith chart의 원점, 즉 $1 + j0$ 점으로 옮기는 것이다.


$$z_L = \frac{Z_L}{Z_0} = \frac{100 - j \times 50}{50} = 2 + j(-1)$$

- 병렬 단일 스터브를 사용한 정합 네트워크를 설계하기 위한 첫번째 단계는 $z_L=2 - j1$ 을 normalized admittance y_L 로 변환하는 것이다.
- 병렬 단일 스터브를 연결해야 하므로, 임피던스보다는 어드미턴스를 사용하는 것이 수학적 계산에 도움이 되기 때문이다

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 종이와 연필로 계산할 때는 z_L 을 180° 회전하면 y_L 을 얻을 수 있지만, Smith Chart Utility에서는 그림에 보인 바와 같이 “Admittance Chart”를 켜면 y_L 을 바로 얻을 수 있다.
- 이 문제를 해결하기 위해서 필요한 것은 “Admittance Chart”이므로 “Impedance Chart”는 꾀도록 한다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- Smith Chart Utility에 점 $z_L = 2 - j1$ 를 그림과 같이 표시한다.
- 그리고, "Impedance Chart"는 끄면 그림에 보인 바와 같이 적색의 "Admittance Chart"만 보이게 된다.
- 그림의 적색 박스에 보인 바와 같이 병렬 단일 스터브를 이용하여 정합 네트워크를 설계하는 첫번째 단계는 정규화된 부하 임피던스, $z_L = 2 - j1$ 과 정규화된 부하 어드미턴스, $y_L = 0.4 + j0.2$ 를 확인하는 것이다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 병렬 단일 스터브를 이용하여 정합 네트워크를 설계하는 두번째 단계는 부하 어드미턴스, $y_L = 0.4 + j0.2$ 를 “Admittance Chart”의 $(1 + jb)$ circle 위의 한 점으로 옮기는 것이다.
- 이를 실행하기 위하여 알아야 할 전송 선로 이론은 다음과 같다.
- Smith chart 위에서 임의의 한점 – 예를 들면, 이 문제의 z_L (또는 “Admittance Chart”的 y_L) – 은 Smith chart의 원점과 해당 점을 직선으로 연결하고 이 직선을 반지름으로 하는 원 - “constant- $|\Gamma|$ circle” 또는 “constant SWR circle”로 명명됨 - 위에서 움직일 수 있으며, constant- $|\Gamma|$ circle 위를 움직이기 위해서 전송선로를 부하에 직렬로 연결하면 된다는 것이다.
- 왜냐하면, 무손실 전송선로가 임의의 부하 임피던스로 종단되어 있을 때 부하 임피던스에서의 반사계수($\Gamma_L = |\Gamma| e^{j\theta_r}$)와 전송 선로의 길이가 e 인 점 위에서의 반사 계수($\Gamma_\ell = \Gamma_L e^{-j2\beta\ell}$)는 크기가 같고 전송 선로의 길이 ℓ 때문에 발생하는 위상의 차이만큼만 다르기 때문이다.
- 이를 수식으로 표현하면 다음 식과 같다.

$$\Gamma_\ell = \Gamma_L e^{-j2\beta\ell} = |\Gamma| e^{j\theta_r} e^{-j2\beta\ell} = |\Gamma| e^{j(\theta_r - 2\beta\ell)}$$

8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK



■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 식에서 ℓ 은 부하 임피던스에 직렬로 연결된 전송 선로의 길이이다.
- 식에 보인 바와 같이 직렬로 연결된 전송 선로의 길이가 ℓ 인 점에서의 반사 계수의 크기는 부하 임피던스에서의 반사 계수의 크기($|\Gamma|$)와 같고, 위상은 부하 임피던스에서의 반사 계수 위상, θr 로부터 $2\beta\ell$ 만큼의 차이만 발생한다.
- Smith chart에서 위상차는 시계 방향 회전 (rotation in the clockwise direction)으로 나타나게 되며, wavelength toward generator (WTG) scale에서의 회전이라고도 표현한다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 좌측 그림에 표시된 바와 같이 Smith Chart Utility의 “Palette”에서 “Line Length”를 선택하여 “Palette”의 우측에 있는 Smith chart의 커서를 움직이면 우측 그림에 보인 바와 같이 회색원이 표시된다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK


■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 이 회색 원의 중심이 Smith chart 원점이며 반지름은 y_L 까지의 거리이다.
- 앞 장의 그림에 보인 "Admittance Chart"와 같이 "Line length"의 길이에 따라 이 원이 시계 방향으로 그려지는 것을 확인할 수 있다.
- 이 회색 원이 바로 앞서 설명한 "constant- $|Y|$ circle" 또는 "constant SWR circle"이다.
- "Constant- $|Y|$ circle"과 $(1 + jb)$ circle이 교차하는 점이 y_L 을 직렬 전송 선로 길이 ("Line Length") 소자를 이용하여 옮기게 되는 점이다.
- 전송선로의 길이에 따라 $(1 + jbs)$ 와 $(1 - jbs)$ 라는 두 점을 구할 수 있다.
- 값 bs 는 그림에 보인 바와 같이 1이다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 값 bs 는 그림에 보인 바와 같이 1이다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK



■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- y_L 에 연결된 직렬 전송 선로 입력단에서 바라본 normalized admittance를 y_{s1} 이라 하면, 앞 장의 그림의 하단 적색 박스에서 확인할 수 있듯이 $y_{s1} = (1 + j1)$ 이 된다.
- $y_L = 0.4 + j0.2$ 가 $y_{s1} = (1 + j1)$ 까지 움직이는데 필요한 직렬 전송 선로의 길이가 이 문제의 첫번째 정합 네트워크의 직렬 전송 선로의 길이이다.
- 이 길이는 Smith Chart Utility에서 추후 자동 계산될 것이다.
- $y_{s1} = (1 + j1)$ 의 허수부값은 단락 회로로 종단된 병렬 단일 스터브을 연결하여 없앨 수 있으며, 병렬 단일 스터브를 이용하여 정합 네트워크를 설계하는 마지막 단계이다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- “Shorted Stub” 회로 소자를 추가하면 그림과 같이 $y_{s1} = (1 + j1)$ 을 $y_0 = (1 + j0)$ 으로 변환하여 정합 네트워크의 설계를 완성할 수 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- "Line Length"와 "Shorted Stub"로 구성된 정합 네트워크의 "Network Response"가 앞 장 그림의 우측 상단에 그래프로 표시되어 있다.
- 정합 네트워크의 성능은 동작 주파수 500 MHz에서 반사계수("S11")의 크기("Mag")가 0이 되면 최고의 성능으로 평가할 수 있다.
- 그림에 보인 바와 같이 500MHz에서 S11의 크기가 0에 매우 근접한 값임을 확인할 수 있다.
- 이 결과를 Schematic Window에 반영하기 위하여 "Build ADS Circuit" 버튼을 클릭하면, Schematic Window가 그림과 같이 팝업되며, "DA_SmithChartMatch1" instance가 선택되어 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 앞 장 그림의 상단에 있는 "Push Into Hierarchy" 아이콘을 클릭하면 Smith Chart Utility에서 설계했던 단락 회로로 종단된 병렬 단일 스터브 정합 네트워크가 그림에 보인 바와 같이 회로 소자 값이 자동으로 계산되어 있음을 확인할 수 있다.
- 그림에 보인 정합 네트워크는 $1 + jbs$ 와 관련된 첫번째 정합 네트워크이다.
- "Pop Out" 버튼을 누르면 "DA SmithChartMatch1" instance가 있는 화면으로 돌아간다.
- 그림에서 확인할 수 있듯이, 직렬 전송 선로 스터브와 단락 회로로 종단된 병렬 스터브의 전기적 길이는 주파수 500 MHz에서 45° 로 자동 계산되어 있는 것을 확인할 수 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 두번째 정합 네트워크는 1 - jbs와 관련된 것이다.
- 두번째 정합 네트워크를 설계하기 위하여 Schematic Window에 그림과 같이 “DA SmithChartMatch” instance를 하나 더 추가로 배치하고, 다시 Smith Chart Utility 윈도우를 연다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 두번째 정합 네트워크는 1 - jbs와 관련된 것이다.
- 두번째 정합 네트워크를 설계하기 위하여 Schematic Window에 그림과 같이 “DA SmithChartMatch” instance를 하나 더 추가로 배치하고, 다시 Smith Chart Utility 윈도우를 연다.




- Smith Chart Utility 윈도우 우측에 표시한 것처럼 “Smart Component” 풀다운 메뉴에 “DA SmithChartMatch2”가 추가된 것을 확인할 수 있다.
- 이 항목을 선택하면 “SmartComponent Sync” 윈도우가 다시 팝업 된다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 이전과 마찬가지로 첫번째 항목, “Update SmartComponent from Smith Chart Utility”를 선택하고 “OK”를 눌러 윈도우를 닫는다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 두번째 정합 네트워크를 설계하기 위하여 Smith Chart Utility 윈도우의 풀다운 메뉴 “Edit-Reset”를 클릭하여 이전의 정합 네트워크를 지운다.
- Smith Chart Utility 윈도우 우측에 “SmartComponent” 풀다운 메뉴에 “DA_SmithChartMatch2”가 유지되어 있음을 확인하고 다음 단계로 넘어간다.



8. 단일 스터브(single-stub) 정합 네트워크 설계


■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 주파수 ("Freq (GHz)")와 특성 임피던스("Z0")를 확인하고, "Define Source/Load Network Terminations..." 버튼을 클릭하여 "Network Terminations"를 이전과 같이 설정한 후 "OK" 버튼을 누르면 다시 처음부터 정합 네트워크를 설계할 수 있는 상태로 설정된다.
- "Line Length" 회로 소자를 추가하면 그림과 같이 회색 원과 $(1 + jb)$ circle이 교차하는 점을 y_{s2} 라하면, 그림의 하단 옥색 박스에서 확인할 수 있듯이 $y_{s2} = (1 - j1)$ 이 된다.
- $y_L = 0.4 + j0.2$ 가 $y_{s2} = (1 - j1)$ 까지 움직이는데 필요한 직렬 전송선로의 길이가 이 문제의 두번째 정합 네트워크의 직렬 전송 선로의 길이이다.
- 이 길이는 Smith Chart Utility에서 추후 자동 계산될 것이다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- $y_{s2} = (1 - j1)$ 의 허수부 값은 단락 회로로 종단된 병렬 단일 스터브을 연결하여 만들 수 있다.
- “Shorted Stub” 회로 소자를 추가하면 그림에 보인 바와 같이 $y_{s2} = (1 - j1)$ 을 $y_0 = (1 + j0)$ 으로 변환할 수 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(a) 단락회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- Smith Chart Utility 결과를 Schematic Window에 업데이트하여 정합 네트워크를 확인하면 그림과 같은 결과를 확인할 수 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 첫번째 정합 네트워크를 설계하기 위하여 Schematic Window에 “DA SmithChattMatch” instance를 하나 더 추가로 배치하고, 다시 Smith Chart Utility 원도우를 연다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계는 (a)번에서 설명한 단락 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계 과정이 거의 동일하다.
- Smith Chart Utility에서 “Line Length”를 이용한 직렬 전송 선로의 길이 설정 방법은 동일하므로 설명을 생략한다.
- 다만, 그림에 보인 바와 같이 “Shorted Stub”를 “Open Stub”로 교체해야 한다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 그림에 보인 바와 같이 "Smith Chart Utility"에서 개방 회로 병렬 스터브를 이용한 정합 네트워크를 설계한 후, 설계 결과 값을 "Build ADS Circuit"을 클릭하여 Schematic Window로 전송하면 첫번째 정합 네트워크 설계를 완성하게 된다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- Schematic Window에서 정합 네트워크를 확인하면 그림에 보인 바와 같다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 두번째 정합 네트워크를 설계하기 위하여 Schematic Window에 “DA_SmithChartMatch” instance를 하나 더 추가로 배치하고, 다시 Smith Chart Utility 원도우를 연다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계


- 첫번째 정합 네트워크 설계 과정과 유사한 과정을 한번 더 수행하면 그림에 보인 바와 같은 결과를 얻을 수 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 첫번째 정합 네트워크 설계 과정과 유사한 과정을 한번 더 수행하면 그림에 보인 바와 같은 결과를 얻을 수 있다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 단락 회로로 종단된 스터브와 개방 회로로 종단된 스터브의 전기적 길이를 비교해 보면 흥미로운 점을 발견할 수 있다.
- 단락 회로로 종단된 스터브의 전기적 길이가 첫번째 정합 네트워크의 경우 45° 이며(부하에 직렬로 연결된 전송 선로의 전기적 길이는 45°), 두번째 정합 네트워크의 경우 135° (부하에 직렬로 연결된 전송 선로의 전기적 길이는 108.4°)이다.
- 개방 회로로 종단된 스터브의 전기적 길이는 첫번째 정합 네트워크의 경우 135° 이며 (부하에 직렬로 연결된 전송 선로의 전기적 길이는 45°), 두번째 정합 네트워크의 경우 45° (부하에 직렬로 연결된 전송 선로의 전기적 길이는 108.4°)이다.
- 부하에 직렬로 연결된 전송 선로의 전기적 길이가 동일한 정합 네트워크 2쌍의 병렬 스터브의 길이의 차가 모두 90° 임을 확인할 수 있다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 단락 회로 스터브와 개방 회로 스터브 사이에 스터브의 전기적 길이 차이가 각도 단위로 90° 가 발생하는 것이다.
- 이 현상에 대한 물리적 의미와 Smith chart 상의 의미를 파악해보자.
- 전기적 길이가 각도 단위로 90° 일 때, 이 값을 파장의 분수 배로 표현하기 위해 다음과 같이 환산할 수 있다.

$$\ell_r = \frac{90^\circ}{360^\circ} = \frac{1}{4} = 0.25$$

- 이므로,


$$\ell = \ell_r \lambda = \frac{\lambda}{4} = 0.25\lambda$$

- 이다.
- 즉, 전송 선로의 전기적 길이가 각도 단위로 90° 이면, $\ell = 0.25\lambda$ 이다.
- 주파수가 정해지면 물리적 길이로 환산할 수 있다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 전송 선로의 길이가 종단점으로부터 $\ell = 0.25\lambda$ 이면, Smith chart 상에서 어떤 의미인지 파악해보자.
- 예를 들어, 단락회로로 종단되고 전기적 길이 $\ell = 0.25\lambda$ 인 스터브를 그림과 같이 그려볼 수 있다.



$$\Gamma_\ell = \Gamma_L e^{-j2\beta\ell} = |\Gamma| e^{j\theta_r} e^{-j2\beta\ell} = |\Gamma| e^{j(\theta_r - 2\beta\ell)}$$

- 이고, 그림에서 부하 임피던스에서의 반사계수(Γ_L)는

$$\Gamma_L = \frac{Z_L - Z_0}{Z_L + Z_0} = \frac{0 - Z_0}{0 + Z_0} = -1 = e^{-j\pi}$$

- 이다.
- 즉, Γ_L 의 크기, $|\Gamma| = 1$ 이고, 위상각, $\theta_r = -\pi$ 이다.


8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 그런데, $\beta = \frac{2\pi}{\lambda}$ 이고 $\ell = 0.25\lambda$ 이므로 이들을 대입하면,

$$\Gamma_\ell = |1| e^{-j\left(-\pi - 2 \times \frac{2\pi}{\lambda} \times 0.25\lambda\right)} = e^{-j\left(-\pi - 2 \times \frac{2\pi}{\lambda} \times 0.25\lambda\right)} = e^{j(-2\pi)} = e^{j(0)} = 1$$

- 이다.
- Γ_L 과 Γ_ℓ 을 Smith chart에 표시해보면, 그림에 보인 바와 같다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

IT COOKBOOK


■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 그림에 보인 Smith chart에서 확인해 볼 수 있듯이, Γ_L 점의 위치는 부하 임피던스인 단락 회로 점이고, Γ_ℓ 점의 위치는 Γ_L 점으로부터 전기적 길이 $\ell = 0.25\lambda$ 를 이동한 거리이며 개방 회로점이다.
- 이 전기적 길이 $\ell = 0.25\lambda$ 는 각도로 표시하면 그림에 보인 Smith chart 상단에 적색 박스로 표시된 "90.000 Deg"($=90^\circ$)와 일치한다.
- 단락 회로를 전송 선로에서 $\ell = 0.25\lambda$ (즉, 전기적 길이의 각도 단위로 90°) 이동시키면, Smith chart에서는 $2\beta\ell = 2 \times \frac{2\pi}{\lambda} \times 0.25\lambda = \pi(\text{rad})$, 즉 180° 회전하게 하여 개방 회로가 된다는 것을 의미한다.
- 물론 개방 회로 - 그림의 Smith chart에서는 Γ_ℓ 점 - 를 Smith chart에서 시계방향으로 180° 회전하면 단락회로 - 그림의 Smith chart에서는 Γ_L 점 - 가 된다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(b) 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크 설계

- 문제로 돌아가서, 단락 회로 스터브의 첫번째 정합 네트워크와 개방 회로 스터브의 첫번째 정합 네트워크를 그림에서 직접 비교해보자.




- "Line Length" 회로 소자로 만든 부하에 직렬로 연결된 전송 선로는 전기적 길이 45° 로 일치한다.
- 단락 회로 스터브의 전기적 길이는 45° 이고, 개방 회로 스터브의 전기적 길이는 135° 이다.
- 이 단락 회로 스터브의 전기적 길이를 90° 늘이면 – 즉, Smith chart에서 시계 방향으로 180° 회전하면 - 정확하게 개방 회로 스터브의 길이와 일치하며, 단락 회로는 개방 회로로 변환됨을 확인할 수 있다.

8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(c) 정합 네트워크 입력단에서 반사 계수의 주파수 응답


- 앞서 설계된 총 4개의 정합 네트워크의 성능은 주파수 응답 특성을 비교 분석하여 평가할 수 있다.
- 정합 네트워크가 포함된 회로의 주파수 응답 특성은 S-parameter 시뮬레이션 중 주파수 스윕 (frequency sweep)을 이용하여 파악할 수 있다.
- 이를 위하여 그림에 보인 바와 같이 ADS Schematic을 작성한다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(c) 정합 네트워크 입력단에서 반사 계수의 주파수 응답


- S-parameter 시뮬레이션을 실행하여 단락 회로 또는 개방 회로로 종단된 병렬 단일 스터브를 이용한 정합 네트워크의 성능을 확인할 수 있다.
- 그림은 단락 회로로 종단된 단일 스터브를 이용한 정합 네트워크 2개의 성능을 비교한 것이다.



8. 단일 스터브(single-stub) 정합 네트워크 설계

■ 실습 7. 문제(c) 정합 네트워크 입력단에서 반사 계수의 주파수 응답


- 그림은 개방 회로로 종단된 단일 스터브를 이용한 정합 네트워크 2개의 성능을 비교한 것이다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 문제


- 부하 임피던스 $Z_L = 200\Omega$ 을 75Ω 전송 선로에 연결하고 전압 펄스를 그림의 회로도에 보인 바와 같이 전송 선로에 인가한다.
- 펄스 전압 발생기의 출력 임피던스는 50Ω 이다.
- 전송 선로의 길이는 $3m$ 이고, 전송 선로에서 신호의 위상 속도는 광속으로 가정한다.
- 부하 임피던스에 걸리는 전압 파형을 $60ns$ 까지 그리시오.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안

- 이 문제는 시간 영역에서 전송선로의 과도응답을 구하는 문제이다.
- ADS에서는 주파수 영역 뿐만아니라 시간 영역의 회로 해석도 가능하다.
- 전송 선로가 포함된 회로의 시간 영역 해석을 위하여 Schematic Window를 생성한 후 필요한 회로 소자를 배치한다.
- 시간영역에서 전송선로를 포함하는 회로를 해석하기 위한 전송선로 모델은 그림에 보인 바와 같이 "TLines-Ideal" palette의 "ads_tlines:TLIND"를 사용하면 된다.
- 이 회로 소자는 전송 선로의 "characteristic impedance(Z_0)" 와 "Delay"로 정의된다.
- "Delay" 항목은 신호가 전송 선로의 입력단에 인가되어 출력단으로 나갈 때까지 소요되는 시간을 의미한다.
- 따라서, "Delay" 항목은 전송 선로의 길이와 신호의 위상속도를 알고 있으면 계산할 수 있다.




9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안

- 문제에서 전송 선로의 길이가 3 m로 주어져 있고, 위상 속도는 광속이므로, "Delay"는 다음과 같이 계산할 수 있다.

$$Delay = \frac{\ell}{c} = \frac{3}{3 \times 10^8} = 10^{-8} s = 10ns$$


- 두번째 회로 소자는 전압 펄스를 인가할 수 있는 전원이다.
- ADS에서는 다양한 시간 영역 전원 모델을 제공하고 있으며, 이 문제를 해결하기 위한 전원은 그림에 보인 바와 같이, "Source-Time Domain" palette의 "ads_sources: VtPulse"를 사용하면 된다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안


- 이 문제에서 주어진 나머지 회로 소자들은 "Basic Components" palette의 "ads_rflib:R"를 사용하면 된다.
- 이상의 설명을 토대로 그림에 보인 바와 같은 ADS Schematic을 생성할 수 있다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안



- VtPulse를 다음과 같이 설정한다
 - 펄스 신호는 상승 시간(rising time), 하강 시간(falling time), 펄스 폭 (pulse width) 등 세 가지 파라미터가 펄스신호의 특성을 정의할 때 필요한 중요한 파라미터이다.
 - 이들 세 가지 파라미터는 "VtPulse" 전원에서 각각 "Rise", "Fall", "Width" 항목에 정의할 수 있다.
 - 펄스 폭은 문제에서 주어진 대로 5ns로 정의하면 되고, "Rise"와 "Fall"은 매우 빠르게 상승하고 하강하도록 psec 단위로 정의한다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안


- 과도 응답을 구하기 위하여, ADS는 그림에 보인 바와 같이 “Simulation-Transient” palette에 “ads_simulation:Tran”라는 과도 응답 시뮬레이션 (“Transient Simulation ”)을 제공한다.
- “StopTime”은 문제에서 지정한대로 60 ns로 설정하고, “MaxTimeStep”은 “Rise”와 “Fall”과 같은 값으로 설정한다.




9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안

- ADS에서 시간 영역 시뮬레이션을 수행하는 경우, 회로도의 "Wire" 또는 "Pin"에 이름("Label")을 붙여야 한다.
- 그림에 표시된 것과 같이 "Insert Wire/Pin Label" 아이콘을 이용하여 시간 영역 출력 파형을 측정해야 하는 "Wire"에 이름을 붙일 수 있다.




- "Insert Wire/Pin Label" 아이콘을 클릭하면 그림에 적색 박스로 표시된 것과같이 흑색 점선으로 표시되는 열십자 모양이 보인다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안


- 이 문제의 경우 부하 저항에 걸리는 전압의 파형을 구해야 하므로 부하 저항에 연결된 "Wire"를 클릭하면 이름을 입력할 수 있는 작은 창이 열린다.
- 사용자가 이름을 지정하여 입력할 수 있다.
- 이 문제의 경우 그림에 보인 바와 같이 "VL"이라는 이름을 입력하여, 부하 저항에 걸리는 전압 "VL"을 삽입했다.
- 동일한 방법으로 전송 선로의 입력단의 전압을 측정하기 위하여 "Vin"이라는 이름을 삽입했다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안


- "ads_simulation:Tran"을 더블클릭하여 Output 탭을 클릭
- 그림과 같이 출력 설정을 한다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안


- “Transient/Convolution Simulation” 을 실행시켜보면, 에러가 발생하지 않는 경우 일정 시간이 경과 한 후 결과 그래프를 그릴 수 있는 “hpeesofdds/Data Display” 윈도우가 자동 팝업 된다.
- “Rectangular Plot” 버튼을 누르면 “Plot Traces & Attributes” 윈도우가 팝업 된다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안


- “Datasets and Equations” 항목 밑에 있는 “VL”을 “>>Add>>”하고 “OK” 버튼을 클릭하면 그림에 보인 것과 같은 그래프가 출력 된다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안

- 결과 출력("hpeesofdds/Data Display") 윈도우의 "Marker" 풀다운 메뉴를 이용하여 사용자가 원하는 부분의 값을 그림에 보인 그래프와 같이 표시 할 수 있다.
- 펄스의 rising time과 falling time을 1psec로 설정하였기 때문에, 이상적인 펄스처럼 파형이 표시되는 것을 확인할 수 있다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안

- 그림에 보인 결과를 이론적으로 검증해보자.
- 펄스 전압 발생기 입력단의 반사 계수와 부하에서의 반사 계수를 각각 Γ_g 과 Γ_L 라 하면,

$$\Gamma_g = \frac{R_g - Z_0}{R_g + Z_0} = \frac{50 - 75}{50 + 75} = -0.2$$

- 이고,

$$\Gamma_L = \frac{R_L - Z_0}{R_L + Z_0} = \frac{200 - 75}{200 + 75} = \frac{5}{11} = 0.454545$$

- 이다.

- 펄스 신호가 전송 선로 입력단에 입력되는 순간의 전압을 V_1^+ 라 하면, 전압 분배식에 따라

$$V_1^+ = \frac{Z_0}{R_g + Z_0} V_{high} = \frac{75}{50 + 75} \times 10 = 6V$$

- 이다.

- V_1^+ 값은 앞 장 그림의 우측 그래프에 표시된 "Marker" "m4" 값과 일치한다.

9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

IT COOKBOOK

■ 실습 8. 답안

- 앞서 계산했던 것처럼, 문제에서 주어진 전송 선로의 입력단에서 부하까지 신호 전달 시간은

$$Delay = \frac{\ell}{c} = \frac{3}{3 \times 10^8} = 10^{-8} s = 10ns$$

- 으로 계산된다.
- 따라서, $t = 10ns$ 에서 부하에 첫번째 전압이 검출되고 그 값은

$$V_L(t = 10ns) = V_1^+ + \Gamma_L V_1^+ = 6 + 0.454545 \times 6 = 8.72727V \cong 8.727V$$

- 로 계산된다.
- 이 이론 값은 그림의 좌측 그래프에 표시된 "Marker" "m1" 값과 일치한다.
- 이론적으로 부하에 걸리는 전입을 계산하여 그래프를 그릴 경우에는 펄스를 다음 수식에 보인 것처럼 2개의 계단함수의 차로 펄스를 정의하여 계산할 수 있다.

$$V(t) = 10u(t) - 10u(t - \tau)$$

- 위 식에서 $u(t)$ 는 다음과 같이 정의된 단위 계단 함수(unit step function)



$$u(t) = \begin{cases} 1 & \text{for } t > 0 \\ 0 & \text{for } t < 0 \end{cases}$$

- 이며, τ 는 펄스폭이다.

9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안

- 위 식의 첫번째 계단함수($10u(t)$)와 두번째 계단함수($-10u(t - 5\text{ns})$)에 대한 바운스 다이어그램(bounce diagram)을 그리는 것이 특정 위치에서 시간대별 전압을 계산하는데 효율적이며, 그림에 보인 바와 같이 그릴 수 있다.



9. 전송 선로의 과도 응답: 저항으로 종단된 전송 선로

■ 실습 8. 답안

- 그림에 보인 바운스 다이어그램을 이용하여 전압 펄스의 전송 시간대별 $z = \ell$ 에서의 전압, $V_L(t, \ell)$ 을 다음과 같이 계산할 수 있다.

$$V_L(t, \ell) = 0 \text{ V}, \quad \text{for } 0 \text{ ns} \leq t < 10 \text{ ns}$$

$$V_L(t, \ell) = 6 + 2.72727 = 8.72727 \cong 8.727 \text{ V}, \quad \text{for } 10 \text{ ns} \leq t < 15 \text{ ns}$$

$$V_L(t, \ell) = 6 + 2.72727 - (6 + 2.72727) = 0 \text{ V}, \quad \text{for } 15 \text{ ns} \leq t < 30 \text{ ns}$$

$$V_L(t, \ell) = -0.545454 - 0.247933 = -0.793387 \cong -0.793 \text{ V}, \quad \text{for } 30 \text{ ns} \leq t < 35 \text{ ns}$$

$$V_L(t, \ell) = -0.545454 - 0.247933 + (0.545454 + 0.247933) = 0 \text{ V}, \quad \text{for } 35 \text{ ns} \leq t < 50 \text{ ns}$$

$$V_L(t, \ell) = 0.049587 + 0.02254 = 0.072127 \cong 0.072 \text{ V}, \quad \text{for } 50 \text{ ns} \leq t < 55 \text{ ns}$$


$$V_L(t, \ell) = 0.049587 + 0.02254 - (0.049587 + 0.02254) = 0 \text{ V}, \quad \text{for } 55 \text{ ns} \leq t < 60 \text{ ns}$$

- 위의 수식들의 값을 그래프로 그리면, “Transient/Convolution Simulation”에서 얻은 그림의 좌측에 보인 부하에서의 전압 파형과 동일한 과도 응답그래프를 얻을 수 있다.

10. 전송 선로의 과도 응답: 저항과 커패시터로 종단된 전송 선로

■ 실습 9. 문제


- 부하 저항 $R_L = 200\Omega$ 과 부하 커패시터 $C_L = 10\text{ pF}$ 을 75Ω 전송 선로에 연결하고 전압 펄스를 그림의 회로도에 보인 바와 같이 전송 선로에 인가한다.
- 펄스 전압 발생기의 출력 임피던스는 50Ω 이다.
- 전송 선로의 길이는 3 m 이고, 전송 선로에서 신호의 위상 속도는 광속으로 가정한다.
- (a) 전송 선로 입력단에 걸리는 전압과
- (b) 부하에 걸리는 전압 파형을 60 ns 까지 그리시오.



10. 전송 선로의 과도 응답: 저항과 커패시터로 종단된 전송 선로

■ 실습 9. 답안



- 문제에 주어진 회로를 Schematic Window에 생성하면 그림에 보인 바와 같다.



10. 전송 선로의 과도 응답: 저항과 커패시터로 종단된 전송 선로

■ 실습 9. 답안(a)


- 결과 그래프를 그리기 위하여 “Rectangular Plot – Plot Traces & Attributes” 윈도우를 팝업 하면 “Vin” 항목이 “Plot Traces & Attributes” 윈도우의 “Datasets and Equations” 메뉴 하단에 보일 것이다.



10. 전송 선로의 과도 응답: 저항과 커패시터로 종단된 전송 선로

■ 실습 9. 답안(a)


- 결과 그래프를 그리기 위하여 “Rectangular Plot – Plot Traces & Attributes” 윈도우를 팝업 하면 “Vin” 항목이 “Plot Traces & Attributes” 윈도우의 “Datasets and Equations” 메뉴 하단에 보일 것이다.



10. 전송 선로의 과도 응답: 저항과 커패시터로 종단된 전송 선로

■ 실습 9. 답안(a)


- 결과 그래프를 그리기 위하여 “Rectangular Plot – Plot Traces & Attributes” 윈도우를 팝업 하면 “VL” 항목이 “Plot Traces & Attributes” 윈도우의 “Datasets and Equations” 메뉴 하단에 보일 것이다.



10. 전송 선로의 과도 응답: 저항과 커패시터로 종단된 전송 선로

■ 실습 9. 답안(a)

- 과도 응답 시뮬레이션을 실행하고, 결과 그래프를 그리면 그림에 보인 바와 같이 전송선로 입력단의 전압파형 ("VL")을 얻을 수 있다.




11. 전송 선로의 과도 응답: 저항과 인덕터로 종단된 전송 선로

IT COOKBOOK

■ 실습 10. 문제


- 부하 저항 $R_L = 200\Omega$ 과 부하 인덕턴스 $L_L = 150\text{nH}$ 를 75Ω 전송 선로에 연결하고 전압 펄스를 그림의 회로도에 보인 바와 같이 전송 선로에 인가한다.
- 펄스 전압 발생기의 출력 임피던스는 50Ω 이다.
- 전송 선로의 길이는 3m 이고, 전송 선로에서 신호의 위상 속도는 광속으로 가정한다.
- (a) 전송 선로 입력단에 걸리는 전압과 전류 파형을 그리고,
- (b) 부하에 걸리는 전압과 전류 파형을 60ns 까지 그리시오.



11. 전송 선로의 과도 응답: 저항과 인덕터로 종단된 전송 선로

■ 실습 10. 답안


- 문제에서 요구하는 전류 파형을 그리기 위하여, Schematic Simulation에서 전류 프로브("Current Probe") 회로 소자를 삽입해야 한다.
- 그림에 보인 바와 같이 "Probe Components" palette의 "ads_rflib:I_Probe Current Probe"를 ADS Schematic에 삽입하면 된다.



11. 전송 선로의 과도 응답: 저항과 인덕터로 종단된 전송 선로

■ 실습 10. 답안



- 전류 측정을 위하여 전류계는 회로에 직렬로 연결되어야 함을 상기하면, 그림에서 보인 바와 같이 전류 프로브를 직렬로 삽입한 ADS Schematic을 그릴 수 있다.
- 전송 선로 입력단과 부하 입력단에 전류 프로브가 직렬로 삽입되어 있는 것을 확인할 수 있다.



11. 전송 선로의 과도 응답: 저항과 인덕터로 종단된 전송 선로

■ 실습 10. 답안(a)



- 과도 응답 시뮬레이션을 실행하면 전송 선로 입력단에 걸리는 전압과 흐르는 전류 파형을 그림에 보인 바와 같이 각각 얻을 수 있다.



11. 전송 선로의 과도 응답: 저항과 인덕터로 종단된 전송 선로

■ 실습 10. 답안(b)

- 부하에 걸리는 전압과 흐르는 전류 파형은 그림에 보인 바와 같이 각각 얻을 수 있다.





Thank You