# 第一章 课程实验一参考资料

对交大软件学院二年级-下的同学(2009级),为深入理解计算机组成与设计的基本原理,培养从硬件和软件两方面全局考虑计算机针对问题求解所进行的系统设计思想,掌握针对一定规模系统的设计实践能力,配合课堂教学内容开设以下3个实验:

- 1. 单周期 CPU 设计实验;
- 2. 五段流水 CPU 设计实验;
- 3. 外部 I/O 及接口扩展实验。

# 1.1 实验一单周期 CPU 设计实验参考资料

# 1.1.1 实验 DE2 板载资源:

- (1) Altera-DE2 板载资源的详细介绍,参见 DE2\_UserManual.pdf。
- (2) DE2 实验板不同于上学期的 JDEE-10K 教学实验箱,其上的 8 个 7 段 LED 数码管的连接电路采用每个段位直连到 FPGA 的 I/O 管脚的静态驱动方法,不是采用动态扫描的方式,如图 1-1 所示。详见 DE2\_ UserManual.pdf 文档。







图 1-1. Altera-DE2 实验板上的 7 段 LED 数码管


(3) 按键和拨动开关的连接电路详见 DE2\_ UserManual.pdf 文档。


## 1.1.2. 部分原理介绍及辅助参考






















#### 控制信號的意義 控制部件設計 首先確認是什麼指令,即對指令進行譯碼 pcsource(1..0) ■ 0 0: 選擇PC+4 ■ 0 1: 選擇轉移地址 R類型 |類型 func(5..0) op(5..0) ■ 10: 選擇寄存器地址 指令 op(5..0) 指令 001000 001100 001101 001110 100011 101011 ■ 11:選擇跳轉地址 100000 100010 100100 add addi 000000 aluc(3..0) andi and ori ■ x000: ADD (指令: add, addi, lw, sw) or xor sll 100101 100110 000000 000000 xori ■ x 1 0 0 : SUB (指令: sub, beg, bne) 000000 ■ x001: AND (指令: and, andi) sw 000010 000011 001000 **x** 101: OR (指令: or, ori) srl 000000 bea 000000 bne lui 000101 x 0 1 0 : XOR (指令: xor, xori) x110:LUI (指令: lui) 亅類型 ■ 0011:SLL (指令: sll) op(5..0) 指令 op(5..0) ■ 0111: SRL (指令: srl) 指令 000010 000011 ■ 1111: SRA (指令: sra) jal

### 指令譯碼

## 生成表示指令的中間變量,變量名與指令名相同。

# $$\begin{split} & \text{Rtype} = \overline{op(5)} \cdot \overline{op(4)} \cdot \overline{op(3)} \cdot \overline{op(2)} \cdot \overline{op(1)} \cdot \overline{op(0)} \\ & \text{add} = \text{Rtype} \cdot \text{func}(5) \cdot \overline{\text{func}(4)} \cdot \overline{\text{func}(3)} \cdot \overline{\text{func}(2)} \cdot \overline{\text{func}(1)} \cdot \overline{\text{func}(0)} \\ & \text{sub} = \text{Rtype} \cdot \text{func}(5) \cdot \overline{\text{func}(4)} \cdot \overline{\text{func}(3)} \cdot \overline{\text{func}(2)} \cdot \text{func}(1) \cdot \overline{\text{func}(0)} \\ & \cdots = \cdots \\ & \text{addi} = \overline{op(5)} \cdot \overline{op(4)} \cdot op(3) \cdot \overline{op(2)} \cdot \overline{op(1)} \cdot \overline{op(0)} \\ & \cdots = \cdots \\ & \text{j} = \overline{op(5)} \cdot \overline{op(4)} \cdot \overline{op(3)} \cdot \overline{op(2)} \cdot op(1) \cdot \overline{op(0)} \\ & \text{jal} = \overline{op(5)} \cdot \overline{op(4)} \cdot \overline{op(3)} \cdot \overline{op(2)} \cdot op(1) \cdot op(0) \end{split}$$

在Verilog HDL中不能這樣幹,因爲有些指令名與Verilog HDL關鍵字相同

在 verilog nDL中不能追除料,因為有些指令名與 verilog nDL關鍵于相同

# 控制部件設計

#### 然後,寫出控制信號的邏輯表達式


輸入		輸出									
指令	z	pcsource(10)	aluc(30)	shift	aluimm	sext	wmem	wreg	m2reg	regrt	call
add	Х	0.0	0000	0	0	Х	0	1	0	0	0
	Х										
sll	Х	0.0	0011	1	0	Х	0	1	0	0	0
	Х										
beq	0	0.0						0			
	1	0 1									
	Х										
j	Х	11	XXXX	Х	х	Х	0	0	Х	Х	Х
jal	Х	11	XXXX	Х	Х	Х	0	1	х	Х	1

) YAMIN LI, CIS, HOSEI UNIVERSITY SI


n – p.59/79 © YAMIN LI, CIS, HOSEI UNIVERSIT

Single-Cycle CPU Design – p.61/79

#### 控制部件設計 測試程序 % Memory depth and width are required % Enter a decimal number % Address and value radixes are optional % Enter EIN, DEC, HEX, or OCT; unless % otherwise specified, radixes - HEX DEPTH = 64; WIDTH = 32; ADDRESS\_RADIX = HEX; DATA\_RADIX = HEX; 控制信號的邏輯表達式 pcsource(1) =pcsource(0) = CONTENT CONTENT BEGIN 0: 3c010000; % (00) main: 1: 3d240050; % (04) 2: 20050004; % (08) 3: 0c000018; % (0c) call: 4: ac820000; % (10) 5: 8c890000; % (14) 6: 01244022; % (18) 7: 20050003; % (1c) 8: 2085ffff; % (20) loop2; aluc(3) =# address of data[0] # address of data[0] # counter # call function # store result # check sw # sub: \$8 < \$9 - \$4 # counter # counter # counter - 1 # corrected 0000ff lui \$1, 0 aluc(2) =aluc(1) =aluc(0) =... = wmem = st;7: 20050003; % (1c) 8: 20a5ffff; % (20) 9: 34a8ffff; % (24) A: 39085555; % (28) B: 2009ffff; % (2c) C: 312affff; % (30) loop2: wreg = add + sub + and + or + xor + sll + srl + sra + addi + andi + ori + xori + lw + lui + jal; call = jal;YAMIN LI, CIS, HOSEI UNIVERSIT ) YAMIN LI, CIS, HOSEI UNIVERSIT



顶层代码结构,实验中具体指令 ROM 存储器和数据 RAM 存储器的实现方法有所不同。注意采用 Altera 宏模块进行实现时的差异。



软件学院 2011-05