




8.1 簡介




- ❖小型積體電路(SSI):功能包括NAND、NOR、 AND和OR閘、反相器及正反器。SSI積體電路內典 型的包裝通常具有一到四個閘、六個反相器,或是 一或兩個正反器。
- ❖中型積體電路(MSI):包括如加法器、多工器、 解碼器、暫存器及計數器,可以執行較為複雜的函 數。這種積體電路典型的包裝大概含有相當於12到 100個閘。
- ❖大型積體電路(LSI):單一個包裝裡約含有100到 幾千個閘。
- ❖超大型積體電路(VLSI):含有數千個以上的閘。






❖多工器 (multiplexer,或資料選擇器,縮寫為MUX):具有一群的資料輸入和一群的控制輸入。控制輸入是用來選擇一條資料輸入連接到輸出端。







2對1多工器及開關類型

- ❖當控制輸入A 為0 時,則開關在上面的位置且多工器輸出為 $Z=I_0$ 。
- ❖2對1多工器的邏輯等式為:

8-1

$$Z = A'I_0 + AI_1$$






- ❖圖8-2所示為一個4對1多工器、8對1多工器及2ⁿ對1 多工器。
- ◆8對1多工器利用三個控制輸入選擇八個輸入中的 一個,可用下面的等式來描述:


$$Z = A'B'C'I_0 + A'B'CI_1 + A'BC'I_2 + A'BCI_3 + AB'C'I_4 + AB'CI_5 + ABC'I_6 + ABCI_7$$
(8-2)














❖圖8-3 所示是一個8對1 多工器的內部邏輯圖。











❖對於一個具有n個控制輸入和2n個資料輸入之多工器輸出的通式為:

$$Z = \sum_{k=0}^{2^n - 1} m_k I_k$$

❖其中m_k 是n 個控制變數的 一個全及項,且I_k 是相對 的資料輸入。











圖 8-4 一個8對1多工器之多階電路











圖 8-4 之多工器元件





❖圖8-6所示為一個四連2對1多工器




圖 8-6 用來選擇資料的四連多工器

*若控制信號A = 0,則 $x_0 \cdot x_1 \cdot x_2$ 和 x_3 會出現在輸出端 $z_0 \cdot z_1 \cdot z_2$ 和 z_3 ;若A = 1,則 $y_0 \cdot y_1 \cdot y_2$ 和 y_3 會出現在輸出端。





- ❖具有匯流排輸入和輸出的四連多工器:
 - \blacksquare 當A=0 時,匯流排X的信號會出現在匯流排Z;否則,匯流排Y的信號會出現。
 - 在匯流排上一個旁邊帶有數字之對角的斜線是定義此匯 流排的位元數目。





圖 8-7 具有匯流排輸入和輸出的四連多工器










圖 8-8 主動高、主動低致能及輸出組合











具有一個4對1多工器之4變數函數電路





❖緩衝器:用來增加閘輸出的推動能力。










- ❖如果將兩個或兩個以上的閘或其他邏輯元件的輸出 直接連接在一起,會使得該邏輯電路無法正常的動 作。
- ◆使用三態邏輯,將允許兩個或兩個以上的閘或其他 邏輯元件的輸出可以連接在一起。
- ❖圖8-11 所示為三態緩衝器及其邏輯等效電路。








❖當致能輸入 (enable input) B為1時,輸出C等於A;當B為0時,則C就像是開路。換句話說,當B為0時,輸出C被有效地與緩衝器隔絕,所以不會有電流流通。這就是所謂輸出的高阻抗狀態,因為對電流來說,該電路提供一個很高的電阻或阻抗值,三態緩衝器 (three-state buffers也稱為tri-state buffers)。






❖圖8-12是四種形式之三態緩衝器的真值表。



		C									
0	0	Z	0	0	Z	0	0	0	0	0	1
0	1	Z	0	1	Z	0	1	1	0	1	0
1	0	0	1	0	1	1	0	Z	1	0	Z
1	1	Z Z 0 1	1	1	0	1	1	Z	1	1	Z
		I									








❖在圖8-12(a) 及(b),致能輸入B並未反相,所以緩衝 器的輸出在B=1 時被致能(enable);而當B=0 時 為禁能 (disable) 。也就是當B=1 時,緩衝器會正 常動作;而當B=0時,緩衝器輸出為開路狀態。我 們使用符號Z來表示這個高阻抗狀態。在圖8-12(b) , 緩衝器的輸出被反相, 所以當緩衝器被致能時, 輸出為C = A'。在圖8-12(c)及(d)之緩衝器與在(a)和 (b)的動作相同,差別只在於致能輸入為反相,所以 當B=0 時緩衝器會被致能。





❖在圖8-13中,兩個三態緩衝器的輸出被連接在一起





圖 8-13 利用三態緩衝器作資料選取





❖當B=0時,上方的緩衝器被致能,所以D=A;當B=1時,下方的緩衝器被致能,所以D=C。因此,D=B'A+BC,這在邏輯上相當於是以2對1多工器來作選擇,當B=0時,選取輸入A;當B=1時,則選取輸入C。








圖 8-14


具有兩個三態緩衝器的電路






- ❖如圖8-14 所示,當我們將兩個三態緩衝器的輸出連接在一起時,假如其中一個緩衝器被禁能(輸出=Z),則合併的輸出F會與另外一個緩衝器的輸出相同;假如兩個緩衝器都被禁能,則輸出為Z;假如兩個緩衝器都被致能,則會發生混淆。
- ❖當一個匯流排是利用三態緩衝器來推動時,則稱為 三態匯流排。在匯流排上的信號有0、1、Z和假定 的X的值。











8-15

對於一個運算元具有四個來源之4位元加法器






❖具有雙向輸入/輸出接腳的積體電路:



- 圖 8-16 具有雙向輸入/輸出接腳的積體電路
- ❖當緩衝器被致能時,接腳被輸出信號推動,當緩衝器被禁能時,外部的來源可以推動輸入接腳。





❖3到8線解碼器:對於輸入變數值的每一種組合方式 都恰好使得一條輸出線的值是1。





圖 8-17 3到8線解碼器





❖4到10線解碼器(輸出為反相式):對於輸入值的每一 種組合方式都恰好使得一條輸出線是0。








圖 8-18 4到10線解碼器





BCD 輸入	十進位數輸出
A B C D	0 1 2 3 4 5 6 7 8 9
0 0 0 0	0 1 1 1 1 1 1 1 1 1
0 0 0 1	101111111
0 0 1 0	1 1 0 1 1 1 1 1 1 1
0 0 1 1	1 1 1 0 1 1 1 1 1 1
0 1 0 0	1 1 1 1 0 1 1 1 1 1
0 1 0 1	1 1 1 1 1 0 1 1 1 1
0 1 1 0	1 1 1 1 1 1 0 1 1 1
0 1 1 1	1 1 1 1 1 1 1 0 1 1
1 0 0 0	1 1 1 1 1 1 1 1 0 1
1 0 0 1	1111111110
1 0 1 0	1111111111
1 0 1 1	1111111111
1 1 0 0	1111111111
1 1 0 1	$1\ 1\ 1\ 1\ 1\ 1\ 1\ 1\ 1$
1 1 1 0	1111111111
1 1 1 1	11111111111

(c) 真值表







❖一般而言,一個n 輸入變數之n 到2n 線解碼器可以 產生2n 個全及項(或全或項)。其輸出可以由下面 的等式來定義:

$$y_i = m_i = M'_i$$
 $i = 0$ 到 $2^n - 1$ (非反相輸出) (8-5) 或

$$y_i = m'_i = M_i$$
 $i = 0$ 到 $2^n - 1$ (反相輸出) (8-6)

其中 m_i 是n 輸入變數的全及項且 M_i 是全或項。






❖一個n 輸入解碼器可以產生n 變數之所有全及項, 因此n 變數的函數可以藉由選擇一個解碼器的全及 項輸出,然後OR 在一起來實現。若解碼器的輸出 是反相,則可以用NAND 閘來實現函數,如下面的 例子所作的說明。

❖實現:









圖 8-19 利用一個解碼器實現多重輸出電路





編碼器

- ❖編碼器執行的是解碼器的反函數
- ❖8到3優先權編碼器:



<i>y</i> ₀	<i>y</i> ₁	<i>y</i> ₂	<i>y</i> ₃	y_4	<i>y</i> ₅	<i>y</i> ₆	<i>y</i> ₇	а	b	С	d
0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1
X	1	0	0	0	0	0	0	0	0	1	1
X	X	1	0	0	0	0	0	0	1	0	1
X	X	X	1	0	0	0	0	0	1	1	1
X	X	X	X	1	0	0	0	1	0	0	1
X	X	X	X	X	1	0	0	1	0	1	1
X	X	X	X	X	X	1	0	1	1	0	1
X	X	X	X	X	X	X	1	1	1	1	1



8到3優先權編碼器





編碼器


❖若輸入y; 是1且其他輸入是0, 則輸出abc 代表一個 等於i的二進位數,例如:若 $y_3 = 1$,則abc = 011。 如果同時有超過一個的輸入是1,則輸出可以利用 優先權圖表來定義,在圖8-20的真值表使用下列的 圖表:假如超過一個輸入是1,則最高數字的輸入 決定輸出。例如:若輸入y₁、y₄和 y₅是1,則輸出 abc = 101,在真值表中的X表示不理會;例如:若 y_5 是1,我們不理會 y_0 到 y_4 的輸入為何,如果任何 的輸入是1,則輸出d是1;否則,d是0。這個信號 主要是用來區分所有輸入都是0,還是只有 y_0 是1的 情况。



8.5 唯讀記憶體



❖唯讀記憶體 (read-only memory, ROM) 是由彼此連 接的半導體元件陣列所組成,用來儲存二進位資料 陣列。



ABC	F_0	F_1	F_2	F_3
0 0 0	1	0	1	0
0 0 1	1	0	1	0
0 1 0	0	1	1	1
0 1 1	0	1	0	1
1 0 0	1	1	0	0
1 0 1	0	0	0	1
1 1 0	1	1	1	1
1 1 1	0	1	0	1

儲存在 ROM 內


(b) ROM 的真值表



圖 8-21 一個 8 字組×4 位元 ROM




8.5 唯讀記憶體




- ❖儲存在ROM內的每一個輸出樣式稱為一個字組(word)。
- ❖因為這個ROM有三條輸入線,所以有2³=8個不同組合的輸入值。每一種輸入組合當作一個可以選擇儲存在記憶體內8個字組其中之一的位址(address)。
- ❖因為有四條輸出線,每個字組長度是4位元,所以 這個ROM的大小為8字組×4位元。



8.5 唯讀記憶體



❖具有n條輸入線和m條輸出線的ROM:



n輸入變數	m輸出變數
00 · · · 00	100 · · · 110
$00 \cdots 01$	$010 \cdots 111$
$00 \cdots 10$	$101 \cdot \cdot \cdot 101$
$00 \cdots 11$	$110 \cdots 010$
:	
$11 \cdots 00$	001 · · · 011
$11 \cdot \cdot \cdot 01$	$110 \cdots 110$
$11 \cdot \cdot \cdot 10$	011 · · · 000
$11 \cdots 11$	$111 \cdots 101$

儲存在 ROM 內典型的 資料陣列 (2ⁿ個字組,每個字組 加位元)

圖 8-22 具有 n 輸入及 m 輸出的 ROM





- ❖一個 $2^n \times m$ 的ROM可以實現n變數之m個函數。
- ❖一個ROM 基本上包含一個解碼器和一個記憶體陣列:




圖 8-23 基本 ROM 的結構








圖 8-24 一個 8 字組×4 位元的 ROM






❖在圖8-24的ROM可以產生下列函數:

$$F_0 = \Sigma m(0, 1, 4, 6) = A'B' + AC'$$

$$F_1 = \sum m(2, 3, 4, 6, 7) = AB + AC'$$

$$F_2 = \sum m(0, 1, 2, 6) = A'B' + BC'$$

$$F_3 = \sum m(2, 3, 5, 6, 7) = AC + B$$
 (8-7)





8-25

*F*₀ 的等效 OR 閘





❖實現一個將4位元二進位數轉換為十六進位數數元 且輸出是7位元ASCII碼的碼轉換器。

輸入	十六進位	+:	六道	並位	数プ	亡之	A	SCII 碼
WXYZ	数元	A_6	A_5	A_4	A_3	A_2	A_1	A_0
0 0 0 0	0	0	1	1	0	0	0	0
0 0 0 1	1	0	1	1	0	0	0	1
0 0 1 0	2	0	1	1	0	0	0	0
0 0 1 1	3	0	1	1	0	0	0	1
0 1 0 0	4	0	1	1	0	0	0	0
0 1 0 1	5	0	1	1	0	0	0	0
0 1 1 0	6	0	1	1	0	0	0	0
0 1 1 1	7	0	1	1	0	0	0	1
1 0 0 0	8	0	1	1	0	0	0	0
1 0 0 1	9	0	1	1	1	0	0	1
1 0 1 0	A	1	0	0	0	0	0	1
1 0 1 1	B	1	0	0	0	0	1	0
1 1 0 0	C	1	0	0	0	0	1	1
1 1 0 1	D	1	0	0	0	1	0	0
1 1 1 0	E	1	0	0	0	1	0	1
1 1 1 1	F	1	0	0	0	1	1	0




圖 8-26 十六進位到 ASCII 碼轉換器





❖因為 $A_5 = A_4$ 且 $A_6 = A'_4$,ROM只需要五個輸出,因為有四條位址線,所以ROM的大小為16字組 $\times 5$ 位元

0





圖 8-27 以 ROM 實現的碼轉換器





❖三種基本形式的ROM:

- 罩幕可程式規劃唯讀記憶體 (mask-programmable ROM)
- 可程式規劃唯讀記憶體 (programmable ROM,通常稱為PROM)
- 電氣可擦除可程式規劃唯讀記憶體 (electrically erasable programmable ROM, EEPROM):利用一個特殊的電荷
 - 儲存機構來致能或禁能在記憶體陣列中的交換元件,
 - 一個PROM燒錄器可以提供適當的電壓脈衝將電荷儲存在記憶體陣列的位置,以這種方式儲存的資料通常保持永久,直到它被擦除。






❖快閃(flash)記憶體類似EEPROM,差別的是它們使用不同的電荷─儲存機構,它們通常建立在可規劃及擦除能力,所以資料可被寫到放在一個電路裡面的快閃記憶體中,而不需要用一個分開的燒錄器





- ❖可程式規劃邏輯元件 (programmable logic device, PLD) 是一個可被程式化用來提供很多不同邏輯功能的數位積體電路的一般名稱。
- ❖可程式規劃邏輯陣列 (programmable logic array, PLA)
 - 一個具有n個輸入和m個輸出的PLA(圖8-28)可以實現n 變數之m個函數。





❖可程式規劃邏輯陣列結構





圖 8-28 可程式規劃邏輯陣列結構









圖 8-29 具有三個輸入、五個積項及四個輸出的 PLA

















表 8-1 圖 8-29 之 PLA 表

	輸入	輸出	
積項	A B C	$F_0 F_1 F_2 F_3$	
A'B'	0 0 -	1 0 1 0	$F_0 = A'B' + AC'$
AC'	1 - 0	1 1 0 0	$F_1 = AC' + B$
B	- 1 -	0 1 0 1	$F_2 = A'B' + BC'$
BC'	- 10	0 0 1 0	$F_3 = B + AC$
AC	1 – 1	0 0 0 1	





- ❖PLA的內容可以由PLA表來指定,表8-1指定的是圖8-29的PLA。
- ❖表中的輸入欄指定積項,符號0、1和-分別代表一個變數是補數形式、非補數形式或未出現在相對應的積項中。
- ❖表中的輸出欄指出哪個積項出現在哪個輸出函數中 。1或0代表與其相對應的積項出現或未出現在相 對應的函數中。
- *因此,由表8-1 的第1列可以看出A'B'項出現在輸出函數 F_0 和 F_2 中。且由第2列可知AC'項出現在 F_0 和 F_1 中。





❖使用PLA實現(6-25)式。利用(6-25b)式所給的最簡多重輸出的解,我們可以建立圖8-31(a)的PLA表,其中每一列代表每個不同的積項。圖8-31(b)表示相對應之PLA結構,其中有四個輸入、六個積項及三個輸出。在字組線和輸入線或輸出線交點上的黑點表示在此陣列有交換元件的存在。





❖建立PLA 表

a b c d	f_1 f_2 f_3
01-1	1 1 0
11-1	1 0 1
100-	1 0 1
- 0 1 -	1 0 0
1-	0 1 0
- 1 1 -	0 0 1

(a) PLA 表



8-31

(6-25b) 式之 PLA 電路







*若abcd = 0001,則沒有選擇任一列;且所有 f_i 為0。若abcd = 1001,則只有第3列被選出,且 $f_1f_2f_3$ = 101;若abcd = 0111,則第1、5和6列被選出,因此 f_1 = 1+0+0=1, $f_2=1+1+0=1$ 且 $f_3=0+0+1=1$ 。







(b) PLA 結構









- ❖可程式規劃陣列邏輯 (Programmable Array Logic, PAL): AND 陣列可以作程式規劃,而OR 陣列則 是固定的。
- ❖緩衝器 (buffer):






❖在PAL中與AND閘輸入端的連接用×來表示:








❖舉例來說:



(a) 未程式規劃



(b) 已程式規劃

圖 8-32 PAL 片斷





❖舉一個規劃PAL應用的例子,我們要實現一個全加 法器,全加法器的邏輯方程式為:


$$Sum = X'Y'C_{in} + X'YC'_{in} + XY'C'_{in} + XYC_{in}$$

$$C_{out} = XC_{in} + YC_{in} + XY$$





❖圖8-33所示為每一個OR 閘被四個AND閘所推動的 PAL片斷。







8.7 複雜的可程式規劃邏輯元件

❖複雜的可程式規劃邏輯元件(CPLDs):




圖 8-34 Xilinx XCR3064XL CPLD 的架構 (圖及文字屬於 Xilinx 公司所有。)



8.7 複雜的可程式規劃邏輯元件

❖這個CPLD 有四個功能區塊,且每個區塊有16個相 關聯的巨集晶胞(MC1、MC2、.....)。每一個功 能區塊是一個可程式規劃的AND-OR 陣列,也就是 形成PLA的結構,每一個巨集晶胞包含一個正反器 及多工器,它們由功能區塊連線信號到輸入一輸出 (I/O) 區塊或是連線到交互連接陣列(IA), IA 由巨集晶胞或I/O 區塊的輸出選擇信號,並將它們 連接回到功能區塊的輸入,因此在一個功能區塊所 產生的信號可以被用來作為任何其他功能區塊的輸 入,I/O區塊在IC上的雙向I/O接腳以及CPLD內部 之間提供一個介面。



8.7 複雜的可程式規劃邏輯元件

❖圖8-35所示為在PLA中如何產生一個信號經由一個 巨集晶胞連線到一個I/O接腳。




圖 8-35 CPLD 功能方塊及巨集晶胞(XCR3064XL的簡化版)






- ❖場效可程式規劃閘陣列(field-programmable gate array, FPGA)在組合邏輯設計的應用,FPGA是一個包含具有可程式規劃交互連接之相同的邏輯晶胞 陣列的IC,使用者可以藉由實現每個邏輯晶胞以及晶胞之間的連接來程式規劃函數
- ❖FPGA的內部包含邏輯晶胞陣列,也稱為配置邏輯區塊 (configurable logic block, CLB), CLB陣列被一環的輸入—輸出的介面區塊所環繞,這些I/O區塊連接CLB的信號到IC的接腳,在CLB之間的空間用來作為介於CLB輸出及輸入間繞線的連接。






❖一個典型FPGA的佈局:







❖圖8-37所示為一個CLB的簡化版,這個CLB包含兩個函數產生器、兩個正反器及多個多工器,以提供在CLB內部的繞線信號。




*可程式規劃多工器

圖 8-37 簡化的配置邏輯區塊





❖一個四輸入的對照表(lookup table, LUT)本質上是一個具有16個1位元字組的再規劃ROM,此ROM儲存要被產生之函數的真值表。





對照表的實現


8-38



❖為了利用4變數函數產生器來實現一個超過四個變數的交換函數,則函數必須被分解成只具有四個變數的子函數,一種分解的方法是利用Shannon的展開定理,首先我們經由一個具有變數a、b、c和d的函數來對變數a作展開來說明這個定理:

$$f(a,b,c,d) = a' f(0,b,c,d) + af(1,b,c,d) = a' f_0 + af_1$$
 (8-8)





❖一個應用(8-8) 式的例子如下所示:

$$f(a,b,c,d) = c'd' + a'b'c + bcd + ac'$$


$$= a'(c'd' + b'c + bcd) + a(c'd' + bcd + c')$$

$$= a'(c'd' + b'c + cd) + a(c' + bd) = a'f_0 + af_1$$
 (8-9)





◆展開式也可以利用真值表或卡諾圖來完成,圖8-39 所示為(8-9) 式的卡諾圖。






圖 8-39 利用卡諾圖作函數展開

$$f_0 = c'd' + b'c + cd \qquad \qquad f_1 = c' + bd$$





❖展開一個有關變數 x_i 的n 變數函數之Shannon 展開定理的一般化形式為:


$$f(x_{1}, x_{2}, ..., x_{i-1}, x_{i}, x_{i+1}, ... x_{n})$$

$$= x'_{i} f(x_{1}, x_{2}, ..., x_{i-1}, 0, x_{i+1}, ... x_{n}) + x_{i} f(x_{1}, x_{2}, ..., x_{i-1}, 1, x_{i+1}, ... x_{n})$$

$$= x'_{i} f_{0} + x_{i} f_{1}$$
(8-10)

*在此, f_0 是在原始函數中令 x_i 為0所得到的(n-1)變數的函數,且 f_1 是在原始函數中令 x_i 為1所得到的(n-1)變數的函數。






❖應用此展開式定理到5變數函數,則可得:

$$f(a,b,c,d,e) = a' f(0,b,c,d,e) + af(1,b,c,d,e) = a' f_0 + af_1$$
(8-11)

❖這顯示出任何5變數函數可以利用兩個4變數函數 產生器以及一個2對1多工器(圖8-40(a))來實現。



(a) 5 變數函數

圖 8-40 具有函數產生器之5和6變數函數的實現





❖要利用4變數函數產生器來實現一個6變數函數, 我們應用展開定理兩次:

$$G(a,b,c,d,e,f) = a'G(0,b,c,d,e,f) + aG(1,b,c,d,e,f) = a'G_0 + aG_1$$

$$G_0 = b'G(0,0,c,d,e,f) + bG(0,1,c,d,e,f) = b'G_{00} + bG_{01}$$


$$G_1 = b'G(1,0,c,d,e,f) + bG(1,1,c,d,e,f) = b'G_{10} + bG_{11}$$

❖因為G₀₀、G₀₁、G₁₀和G₁₁都是4變數函數,所以我們可以利用四個4變數函數產生器,以及三個2對1多工器來實現任何6變數函數。





$$G(a,b,c,d,e,f) = a'b'G_{00} + a'bG_{01} + ab'G_{10} + abG_{11}$$
 (8-12)



(b) 6 變數函數



