

7주차 예비보고서

실험 목적

Ch 16 R-C Circuits, Transient Response (Part 2~3)

Ch 17 R-L and R-L-C Circuits with a dc Source Voltage (Part 1~2)

실험 준비물

실험 이론

R-C 직렬 회로의 과도 응답 (Transient Response)

커패시터의 직렬 및 병렬 연결

테브난의 정리와 R-C 과도 응답

인덕터의 기본 특성

인덕터의 직렬 및 병렬 연결

R-L 직렬 회로의 DC 정상 상태 분석

R-L 병렬 회로의 DC 정상 상태 분석

예상 결과 값

Ch 16 Part 2 — Charging Network (Series Capacitors)

Table 16.4 (합성 저항·커패시턴스 및 시정수)

Table 16.5 (시간별 v_C , v_R 예상값)

Table 16.6 (1τ , 5τ 시점 커패시터 전압)

Table 16.7 (v_R 이 초기값의 50%로 감소하는 시간)

Ch 16 Part 3 — Applying Thevenin's Theorem

Table 16.8 (테브난 등가회로 파라미터)

Table 16.9 (1τ 시점 커패시터 충전 전압)

Ch 17 Part 1 — Series R-L DC Circuit

Table 17.1 (직렬 R-L 회로 정상 상태)

Ch 17 Part 2 — Parallel R-L DC Circuit

Table 17.2 (병렬 R-L 회로 정상 상태, $R_L = 0$ 가정)

보드 연결도

Ch 16

Fig 16.2

Ch 17

Fig 17.2

Fig 17.3

실험 목적

Ch 16 R-C Circuits, Transient Response (Part 2~3)

- 직렬 커패시터로 구성된 R-C 충전 네트워크에서 합성 저항(R_T)과 합성 커패시턴스(C_T)를 계산하고, 시정수 ($\tau = R_T \times C_T$)를 도출하여 실제 과도 응답 곡선과 비교한다.
- 시간에 따른 커패시터 전압(v_C)과 저항 전압(v_R)의 변화를 측정하여, 지수 함수 모델 $v_C = E(1 - e^{(-t/\tau)})$ 이 실험 데이터와 일치하는지 확인한다.
- 1τ 시점에서 v_C 가 최종값의 63.2%에 도달하고, 5τ 시점에서 99.3%에 도달하는 이론적 특성을 실측으로 검증한다.
- v_R 이 초기값의 50%로 감소하는 시점을 수식($t = \tau \cdot \ln 2$)과 그래프로부터 각각 구하여 비교한다.

- 테브난의 정리를 R-C 과도 응답 회로에 적용하여, 복잡한 저항 네트워크를 등가 전압원(E_{Th})과 등가 저항(R_{Th})으로 단순화하는 방법을 익힌다.
- 테브난 등가 회로의 시정수($\tau = R_{Th} \times C$)를 계산하고, 이를 통해 예측된 1τ 시점의 충전 전압을 실측값과 비교하여 등가 회로의 유효성을 확인한다.

Ch 17 R-L and R-L-C Circuits with a dc Source Voltage (Part 1~2)

- DC 정상 상태에서 인덕터가 단락 회로(Short Circuit)로 동작하는 특성을 이해하고, 직렬 R-L 회로에서 전류와 전압을 측정하여 이를 확인한다.
- 실제 인덕터의 내부 저항(R_L)이 회로에 미치는 영향을 분석하고, $R_L = V_L / I$ 관계를 통해 내부 저항을 역산한다.
- 인덕터의 시정수 $\tau = L/R$ 가 매우 작아($\approx 0.1 \text{ ms}$) 회로 구성과 동시에 정상 상태에 도달함을 확인한다.
- 병렬 R-L DC 회로에서 이상적 인덕터($R_L = 0 \Omega$)를 가정한 전류 분배와 실제 R_L 을 고려한 전류 분배를 비교하여, 내부 저항의 영향을 정량적으로 파악한다.
- KCL(키르히호프 전류 법칙)이 병렬 R-L 회로에서도 정확히 성립함을 실험으로 검증한다.

실험 준비물

- **DC 전원 공급 장치 (Power Supply)**
 - Ch 16에서 12 V(Part 2) 및 16 V(Part 3) 인가, Ch 17에서 10 V 인가에 사용
 - 출력 전압을 DMM으로 정확히 확인한 후 회로에 연결할 것
- **디지털 멀티미터 (DMM)**
 - 저항, 전압, 전류 측정에 사용
 - 저항 측정: 회로 연결 전 각 소자의 실측값 기록
 - 전압 측정: 커패시터 양단 전압(v_C), 저항 양단 전압(v_R , V_L) 측정
 - 전류 측정 시 직렬로 삽입하며, 측정 모드(mA/A) 확인 후 연결할 것
- **저항 $100 \text{ k}\Omega \times 2$ 개**
 - Ch 16 Part 2(Fig 16.2)에서 R_1 , R_2 로 직렬 연결하여 $R_T = 200 \text{ k}\Omega$ 구성
 - Ch 16 Part 3(Fig 16.3)에서 R_1 , R_2 로 전압 분배 회로 구성
 - 실험 전 DMM으로 실측값을 기록할 것
- **저항 $47 \text{ k}\Omega \times 1$ 개**
 - Ch 16 Part 3(Fig 16.3)에서 R_3 로 사용, 테브난 등가 저항 계산에 포함
 - 실험 전 DMM으로 실측값을 기록할 것

- **저항 $470\ \Omega \times 1$ 개**

- Ch 17 Part 1(Fig 17.2)에서 R_1 으로 사용, 인덕터와 직렬 연결
- Ch 17 Part 2(Fig 17.3)에서 R_2 로 사용, 직렬 경로에 배치
- 실험 전 DMM으로 실측값을 기록할 것

- **저항 $1\text{ k}\Omega \times 1$ 개**

- Ch 17 Part 2(Fig 17.3)에서 R_1 으로 사용, 인덕터와 병렬 분기 구성
- 실험 전 DMM으로 실측값을 기록할 것

- **커패시터 $100\ \mu\text{F} \times 2$ 개**

- Ch 16 Part 2(Fig 16.2)에서 C_1, C_2 로 직렬 연결하여 $C_T = 50\ \mu\text{F}$ 구성
- 전해 커패시터인 경우 극성(+/-)을 반드시 확인하고 올바르게 연결할 것
- 매 실험 시작 전 커패시터를 완전히 방전시킬 것 (DMM으로 0 V 확인)
- 실험 전 DMM의 커패시턴스 모드로 실측값을 기록할 것

- **커패시터 $100\ \mu\text{F} \times 1$ 개**

- Ch 16 Part 3(Fig 16.3)에서 C로 사용
- 전해 커패시터 극성 주의, 실험 전 방전 확인

- **인덕터 $10\text{ mH} \times 1$ 개**

- Ch 17 Part 1, 2에서 L로 사용
- 실제 인덕터는 내부 저항(R_L)을 가지므로, 실험 전 DMM 저항 모드로 R_L 을 측정하여 기록할 것
- DC 정상 상태에서 단락 회로로 동작하지만, R_L 에 의한 전압 강하가 존재함

- **브레드보드 (Breadboard)**

- 모든 회로 구성에 사용
- 스위치 기능: 연결선을 분리/삽입하여 $t = 0$ 시점을 제어

- **점퍼 와이어 (연결선)**

- 회로 연결 및 스위치 역할 ($t = 0$ 에서 삽입하여 충전 시작)

- **스톱워치**

- Ch 16 Part 2에서 충전 과정의 시간별 전압을 기록할 때 사용

- 5초 간격으로 0~100초까지 측정

실험 이론

R-C 직렬 회로의 과도 응답 (Transient Response)

• 개념

- R-C 직렬 회로에 DC 전압을 인가하면, 커패시터는 즉시 충전되지 않고 시간에 따라 지수 함수적으로 전압이 증가한다. 이처럼 회로가 정상 상태(Steady-state)에 도달하기까지의 과도 구간을 과도 응답 (Transient Response)이라 한다.
- 충전 과정에서 커패시터 전압과 저항 전압은 다음과 같다:
 - $v_C(t) = E(1 - e^{(-t/\tau)})$ — 커패시터 양단 전압 ($0\text{ V} \rightarrow E$ 로 증가)
 - $v_R(t) = E \cdot e^{(-t/\tau)}$ — 저항 양단 전압 ($E \rightarrow 0\text{ V}$ 로 감소)
- 여기서 E 는 인가 전압, $\tau = RC$ 는 시정수(Time Constant)이다.
- 시정수의 물리적 의미:
 - 1τ : v_C 가 최종값의 63.2%에 도달 ($v_C = 0.632E$)
 - 5τ : v_C 가 최종값의 99.3%에 도달 → 실질적으로 정상 상태로 간주
- v_R 이 초기값의 50%로 감소하는 시간: $t_{50\%} = \tau \cdot \ln(2) \approx 0.693\tau$

• 적용 방법

- Ch 16 Part 2(Fig 16.2): $R_T = R_1 + R_2 = 200\text{ k}\Omega$, $C_T = 50\text{ }\mu\text{F}$ (직렬 합성)이므로, $\tau = R_T \times C_T = 200\text{ k}\Omega \times 50\text{ }\mu\text{F} = 10\text{ s}$. 충전 시간(5τ) = 50 s. $t = 0 \sim 100\text{ s}$ 구간에서 5초 간격으로 v_C 를 측정하여 이론 곡선과 비교한다.
- Ch 16 Part 3(Fig 16.3): 테브난 등가 회로로 변환한 후 $\tau = R_{Th} \times C$ 로 과도 응답을 분석한다.

커패시터의 직렬 및 병렬 연결

• 개념

- 직렬 연결: $1/C_T = 1/C_1 + 1/C_2 + \dots + 1/C_N$ (저항의 병렬 합성과 동일한 형태)
- 병렬 연결: $C_T = C_1 + C_2 + \dots + C_N$ (저항의 직렬 합성과 동일한 형태)
- 직렬 연결 시 각 커패시터에 저장되는 전하량(Q)은 동일하며, 전압은 용량에 반비례하여 분배된다.

• 적용 방법

- Ch 16 Part 2: $C_1 = C_2 = 100\text{ }\mu\text{F}$ 직렬 → $C_T = 1/(1/100 + 1/100) = 50\text{ }\mu\text{F}$
- 합성 커패시턴스가 개별 커패시터보다 작아지므로, 같은 R_T 에서 시정수가 감소한다.

테브난의 정리와 R-C 과도 응답

• 개념

- 테브난의 정리(Thevenin's Theorem): 임의의 선형 2단자 회로망을 하나의 등가 전압원(E_{Th})과 하나의 등가 저항(R_{Th})의 직렬 조합으로 단순화할 수 있다.
- E_{Th} : 부하(커패시터)를 제거(개방)한 상태에서 두 단자 사이의 개방 회로 전압
- R_{Th} : 모든 독립 전원을 비활성화(전압원 → 단락, 전류원 → 개방)한 상태에서 두 단자에서 바라본 등가 저항
- R-C 과도 응답에 테브난을 적용하면, 복잡한 회로를 단순 R-C 직렬 회로로 환원하여 $\tau = R_{Th} \times C$ 로 분석할 수 있다.

• 적용 방법

- Ch 16 Part 3(Fig 16.3): 커패시터 C의 단자 a-b에서 왼쪽 회로를 테브난 등가로 변환한다.
 - 회로 구성: $E = 16\text{ V}$, $R_1 = 100\text{ k}\Omega$ (전압원과 직렬), $R_2 = 100\text{ k}\Omega$ (접지 방향), $R_3 = 47\text{ k}\Omega$ (단자 a 방향)
 - E_{Th} : C를 개방하면 R_3 에 전류가 흐르지 않으므로, $V_a = E \times R_2 / (R_1 + R_2) = 16 \times 100\text{k} / 200\text{k} = 8\text{ V}$
 - R_{Th} : E를 단락 → $R_1 \parallel R_2 = 50\text{ k}\Omega$, 여기에 R_3 가 직렬 → $R_{Th} = 50 + 47 = 97\text{ k}\Omega$
 - $\tau = R_{Th} \times C = 97\text{ k}\Omega \times 100\text{ }\mu\text{F} = 9.7\text{ s}$
 - 충전 전압: $v_C(t) = E_{Th}(1 - e^{-(t/\tau)}) = 8(1 - e^{-(t/9.7)})$

인덕터의 기본 특성

• 개념

- 인덕터는 에너지를 자기장(Magnetic Field) 형태로 저장하는 소자이다.
- 인덕터에 저장되는 에너지: $W = \frac{1}{2}LI^2$ (단위: Joules)
- 인덕터 양단 전압: $v_L = L \times (dI/dt)$ — 전류의 변화율에 비례
- DC 정상 상태에서 전류가 일정($dI/dt = 0$)하므로, 이상적 인덕터의 전압 $v_L = 0\text{ V}$ → 단락 회로(Short Circuit)로 동작
- 실제 인덕터는 코일 도선의 저항(R_L , 내부 저항)을 가지므로, DC 정상 상태에서도 $V_L = I \times R_L$ 만큼의 전압 강하가 발생한다.

• 적용 방법

- Ch 17 Part 1(Fig 17.2): 직렬 R-L 회로에서 정상 상태 전류 $I = E / (R_1 + R_L)$. R_L 을 DMM으로 사전 측정하여 이론 계산에 반영한다.
- Ch 17 Part 2(Fig 17.3): 병렬 R-L 회로에서 인덕터 분기의 전류가 R_L 에 의해 제한되는 것을 확인한다.

인덕터의 직렬 및 병렬 연결

• 개념

- 직렬 연결: $L_T = L_1 + L_2 + \dots + L_N$ (저항의 직렬 합성과 동일한 형태)
- 병렬 연결: $1/L_T = 1/L_1 + 1/L_2 + \dots + 1/L_N$ (저항의 병렬 합성과 동일한 형태)
- 인덕터의 직렬/병렬 합성 공식은 저항의 경우와 정확히 동일한 구조를 가진다.

• 적용 방법

- 본 실험에서는 단일 인덕터(10 mH)를 사용하므로 합성은 필요하지 않으나, 이론적 배경으로 알아두어야 한다.

R-L 직렬 회로의 DC 정상 상태 분석

• 개념

- R-L 직렬 회로의 시정수: $\tau = L/R$
- 5τ 이후 정상 상태에 도달하며, 이때 인덕터는 단락(R_L 만 남음)으로 동작한다.
- 정상 상태 전류: $I = E / (R + R_L)$
- 인덕터 양단 전압: $V_L = I \times R_L$ (이상적이면 0 V, 실제로는 R_L 에 의한 강하 존재)
- 저항 양단 전압: $V_R = I \times R$

• 적용 방법

- Ch 17 Part 1(Fig 17.2): $E = 10 \text{ V}$, $R_1 = 470 \Omega$, $L = 10 \text{ mH}$
 - $\tau = L/R_1 = 10 \times 10^{-3} / 470 \approx 0.021 \text{ ms} \rightarrow 5\tau \approx 0.1 \text{ ms}$ (회로 구성 즉시 정상 상태 도달)
 - 정상 상태에서 $I = 10 / (470 + R_L)$, $V_L = I \times R_L$
 - 측정된 V_L 과 I 로부터 $R_L = V_L / I$ 를 역산하여 DMM 직접 측정값과 비교한다.

R-L 병렬 회로의 DC 정상 상태 분석

• 개념

- 병렬 R-L 회로에서 DC 정상 상태가 되면, 인덕터는 단락으로 동작한다.
- 이상적 인덕터($R_L = 0$)인 경우: 인덕터 분기가 완전한 단락이 되어, 이와 병렬인 저항에는 전류가 흐르지 않는다.
- 실제 인덕터($R_L \neq 0$)인 경우: 인덕터 분기에 R_L 이 남으므로, 병렬 저항에도 전류가 분배된다.
- KCL 적용: 분기점에서 $I = I_1 + I_2$ (총 전류 = 각 분기 전류의 합)

• 적용 방법

- Ch 17 Part 2(Fig 17.3): $E = 10\text{ V}$, $R_1 = 1\text{ k}\Omega$ (병렬 분기), $R_2 = 470\text{ }\Omega$ (직렬 경로), $L = 10\text{ mH}$ (R_L 포함)
 - 이상적 인덕터($R_L = 0$) 가정 시: $L = \text{단락} \rightarrow R_1$ 과 병렬인 분기가 $0\text{ }\Omega \rightarrow R_1$ 에 전압 $0\text{ V} \rightarrow I_1 = 0\text{ mA}$, $I_2 = E/R_2$
 - 실제 인덕터($R_L \neq 0$) 시: 병렬 합성 $= R_1 \parallel R_L$, 전체 $R = R_2 + (R_1 \parallel R_L)$
 - 이상적 가정과 실제 R_L 반영 결과를 비교하여, 초기 가정의 타당성을 평가한다.

예상 결과 값

Ch 16 Part 2 — Charging Network (Series Capacitors)

Table 16.4 (합성 저항·커패시턴스 및 시정수)

- 회로 소자값 정리
 - $R_1 = 100\text{ k}\Omega$, $R_2 = 100\text{ k}\Omega$, $C_1 = 100\text{ }\mu\text{F}$, $C_2 = 100\text{ }\mu\text{F}$, $E = 12\text{ V}$
- [Topology] Fig 16.2
 - $E(+)$ $\rightarrow$ 스위치($t=0$) $\rightarrow$ node A $\rightarrow R_1(100\text{ k}\Omega) \rightarrow$ node B $\rightarrow R_2(100\text{ k}\Omega) \rightarrow$ node C
 - node C $\rightarrow C_1(100\text{ }\mu\text{F}) \rightarrow$ node D $\rightarrow C_2(100\text{ }\mu\text{F}) \rightarrow$ node E $\rightarrow E(-)$
 - R_1, R_2 는 직렬 연결 ($R_T = R_1 + R_2$)
 - C_1, C_2 는 직렬 연결 ($1/C_T = 1/C_1 + 1/C_2$)
 - v_R 는 $R_T (= R_1 + R_2)$ 양단 전압, v_C 는 $C_T (= C_1 + C_2 \text{ 직렬})$ 양단 전압
- 합성 저항 (직렬):
 - $R_T = R_1 + R_2 = 100\text{ k}\Omega + 100\text{ k}\Omega = \mathbf{200\text{ k}\Omega}$
- 합성 커패시턴스 (직렬):
 - $1/C_T = 1/C_1 + 1/C_2 = 1/100\text{ }\mu\text{F} + 1/100\text{ }\mu\text{F} = 2/100\text{ }\mu\text{F}$
 - $C_T = 100/2 = \mathbf{50\text{ }\mu\text{F}}$
- 시정수:
 - $\tau = R_T \times C_T = 200 \times 10^3\text{ }\Omega \times 50 \times 10^{-6}\text{ F} = \mathbf{10\text{ s}}$
- 충전 시간 (5τ):
 - $5\tau = 5 \times 10 = \mathbf{50\text{ s}}$

	Predicted
R_T	200 k Ω
C_T	50 μ F
τ	10 s
5 τ	50 s

Table 16.5 (시간별 v_C , v_R 예상값)

- 충전 수식:
 - $v_C(t) = E(1 - e^{(-t/\tau)}) = 12(1 - e^{(-t/10)})$ [V]
 - $v_R(t) = E \times e^{(-t/\tau)} = 12 \times e^{(-t/10)}$ [V]
 - 검증: $v_C(t) + v_R(t) = E = 12$ V (KVL, 모든 시점에서 성립)
- 각 시간별 계산:
 - $t = 0$ s: $e^0 = 1.0000 \rightarrow v_C = 12(1-1) = 0$ V, $v_R = 12 \times 1 = 12.00$ V
 - $t = 5$ s: $e^{-0.5} = 0.6065 \rightarrow v_C = 12 \times 0.3935 = 4.72$ V, $v_R = 12 \times 0.6065 = 7.28$ V
 - $t = 10$ s: $e^{-1} = 0.3679 \rightarrow v_C = 12 \times 0.6321 = 7.59$ V, $v_R = 12 \times 0.3679 = 4.41$ V
 - $t = 15$ s: $e^{-1.5} = 0.2231 \rightarrow v_C = 12 \times 0.7769 = 9.32$ V, $v_R = 12 \times 0.2231 = 2.68$ V
 - $t = 20$ s: $e^{-2} = 0.1353 \rightarrow v_C = 12 \times 0.8647 = 10.38$ V, $v_R = 12 \times 0.1353 = 1.62$ V
 - $t = 25$ s: $e^{-2.5} = 0.0821 \rightarrow v_C = 12 \times 0.9179 = 11.01$ V, $v_R = 12 \times 0.0821 = 0.99$ V
 - $t = 30$ s: $e^{-3} = 0.0498 \rightarrow v_C = 12 \times 0.9502 = 11.40$ V, $v_R = 12 \times 0.0498 = 0.60$ V
 - $t = 35$ s: $e^{-3.5} = 0.0302 \rightarrow v_C = 12 \times 0.9698 = 11.64$ V, $v_R = 12 \times 0.0302 = 0.36$ V
 - $t = 40$ s: $e^{-4} = 0.0183 \rightarrow v_C = 12 \times 0.9817 = 11.78$ V, $v_R = 12 \times 0.0183 = 0.22$ V
 - $t = 45$ s: $e^{-4.5} = 0.0111 \rightarrow v_C = 12 \times 0.9889 = 11.87$ V, $v_R = 12 \times 0.0111 = 0.13$ V
 - $t = 50$ s: $e^{-5} = 0.0067 \rightarrow v_C = 12 \times 0.9933 = 11.92$ V, $v_R = 12 \times 0.0067 = 0.08$ V
 - $t = 60$ s: $e^{-6} = 0.0025 \rightarrow v_C = 12 \times 0.9975 = 11.97$ V, $v_R = 12 \times 0.0025 = 0.03$ V
 - $t = 70$ s: $e^{-7} = 0.0009 \rightarrow v_C = 12 \times 0.9991 = 11.99$ V, $v_R = 12 \times 0.0009 = 0.01$ V
 - $t = 80$ s: $e^{-8} = 0.0003 \rightarrow v_C \approx 12.00$ V, $v_R \approx 0.00$ V
 - $t = 90$ s: $e^{-9} \approx 0.0001 \rightarrow v_C \approx 12.00$ V, $v_R \approx 0.00$ V
 - $t = 100$ s: $e^{-10} \approx 0.0000 \rightarrow v_C \approx 12.00$ V, $v_R \approx 0.00$ V
- KVL 검증 (대표 시점):
 - $t = 10$ s: $v_C + v_R = 7.59 + 4.41 = 12.00$ V = E ✓
 - $t = 25$ s: $v_C + v_R = 11.01 + 0.99 = 12.00$ V = E ✓
 - $t = 50$ s: $v_C + v_R = 11.92 + 0.08 = 12.00$ V = E ✓

t (s)	v_C (Predicted)	v_R (Predicted)
0	0 V	12.00 V
5	4.72 V	7.28 V
10	7.59 V	4.41 V
15	9.32 V	2.68 V
20	10.38 V	1.62 V
25	11.01 V	0.99 V
30	11.40 V	0.60 V
35	11.64 V	0.36 V
40	11.78 V	0.22 V
45	11.87 V	0.13 V
50	11.92 V	0.08 V
60	11.97 V	0.03 V
70	11.99 V	0.01 V
80	12.00 V	0.00 V
90	12.00 V	0.00 V
100	12.00 V	0.00 V

Table 16.6 (1τ , 5τ 시점 커패시터 전압)

- 1τ 시점 ($t = 10$ s):
 - $v_C = E(1 - e^{-1}) = 12 \times 0.6321 = \mathbf{7.59\text{ V}}$
 - 이론적으로 최종값(12 V)의 63.2%에 해당: $12 \times 0.632 = 7.58\text{ V} (\approx 7.59\text{ V}) \checkmark$
- 5τ 시점 ($t = 50$ s):
 - $v_C = E(1 - e^{-5}) = 12 \times 0.9933 = \mathbf{11.92\text{ V}}$
 - 이론적으로 최종값의 99.3%에 해당: $12 \times 0.993 = 11.92\text{ V} \checkmark$

	Predicted
v_C at 1τ	7.59 V
v_C at 5τ	11.92 V

Table 16.7 (v_R 이 초기값의 50%로 감소하는 시간)

- $v_R(t) = E \times e^{-t/\tau}$ 에서 $v_R = 0.5 \times E$ 가 되는 시점:
 - $E \times e^{-t/\tau} = 0.5E$
 - $e^{-t/\tau} = 0.5$
 - $-t/\tau = \ln(0.5) = -0.6931$

$$\circ t = \tau \times \ln(2) = 10 \times 0.6931 = \mathbf{6.93\ s}$$

	Predicted
t(50%-equation)	6.93 s
t(50%-graph)	(Graph 16.2에서 읽어 기입)

Ch 16 Part 3 — Applying Thevenin's Theorem

*강의노트에는 없고, 실험영상에만 있어서 일단 작성했습니다

Table 16.8 (테브난 등가회로 파라미터)

- 회로 소자값 정리
 - $E = 16\ V$, $R_1 = 100\ k\Omega$, $R_2 = 100\ k\Omega$, $R_3 = 47\ k\Omega$, $C = 100\ \mu F$

[Topology] Fig 16.3

- $E(+)$ → $R_1(100\ k\Omega)$ → node A → $R_3(47\ k\Omega)$ → terminal a → 스위치 → $C(100\ \mu F)$ → terminal b → $E(-)$
- node A → $R_2(100\ k\Omega)$ → GND(= terminal b = $E(-)$)
- R_1 과 R_2 는 전압 분배기 구성, R_3 는 terminal a 방향 직렬 저항
- 커패시터 C는 terminal a-b 사이에 연결

- 테브난 등가 저항 (R_{Th}):

- 전압원 E를 단락(Short)시킨다 → E 자리에 도선 연결
- Terminal a-b에서 바라본 등가 저항:
 - R_1 과 R_2 가 병렬: $R_1 \parallel R_2 = (100k \times 100k)/(100k + 100k) = 10000M/200k = 50\ k\Omega$
 - R_3 가 직렬: $R_{Th} = (R_1 \parallel R_2) + R_3 = 50\ k\Omega + 47\ k\Omega = \mathbf{97\ k\Omega}$

- 테브난 등가 전압 (E_{Th}):

- 커패시터 C를 제거(개방)한다
- R_3 에 전류가 흐르지 않는다 (개방 회로이므로 $I_{R_3} = 0$)
- 따라서 R_3 양단 전압 강하 = 0 V
- Terminal a 전압 = node A 전압 = 전압 분배:
 - $V_a = E \times R_2/(R_1 + R_2) = 16 \times 100k/(100k + 100k) = 16 \times 0.5 = \mathbf{8\ V}$
- $E_{Th} = V_a = \mathbf{8\ V}$

- 시정수:

- $\tau = R_{Th} \times C = 97 \text{ k}\Omega \times 100 \text{ }\mu\text{F} = 97 \times 10^3 \times 100 \times 10^{-6} = \mathbf{9.7 \text{ s}}$

- 충전 시간:

- $5\tau = 5 \times 9.7 = \mathbf{48.5 \text{ s}}$

- KVL 검증 (테브난 등가회로):

- 등가 회로: $E_{Th}(8 \text{ V}) \rightarrow R_{Th}(97 \text{ k}\Omega) \rightarrow C(100 \text{ }\mu\text{F}) \rightarrow \text{GND}$
- 정상 상태($t \rightarrow \infty$): C 완전 충전 $\rightarrow I = 0 \rightarrow V_{R_{Th}} = 0 \text{ V}, v_C = E_{Th} = 8 \text{ V}$
- KVL: $E_{Th} = V_{R_{Th}} + v_C = 0 + 8 = 8 \text{ V} \checkmark$

	Predicted
R_{Th}	97 k Ω
E_{Th}	8 V
τ	9.7 s
5τ	48.5 s

Table 16.9 (1τ 시점 커패시터 충전 전압)

- 충전 수식 (테브난 등가회로 기반):

- $v_C(t) = E_{Th}(1 - e^{(-t/\tau)}) = 8(1 - e^{(-t/9.7)}) \text{ [V]}$

- 1τ 시점 ($t = \tau = 9.7 \text{ s}$):

- $v_C = 8(1 - e^{(-1)}) = 8 \times 0.6321 = \mathbf{5.06 \text{ V}}$
- 검증: E_{Th} 의 63.2% = $8 \times 0.632 = 5.06 \text{ V} \checkmark$

	1τ (equation)
v_C	5.06 V

Ch 17 Part 1 — Series R-L DC Circuit

Table 17.1 (직렬 R-L 회로 정상 상태)

- 회로 소자값 정리

- $E = 10 \text{ V}, R_1 = 470 \text{ }\Omega, L = 10 \text{ mH}, R_L = (\text{DMM으로 사전 측정})$

[Topology] Fig 17.2

- $E(+) \rightarrow R_1(470\ \Omega) \rightarrow \text{node A} \rightarrow \text{인덕터}(L = 10\ \text{mH}, \text{내부 저항 } R_L) \rightarrow E(-)$
- R_1 과 인덕터($R_L + L$)가 직렬 연결
- V_L 은 인덕터 양단 전압 (R_L 에 의한 전압 강하 포함)
- 정상 상태에서 $L \rightarrow \text{단락(Short)} \rightarrow R_L$ 만 남음

- DC 정상 상태 분석:

- 시정수: $\tau = L/R_1 = 10 \times 10^{-3} / 470 \approx 0.021\ \text{ms}$
- $5\tau \approx 0.1\ \text{ms} \rightarrow$ 회로 구성 즉시 정상 상태에 도달
- 정상 상태에서 인덕터는 단락 회로로 동작하지만, 내부 저항 R_L 이 남는다

- 이상적 인덕터 ($R_L = 0\ \Omega$) 가정:

- $I = E / R_1 = 10 / 470 = \mathbf{21.28\ \text{mA}}$
- $V_L = I \times R_L = 21.28 \times 0 = \mathbf{0\ \text{V}}$
- $R_L = \mathbf{0\ \Omega}$

- 실제 인덕터 ($R_L \neq 0$) 계산 공식:

- $I = E / (R_1 + R_L)$
- $V_L = I \times R_L = E \times R_L / (R_1 + R_L)$
- R_L 은 실험 전 DMM 저항 모드로 측정하여 기록한다

- KVL 검증 (이상적 인덕터):

- $E = V_{R_1} + V_L = I \times R_1 + 0 = 21.28\ \text{mA} \times 470\ \Omega = 10.00\ \text{V} \checkmark$
- (실제 인덕터 시: $E = I(R_1 + R_L) = V_{R_1} + V_L$ 성립)

> **참고:** Table 17.1의 Calculated 열은 실험 전 DMM으로 R_L 을 측정한 후, 위 공식에 대입하여 기입한다. 아래 표는 이상적 인덕터($R_L = 0$) 가정 시의 예상값이다.

	Predicted ($R_L = 0$)
I	21.28 mA
V_L	0 V
R_L	0 Ω

Ch 17 Part 2 — Parallel R-L DC Circuit

Table 17.2 (병렬 R-L 회로 정상 상태, $R_L = 0$ 가정)

- 회로 소자값 정리
 - $E = 10\text{ V}$, $R_1 = 1\text{ k}\Omega$ (병렬 분기), $R_2 = 470\ \Omega$ (직렬 경로), $L = 10\text{ mH}$, $R_L =$ (DMM으로 사전 측정)

[Topology] Fig 17.3

- $E(+)$ → 상단 도선 → node A
- node A에서 분기:
 - I_1 : node A → $R_1(1\text{ k}\Omega)$ → node B ($V_1 = R_1$ 양단 전압)
 - I_2 : node A → 인덕터($R_L + L$) → node B ($V_L =$ 인덕터 양단 전압)
- node B → $R_2(470\ \Omega)$ → $E(-)$ ($V_2 = R_2$ 양단 전압, 전체 전류 I 가 흐름)
- R_2 는 공통 경로(직렬), R_1 과 $(R_L + L)$ 은 병렬
- DC 정상 상태에서의 등가 회로:
 - L → 단락(Short) → 인덕터 분기에 R_L 만 남음
 - R_1 과 R_L 이 병렬: $R_{\text{parallel}} = R_1 \parallel R_L = (R_1 \times R_L)/(R_1 + R_L)$
 - 전체 저항: $R_{\text{total}} = R_2 + R_{\text{parallel}}$
- 이상적 인덕터 ($R_L = 0\ \Omega$) 가정:
 - L → 단락 → 인덕터 분기 저항 = $0\ \Omega$
 - $R_1 \parallel 0 = 0\ \Omega$ → 병렬 합성 저항 = $0\ \Omega$
 - node A와 node B 사이 전압 $V_1 = 0\text{ V}$ (단락)
 - 전체 저항: $R_{\text{total}} = R_2 + 0 = 470\ \Omega$
 - 전체 전류: $I = E / R_2 = 10 / 470 = \mathbf{21.28\text{ mA}}$
 - $I_1 = V_1 / R_1 = 0 / 1000 = \mathbf{0\text{ mA}}$ (R_1 양단 전압이 0이므로 전류 없음)
 - $I_2 = I - I_1 = 21.28 - 0 = \mathbf{21.28\text{ mA}}$ (전체 전류가 인덕터 분기로 흐름)
- KVL 검증 ($R_L = 0$):
 - 폐회로 ($E \rightarrow R_2 \rightarrow$ 인덕터 분기 $\rightarrow E$):
 - $E = V_2 + V_L = I \times R_2 + I_2 \times 0 = 21.28\text{ mA} \times 470\ \Omega + 0 = 10.00\text{ V} \checkmark$
 - 폐회로 ($R_1 \leftrightarrow$ 인덕터 분기):
 - $V_1 = V_L \rightarrow 0 = 0 \checkmark$
- KCL 검증 (node A):
 - $I = I_1 + I_2 = 0 + 21.28 = 21.28\text{ mA} \checkmark$
- 실제 인덕터 ($R_L \neq 0$) 계산 공식 (실험 시 R_L 측정 후 적용):

- $R_{\text{parallel}} = (R_1 \times R_{\text{L}}) / (R_1 + R_{\text{L}}) = (1000 \times R_{\text{L}}) / (1000 + R_{\text{L}})$
- $I = E / (R_2 + R_{\text{parallel}})$
- $V_1 = I \times R_{\text{parallel}}$ (= node A-B 간 전압)
- $I_1 = V_1 / R_1$
- $I_2 = I - I_1$ (또는 V_1 / R_{L})

> **참고:** Table 17.2의 Calculated 열은 이상적 인덕터($R_{\text{L}} = 0$)를 가정하여 계산한다. 실험 후 Measured 열에는 실측값을 기록하고, Part 2(c)에서 DMM으로 측정한 R_{L} 을 반영하여 I_2 를 재계산한다.


	Predicted ($R_{\text{L}} = 0$)
I	21.28 mA
I_1	0 mA
I_2	21.28 mA

보드 연결도

Ch 16

Fig 16.2

Ch 16 Part 2




[브레드보드 실체도 1]

Ch 17


Fig 17.2

Ch 17 Part 1



[브레드보드 실체도 1]

Fig 17.3



[브레드보드 실체도 1]