



**AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W
KRAKOWIE**

WYDZIAŁ INFORMATYKI, ELEKTRONIKI I TELEKOMUNIKACJI

INSTYTUT ELEKTRONIKI

Układ do pomiaru harmonicznych prądu sieciowego o amplitudach poniżej jednego LSB

założenia, specyfikacja, symulacje, wyniki

Autorzy:	Kacper Gubała, Dawid Maślanka, Jakub Kwiecień
Kierunek studiów:	Elektronika i Telekomunikacja, II stopień
Przedmiot:	Analogowe Układy Peryferyjne
Opiekun:	dr hab. inż. Przemysław Krehlik, prof. AGH

Kraków, 2025

Spis treści

1	Założenia projektowe	3
1.1	Specyfikacja elektryczna	3
1.2	Jednostka sterująca	3
1.3	Metoda poprawy rozdzielczości	3
1.4	Architektura analogowa	3
1.5	Komunikacja i programowanie	4
2	Symulacje oraz projekt płytki PCB	4
2.1	Symulacja początkowa	4
2.2	Symulacja końcowa	5
2.3	Płytki PCB	6
2.3.1	Schemat ogólny części analogowej	6
2.3.2	Zdjęcie płytki PCB	6
2.3.3	Schemat ogólny części cyfrowej wraz z peryferiami	7
2.3.4	Projekt płytki PCB	7
3	Założenia odnośnie programu oraz układ pomiarowy	8
3.1	Analiza przetwornika ADC	8
3.2	Układ pomiarowy	9
4	Wyniki pomiarowe	10
4.1	3 Vpp 75 Hz - no triangle	10
4.2	400 uVpp 50 Hz - no triangle	11
4.3	400 uVpp 50 Hz - with triangle	12
5	Wnioski	13

1 Założenia projektowe

Celem projektu jest opracowanie układu do pomiaru harmonicznego prądu sieciowego o amplitudach poniżej jednego bitu najmniej znaczącego (LSB) przetwornika analogowo-cyfrowego, z wykorzystaniem techniki nadpróbkowania (oversamplingu) oraz sztucznego ditheringu w postaci sygnału trójkątnego.

1.1 Specyfikacja elektryczna

- Napięcie pracy układu: 3.3 V
- Pasma przenoszenia do: 500 Hz
- Napięcie zasilania: 5 V (USB-C)

1.2 Jednostka sterująca

Jednostką sterującą systemem jest mikrokontroler STM32F103C8T6, charakteryzujący się następującymi parametrami:

- Przetwornik ADC o rozdzielczości 12 bitów
- Maksymalny czas konwersji ADC: 1,0 μ s
- Obudowa: LQFP, 32 wyprowadzenia
- Moduł PWM: 6 kanałów

1.3 Metoda poprawy rozdzielczości

W celu umożliwienia detekcji sygnałów o amplitudzie mniejszej niż jeden LSB przetwornika ADC zastosowano nadpróbkowanie oraz dithering w postaci sygnału trójkątnego. Sygnał trójkątny generowany jest przez moduł PWM mikrokontrolera, a następnie filtrowany do postaci analogowej. Sygnał mierzony jest sumowany z sygnałem trójkątnym o amplitudzie:

$$U_t = n + 0,5 \text{ LSB}$$

gdzie n jest liczbą całkowitą. Okres sygnału trójkątnego jest równy iloczynowi współczynnika nadpróbkowania (OSR) oraz okresu próbkowania przetwornika ADC.

1.4 Architektura analogowa

- Sumowanie sygnału mierzonego oraz sygnału ditheringu realizowane jest przy użyciu wzmacniacza operacyjnego w konfiguracji sumatora.
- Zasilanie analogowe realizowane jest z magistrali USB 5 V.
- Stabilizacja napięcia 3,3 V dla mikrokontrolera realizowana jest za pomocą stabilizatora LDO.
- Dla części analogowej przewidziano dodatkową filtrację napięcia zasilania.


1.5 Komunikacja i programowanie

- Interfejs komunikacyjny: USB 2.0
- Programowanie i debugowanie mikrokontrolera: złącze SWD

2 Symulacje oraz projekt płytki PCB

2.1 Symulacja początkowa


- **C1** – kondensator separujący składową stałą (sprzęg AC), ponieważ składowa stała sygnału nie jest istotna w kontekście pomiaru. Wartość kondensatora dobrana jest w taki sposób, aby wraz z pozostałymi elementami toru wejściowego częstotliwość odcięcia filtru górnoprzepustowego mieściła się w zakresie $1 \div 10$ Hz.
- **R1** – rezystor zapewniający ustalony potencjał dla kondensatora C1 (zapobiegający „wiszeniu w powietrzu” wejścia). Typowa wartość rezystancji wynosi około $10\text{ k}\Omega$.
- **R2** – rezystor pełniący funkcję ograniczenia prądu wejściowego, w szczególności w stanach nieustalonych lub przy przebiegach. Przykładowa wartość rezystancji wynosi około $100\ \Omega$.
- **R5, R6** – dzielnik rezystancyjny służący do ustawienia przesunięcia składowej stałej (offsetu DC) sygnału na poziomie połowy napięcia zasilania. Takie rozwiązanie umożliwia wykorzystanie pełnego dynamicznego zakresu przetwornika ADC.
- **C2** – kondensator filtrujący napięcie odniesienia offsetu DC. Jego zadaniem jest tłumienie zakłóceń oraz szumów pochodzących z linii zasilania, tak aby nie były one przenoszone na sygnał wejściowy, szczególnie w istotnym paśmie częstotliwości pomiaru.



Rysunek 1: Schemat części analogowej do symulacji

2.2 Symulacja końcowa


- **Filtr offsetu DC (R5, R6, C2)** – parametry filtru zostały dobrane w taki sposób, aby dla częstotliwości sieciowej 50 Hz uzyskać tłumienie rzędu około 30 dB. Dodatkowe ograniczenie zakłóceń w tym paśmie zapewnia zastosowanie stabilizatora LDO o wysokim współczynniku tłumienia tętnień zasilania (PSRR) w zakresie niskich częstotliwości.
- **Filtr antyaliasingowy** – charakterystyka filtru została ustalona tak, aby dla częstotliwości 500 kHz uzyskać tłumienie w zakresie $40 \div 50$ dB, natomiast w paśmie użytecznym, w szczególności dla częstotliwości 250 Hz, tłumienie nie przekraczało około 0,01 dB, co zapewnia minimalne zniekształcenia amplitudy sygnału pomiarowego.
- **Sprzężanie wejściowe** – tor wejściowy został zaprojektowany w taki sposób, aby tłumienie dla częstotliwości 50 Hz wynosiło około 0,01 dB lub nieznacznie więcej, co w praktyce oznacza pomijalny wpływ sprzężenia AC na amplitudę sygnału w paśmie zainteresowania.
- **Impedancja wejściowa** – wartości rezystorów R1 oraz R2 zostały dobrane tak, aby impedancja wejściowa układu wynosiła około $5\text{ k}\Omega$. Jest to wartość około 100-krotnie większa od impedancji wyjściowej typowego generatora sygnałowego ($50\ \Omega$), co minimalizuje wpływ obciążenia na źródło sygnału.



Rysunek 2: Symulacja filtru antyaliasingowego


2.3 Płytką PCB

2.3.1 Schemat ogólny części analogowej




Rysunek 3: Schemat części analogowej

2.3.2 Zdjęcie płytki PCB




2.3.3 Schemat ogólny części cyfrowej wraz z peryferiami



Rysunek 4: Schemat części z mikrokontrolerem.

2.3.4 Projekt płytki PCB



Rysunek 5: Projekt płytki PCB wykonany za pomocą oprogramowania KiCAD.

3 Założenia odnośnie programu oraz układ pomiarowy

3.1 Analiza przetwornika ADC

Celem analizy jest określenie parametrów pracy przetwornika analogowo-cyfrowego w kontekście pomiaru sygnału sieciowego o częstotliwości 50 Hz oraz jego harmonicznych. Przyjęto założenie, że analizowane będą harmoniczne do maksymalnie piątej włącznie, co odpowiada częstotliwości 250 Hz.

Zgodnie z kryterium Nyquista, aby poprawnie odtworzyć sygnał o częstotliwości 250 Hz, minimalna częstotliwość próbkowania powinna spełniać zależność $f_s > 500$ Hz. W projekcie przyjęto częstotliwość próbkowania z zapasem równą:

$$f_s = 1 \text{ kHz.}$$

Zastosowany przetwornik ADC charakteryzuje się rozdzielczością $n = 12$ bitów oraz maksymalną częstotliwością próbkowania 1 MS/s. Dla zakresu napięć wejściowych $0 \div 3$ V wartość jednego bitu najmniej znaczącego wynosi w przybliżeniu:

$$\text{LSB} \approx 800 \text{ } \mu\text{V.}$$

W celu zwiększenia efektywnej rozdzielczości przetwornika zastosowano technikę nadpróbkowania. Współczynnik nadpróbkowania (OSR) jest opisany zależnością:

$$\text{OSR} = 2 \cdot 2^p,$$

gdzie p oznacza liczbę dodatkowych bitów uzyskanych dzięki oversamplingowi.

Ze względu na ograniczenie maksymalnej częstotliwości próbkowania przetwornika ADC do 1 MHz, przyjęto liczbę dodatkowych bitów $p = 7$. Daje to współczynnik nadpróbkowania:

$$\text{OSR} = 256.$$

Przy zadanej częstotliwości próbkowania sygnału użytecznego $f_s = 1$ kHz otrzymano częstotliwość nadpróbkowania:

$$f_{os} = \text{OSR} \cdot f_s = 256 \text{ kHz.}$$

Zastosowanie nadpróbkowania pozwala na zmniejszenie efektywnej wartości LSB do poziomu:

$$\text{LSB}_{os} \approx 6,3 \text{ } \mu\text{V.}$$

W celu zapewnienia poprawnego działania ditheringu, częstotliwość sygnału trójkątnego została dobrana zgodnie z zależnością:

$$f_{tri} = \frac{f_{os}}{\text{OSR}} = 1 \text{ kHz.}$$

W rzeczywistym układzie obliczone parametry uległy modyfikacji ze względu na częstotliwość zegara kontrolera oraz sposób jego podziału do wyzwalania timerów PWM i timera uruchamiającego zebranie próbki przez konwerter ADC. Częstotliwość timera opisuje wzór:

$$f_{tim} = \frac{f_{clk}}{(PRS + 1) \cdot (ARR + 1)},$$

gdzie PRS to rejestr preskalera, a ARR to Auto Reload Register określający wartość do której zlicza timer.

Mikrokontroler pracował z częstotliwością $f_{clk} = 72$ MHz, a nastawy rejestrów przyjęto następująco:

- Timer PWM - $PRS = 63$, $ARR = 1119$, co daje częstotliwość:

$$f_{tri} = 1004,5 \text{ Hz},$$


- Timer ADC - $PRS = 0$, $ARR = 139$, co daje częstotliwość:

$$f_{tri} = 514,3 \text{ kHz},$$

która podzielona przez 2 daje częstotliwość próbkowania:

$$f_{os} = 257,1 \text{ kHz},$$


3.2 Układ pomiarowy




Rysunek 6: Układ pomiarowy przy użyciu Lock-Ina jako generatora.

4 Wyniki pomiarowe

4.1 3 V_{pp} 75 Hz - no triangle



Rysunek 7: Przebiegi czasowe pomiaru sinusa o napięciu $V_{pp} = 3V$ i częstotliwość 75 Hz.




Rysunek 8: Widmo pomiaru sinusa o napięciu $V_{pp} = 3V$ i częstotliwość 75 Hz.


- SINAD: 55.33 dB
- Noise Power: $-55.23 V^2$
- ENOB: 8.90 bits
- SINAD (Averaged): 79.68 dB
- Noise Power (Averaged): $-79.67 V^2$
- ENOB (Averaged): 12.94 bits

ENOB gain due to averaging: 4.05 bits

4.2 400 uVpp 50 Hz - no triangle



Rysunek 9: Przebiegi czasowe pomiaru sinusa o napięciu $V_{pp} = 400\mu\text{V}$ i częstotliwość 50 Hz.




Rysunek 10: Widmo pomiaru sinusa o napięciu $V_{pp} = 400\mu\text{V}$ i częstotliwość 50 Hz.


- SINAD: -7.26 dB
- Noise Power: -68.99 V^2
- ENOB: -1.50 bits
- SINAD (Averaged): 12.16 dB
- Noise Power (Averaged): -88.45 V^2
- ENOB (Averaged): 1.73 bits

ENOB gain due to averaging: 3.23 bits

4.3 400 uVpp 50 Hz - with triangle



Rysunek 11: Przebiegi czasowe pomiaru sinusa o napięciu $V_{pp} = 400\mu\text{V}$ i częstotliwość 50 Hz, zsumowanego z trójkątnym ditheringiem o $f = 1\text{kHz}$.



Rysunek 12: Widmo pomiaru sinusa o napięciu $V_{pp} = 400\mu\text{V}$ i częstotliwość 50 Hz, zsumowanego z trójkątnym ditheringiem o $f = 1\text{kHz}$.

- SINAD: -7.26 dB
- Noise Power: -68.99 V^2
- ENOB: -1.50 bits
- SINAD (Averaged): 11.88 dB
- Noise Power (Averaged): -89.08 V^2
- ENOB (Averaged): 1.68 bits

ENOB gain due to averaging: 3.18 bits

5 Wnioski

Wykonany układ pomiarowy nie do końca spełnił swoje założenia projektowe. Okazało się, że dodanie ditheringu za pomocą sygnału trójkątnego jest zbędne. Sam układ (najpewniej przetwornik ADC) szumi na poziomie 2-3 LSB, co po uśrednieniu daje rezultaty zgodne ze wzorem z noty katalogowej STM. Teoretyczny wzrost parametru ENOB z wykorzystaniem ditheringu w postaci szumu białego wynosi p i jest zgodny ze wzorem:

$$OSR = 4^p$$

W przypadku badanego układu zysk wynosi 4 bity, co pokrywa się z pomiarem. Dithering sygnałem trójkątnym powinien dać większy zysk; jednak w obecności jakiegokolwiek szumu na najmłodszych bitach nie przynosi dodatkowych efektów.

Finalnie układ pozwala na pomiar sygnałów mniejszych niż pojedynczy LSB z satysfakcjonującym wynikiem oraz zgodną analizą FFT.