《计算机组成原理》实验报告

	2023 级计算机科学与技术 06 班		饶格奇			
年级、专业、班级	2023 级计算机科学与技术 04 班	姓名	刘雨霜			
	2023 级计算机科学与技术 04 班		李隆征			
实验题目	实验三简易单周期 CPU 实验					
实验时间	2025年5月11日	实验地点	DS1410			
			□验证性			
实验成绩	优秀/良好/中等	实验性质	☑设计性			
			□综合性			
教师评价:						
口質注/灾砂过程正确, 口循程序/灾砂由灾坦穴, 口程序结构/灾砂中藤 <u></u> 中亚						

□算法/实验过程正确; □源程序/实验内容提交; □程序结构/实验步骤合理; □实验结果正确; □语法、语义正确; □报告规范;

其他:

评价教师: 任骜

实验目的

- (1)掌握不同类型指令在数据通路中的执行路径。
- (2)掌握 Vivado 仿真方式。

报告完成时间: 2025 年 5 月 12 日

1 实验内容

阅读实验原理实现以下模块:

- (1) Datapath, 其中主要包含 alu(实验一已完成), PC(实验二已完成), adder、mux2、signext、sl2(其中 adder、mux2 数字逻辑课程已实现, signext、sl2 参见实验原理),
- (2) Controller(实验二已完成),其中包含两部分,分别为 main_decoder,alu_decoder。
- (3) 指令存储器 inst_mem(Single Port Ram),数据存储器 data_mem(Single Port Ram);使用 Block Memory Generator IP 构造指令,注意考虑 PC 地址位数统一。(参考实验二)
- (4) 参照实验原理,将上述模块依指令执行顺序连接。实验给出 top 文件,需兼容 top 文件端口设定。
- (5) 实验给出仿真程序,最终以仿真输出结果判断是否成功实现要求指令。

2 实验设计

2.1 Controller

2.1.1 功能描述

Controller 模块负责将取来的指令中的 OP 和 FUNC 字段翻译成各类控制信号,驱动下游的数据通路(Datapath)完成正确的指令执行。它由 Maindec 和 ALUdec 两级译码器组成通过这两级译码, Controller 将复杂的指令语义分解为一组简单的布尔控制信号,确保数据通路各单元在每个时钟周期内协同工作。

2.1.2 接口定义

表 1: Controller 接口

信号名	方向	位宽	功能描述
op	Input	6-bit	指令的 opcode 字段
func	Input	6-bit	R-type 指令的 function 字段
jump	Output	1-bit	跳转控制信号,高电平表示执行 J-
			type
branch	Output	1-bit	分支判断使能,与 zero 相与成 PCsrc
			控制信号
alusrc	Output	1-bit	AlU 第二操作数来源:0= 寄存器,1=
			立即数
alucontrol	Output	3-bit	传输给 ALU 的具体运算控制码
memwrite	Output	1-bit	数据存储写使能,高电平写
memtoreg	Output	1-bit	写回寄存器的数据来源: 0=ALU,
			1=Mem
regdst	Output	1-bit	写回寄存器来源:0=rt,1=rd
regwrite	Output	1-bit	寄存器写使能,高电平写

2.2 数据通路

2.2.1 功能描述

Datapath 模块实现指令的取指、译码、执行、访存与回写五大阶段的数据流与运算逻辑。

2.2.2 接口定义

表 2: datapath 接口

信号名	方向	位宽	功能描述
clka	Input	1-bit	时钟信号,所有时序逻辑同步上升沿
rst	Input	1-bit	异步复位,高电平清零 PC 和寄存器
jump	Input	1-bit	来自 controller 的跳转控制
branch	Input	1-bit	来自 controller 的分支控制
alusrc	Input	1-bit	来自 controller 的 ALU 源选择
memtoreg	Input	1-bit	来自 controller 的写回数据源选择
regwrite	Input	1-bit	来自 controller 的寄存器写使能
alucontrol	Input	1-bit	来自 controller 的 ALU 运算控制信
			号
instr	Input	32-bit	取指存储器输出的 32 位指令
readdata	Input	32-bit	数据存储器读出的 32 位数据
aluout	Output	32-bit	ALU 运算结果
pc	Output	32-bit	当前程序计数器值
writedata	Output	32-bit	要写入数据存储器的数据总线

3 实验过程记录

记录实验的过程,完成了什么样的工作,存在的问题包括哪些,解决方案如何等。subsubsection 名称自行设定。

4 实验结果及分析




图 1: 仿真结果




图 2: 控制台结果

A Datapath 代码

```
'timescale 1ns / 1ps
module datapath(
   input wire clka,
                         // 时钟
   input wire rst,
                         // 复位信号
   input wire jump,
                         // 跳转控制
                         // 分支控制
   input wire branch,
   input wire alusrc,
                         // ALU源选择
   input wire memtoreg,
                         // 数据选择: 内存到寄存器
   input wire regwrite,
                         // 寄存器写控制
                         // 寄存器目的选择
   input wire regdst,
   input wire [2:0] alucontrol, // ALU控制信号
   output wire [31:0] alwout, // ALU结果
   output wire [31:0] pc, // 当前PC地址
   output wire [31:0] writedata, // 写入数据
   input wire [31:0] instr, // 指令
   input wire [31:0] readdata // 数据存储器读出数据
);
   wire [31:0] readdata1; // 寄存器读数据1
                         // 寄存器读数据2
   wire [31:0] readdata2;
                         // 扩展后的地址
   wire [31:0] addrext;
   wire [31:0] pcnew;
                         // 新的PC值
   wire [31:0] pcplus4;
                         // PC+4
   wire [31:0] jumpaddr;
                         // 跳转地址
                         // 左移后的跳转地址
   wire [27:0] jumpleft;
                         // 左移后的分支地址
   wire [31:0] branchleft;
   wire [31:0] objectaddr; // 目标地址
                          // PC源选择
   wire pcsrc;
   wire zero;
                         // 零标志
   // 寄存器模块
   regfile regfile(
      .clk(clka),
       .rst(rst),
                       // 修正: 使用regwrite而不是memtoreg
      .we3(regwrite),
       .ra1(instr[25:21]),
       .ra2(instr[20:16]),
                         // 修正: ra2应该是instr[20:16]而不是instr[15:11]
       .wa3((regdst==1) ? instr[15:11] : instr[20:16]),
       .wd3((memtoreg==1) ? readdata : aluout),
      .rd1(readdata1),
      .rd2(readdata2)
   );
   // 将readdata2赋给writedata,用于存储到内存
   assign writedata = readdata2;
```

```
// 符号扩展模块
signext sext(
   .addr(instr[15:0]),
   .y(addrext)
);
// ALU 模块
alu alu1(
   .num1(readdata1),
    .num2((alusrc==1) ? addrext : readdata2),
   .op(alucontrol),
   .result(aluout),
   .zero(zero)
);
// 分支条件 = branch & zero
assign pcsrc = branch & zero;
// PC模块
pc pc1(
   .clk(clka),
   .rst(rst),
   .pcnew(pcnew),
   .pc(pc)
);
// 加法器1: 计算PC+4
adder ad1(
   .a(pc),
   .b(32'd4),
   .y(pcplus4)
);
// 加法器2: 计算分支目标地址
adder ad2(
   .a(pcplus4),
   .b(branchleft),
   .y(objectaddr)
);
// 26位左移2位模块
bits26s12 s1(
    .addr(instr[25:0]),
   .y(jumpleft)
);
// 计算跳转地址
assign jumpaddr = {pcplus4[31:28], jumpleft};
```

endmodule