Universidade Federal de Minas Gerais Instituto de Ciências Exatas Departamento de Ciência da Computação

DCC819 - Arquitetura de Computadores

Relat'orio~I - Unidade~L'ogica~Aritm'etica

Guilherme Batista Santos Iuri Silva Castro João Mateus de Freitas Veneroso Ricardo Pagoto Marinho

> Belo Horizonte - MG 15 de outubro de 2017

1 Introdução

O presente trabalho foca na descrição da implementação de uma Unidade Lógica e Aritmética (ULA) em Verilog HDL, uma Linguagem de descrição de hardware, Hardware Description Language - HDL - em inglês. A ULA é um circuito digital responsável por realizar operações lógicas e aritméticas no caminho de dados de uma CPU. É a ULA que realiza operações como adição, subtração e operações lógicas como and e or. Além disso, ela também é responsável por calcular o endereço de memória para escrita ou leitura quando as instruções requisitam. Para implementar a ALU, utilizamos a IDE Quartus II 13 junto com ModelSim para simular uma FPGA e fazer os testes necessários. Os testes em dispositivo físico foram feitos no módulo de prototipação DE2.

2 ULA

A Figura 1 mostra o desenho esquemático de uma ULA.




Figura 1: Desenho esquemático de uma ULA.

Nela, é possível ver que a ULA possui duas entradas e uma saída de dados, A, B e R respectivamente, além de uma entrada e uma saída de sinais de controle, F e D. As entradas A e B são os valores que a ULA recebe para fazer os cálculos necessários. Esses valores podem vir de registradores ou podem ser imediatos: números absolutos, como nas instruções a seguir:

```
Addi R1,R2,10
Sub R3,R4,R5
```

A instrução 1 soma o valor imediato 10 ao valor armazenado no registrador R2 e armazena no registrador R1. No caso dessa instrução, a entrada A na Figura 1 recebe o valor do registrador R2, a entrada B o valor do imediato (10) e a saída R terá o valor da soma, sendo que este valor será armazenado no registrador R1. Já a instrução 2 subtrai o valor armazenado no registrador R5 do valor armazenado em R4 e armazena em R3, fazendo a operação

$$R3 = R4 - R5 \tag{1}$$

A entrada de sinais F é a entrada de controles da ALU. Dentre esses sinais de controle está o que sinaliza se o valor na entrada de dados B é o valor vindo de um registrador ou um imediato.

Esse sinal controla um multiplexador para selecionar qual entrada irá passar para a ALU, a entrada vinda do banco de registradores ou a entrada vinda direto da instrução no caso de um imediato.

Já a saída de sinais D, são os sinais que a ALU indica, sendo eles se o resultado é zero, negativo e se houve overflow na operação.

3 Descrição

3.1 Código

O problema atacado neste trabalho foi implementar uma ULA em *Verilog HDL*. Para isso foi especificado que a ULA deve possuir entradas para dois operandos de 16 bits e um entrada para o código da operação a ser executada, que possui 4 bits. Para este trabalho, utilizamos apenas 16 registradores, ou seja, apenas 4 bits são necessários para fazer o endereçamento no banco de registradores.

	TTT A	1 1 .	1 /	1	1.		~	1		OD 1 1 1
Α	ULA	desenvolvio	da e ca	ıpaz de	realizar	as o	peracoes	descritas	na	Tabela I.

Código	Instrução	Operação	Descrição			
0	ADD \$s4,\$s3,\$s2	\$s4=\$s2+\$s3	Adição entre registros			
1	SUB \$s4,\$s3,\$s2	\$s4=\$s2-\$s3	Subtração entre registros			
2	SLTI \$s4,imm,\$s2	\$s2>imm?\$s4=1:\$s4=0	Comparação entre registro e imediato			
3	AND \$s4,\$s3,\$s2	\$s4=\$s2&\$s3	AND lógico com dois registros			
4	OR \$s4,\$s3,\$s2	s4=s2 s3	OR lógico com dois registros			
5	XOR \$s4,\$s3,\$s2	$s_4 = s_2 \hat{s}_3$	XOR lógico com dois registros			
6	ANDI \$s4,imm,\$s2	\$s4=\$s2&imm	AND lógico com um registro e um imediato			
7	ORI \$s4,imm,\$s2	\$s4=\$s2 imm	OR lógico com um registro e um imediato			
8	XORI \$s4,imm,\$s2	\$s4=\$s2îmm	XOR lógico com um registro e um imediato			
9	ADDI \$s4,imm,\$s2	\$s4=\$s2+imm	Adição entre registro e um imediato			
10	SUBI \$s4,imm,\$s2	s4=s2+imm	Subtração entre registro e um imediato			

Tabela 1: Descrição das operações requisitadas.

Ou seja, a ULA implementada deve ser capaz de realizar 11 operações diferentes. Observe que é possível, além de fazer operações com registradores, realizar operações com imediatos, *i.e.*, números absolutos. Esses números devem possuir 4 bits de largura.

Como saída, a ULA deve entregar o resultado da operação solicitada e um conjunto de sinais relativos ao resultado da operação. O resultado possui 16 bits para que seja armazenado em um registrador de destino e o conjunto de sinais são 3, como mostrado na Tabela 2.

Índice	Sinal
0	Overflow
1	Negativo
2	Zero

Tabela 2. Sinais de saída da ULA.

3.2 Prototipação

A FPGA utilizada para a prototipação possui 4 botões para que possamos inserir dados e realizar as operações, 16 *switches* para informar o valor dos dados inseridos e 8 *displays* que mostram o valor

dos dados. Cada *switch* possui dois estados: *cima* e *baixo*. Quando um *switch* está no estado *cima*, ele possui valor 1, e quando está no estado *baixo*, ele possui valor 0. Desta forma, cada *switch* se comporta com 1 bit do dado.

Quando o botão de nome KEY0 for apertado, os displays HEX7 e HEX6 mostram o valor no conjunto de switches SW8 a SW11 (4 bits) e os displays HEX5 e HEX4 mostram o valor no conjunto de switches SW4 a SW7 (4 bits). Desta forma, é possível visualizar os valores passados para a placa.

Se apertarmos o botão KEY3, os switches serão interpretados como uma instrução completa, ou seja, com código da operação e operandos de entrada e saída, sendo que o switch~SW0 é o menos significativo enquanto o SW15 o mais significativo. Assim, cada instrução possui 16 bits, como especificado no documento. O conjunto de switches~SW0 a SW3 indica a entrada A e do switches~SW4 ao SW7, a entrada B da Figura 1. Lembrando que a entrada B pode ser um imediato. Já o conjunto de switches~SW8 a SW11 indica a saída do resultado (saída R na Figura 1), enquanto os switches~SW12 a SW15 indicam a operação a ser realizada, i.e., o código da operação.

A Figura 2 mostra a divisão na placa.




Figura 2. FPGA.

4 Implementação

4.1 ULA

Esta seção fala da implementação da ULA em *Verilog*. Nela, mostramos como a ULA foi implementada além de decisões de projeto tomadas.

O módulo desenvolvido possui 5 entradas e duas saídas: OpA, OpB, Op, RST, CLK, Res e FlagReg respectivamente.

As entradas OpA e OpB representam as entradas A e B da Figura 1. A entrada Op indica qual operação a ALU vai fazer (Add, Sub, etc.) e faz parte da entrada F na Figura 1. As saídas Res e

FlagReg indicam, respectivamente o resultado da operação e o sinal de saída da ALU, na Figura 1, as saídas R e D respectivamente.

Na implementação, as entradas OpA e OpB são de $16\ bits$, que, de acordo com a especificação do trabalho, é o tamanho dos registradores. Aqui, apenas o OpB pode ser um imediato. Neste caso, o imediato possui apenas $4\ bits$, sendo necessário estender mais $12\ bits$. Mais a frente será mostrado como e onde essa operação é feita. A entrada Op indica a operação a ser realizada e possui $4\ bits$, ou seja, a ALU implementada possui um máximo de $16\ operações$ diferentes.

As entradas RST e CLK possuem a função de reiniciar os valores de entrada, caso necessário, e dar o clock da máquina respectivamente. Assim, a cada subida de clock, uma operação é realizada.

A saída Res possui 16 bits, assim como as entradas OpA e OpB já que é o resultado da operação e a saída FlagReg possui 3 bits, um para cada sinal de saída.

Decidimos fazer uma ULA genérica, ou seja, não diferenciamos instruções para imediatos, deixando para outra unidade o trabalho de identificar se a instrução utilizada é com um imediato ou não. Assim, criou-se uma ULA com as operações mostradas na Tabela 3.

Código	Operação
0000	Adição
0001	Subtração
0010	Comparação
0011	AND lógico
0100	OR lógico
0101	XOR lógico

Tabela 3. Descrição das operações implementadas.

4.2 Banco de registradores

Para carregar e armazenar valores dos registradores, um banco de registradores foi necessário. O banco de registradores implementado consiste em 16 registradores de 16 bits cada. No início das simulações e dos testes, o banco inteiro foi inicializado com o valor 0, ou seja, todos os registradores, inicialmente, possuem o valor 0.

O módulo do banco possui como entrada os endereços de dois registradores de entrada, AddrRegA e AddrRegB, o endereço de um registrador para escrita, AddrWriteReg, o dado de escrita, data, e três sinais:

- WEN -> Write Enable
- RST -> Reset
- $CLK \rightarrow Clock$

O primeiro sinal, WEN, indica se o banco será lido ou escrito. Ele será escrito, caso WEN=1 e lido caso WEN=0. Se quisermos escrever no banco, então o endereço do registrador para escrita é utilizado e o dado é escrito naquele registrador. Se quisermos ler do banco, então utilizamos as duas saídas do banco de registradores, que são os valores que serão utilizados como entrada da ULA. A saída RegA se conecta à entrada OpA do módulo da ULA, enquanto a saída RegB, se conecta à entrada OpB do módulo da ULA. Lembrando que essa entrada da ULA pode ser um imediato, a decisão de pegar a saída do banco de registradores ou o imediato será discutida mais a frente.

Instrução	Operando A	Operando B	Resultado	О	N	\mathbf{Z}
ADD	0011 1111 1111 1111	0100 0000 0000 0000	0111 1111 1111 1111	0	0	0
ADD	0100 0000 0000 0000	0100 0000 0000 0000	1000 0000 0000 0000	1	1	0
ADD	0000 0000 0000 0000	0000 0000 0000 0000	0000 0000 0000 0000	0	0	1
ADD	0010 0000 0000 0000	1100 0000 0000 0000	1110 0000 0000 0000	0	1	0
SUB	0100 0000 0000 0000	0011 1111 1111 1111	0000 0000 0000 0001	0	0	0
SUB	0011 1111 1111 1111	0100 0000 0000 0000	1111 1111 1111 1111	0	1	0
SLT	0100 0000 0000 0000	0000 0000 0000 0000	0000 0000 0000 0001	0	0	0
SLT	0000 0000 0000 0000	0100 0000 0000 0000	0000 0000 0000 0000	0	0	$\mid 1 \mid$
AND	0111 1111 1111 1111	0011 1111 1111 1111	0011 1111 1111 1111	0	0	0
OR	0000 0000 1111 1111	1111 1111 0000 0000	1111 1111 1111 1111	0	1	0
XOR	0101 0101 0101 0101	0010 1010 1010 1010	0111 1111 1111 1111	0	0	0

Tabela 4. Experimentos.

5 Experimentos

Alguns experimentos foram realizados com o intuito de testar as funcionalidades da Unida Lógica Aritmética implementada em Verilog HDL. Observe que a ULA não distingue operações com registradores e imediatos, uma vez que os operandos A e B são tratados pelo módulo *Decoder* e transformados em sua representação númerica de 16 bits antes de serem encaminhados à ULA. Durante o estágio de decodificação, os valores dos registradores enderaçados pela instrução são lidos do banco de registradores e um *padding* de 12 bits é concatenado ao valor dos operandos imediatos. Dessa forma, a ULA precisa executar apenas seis tipos de instruções: ADD, SUB, SLT, AND, OR e XOR.

A tabela 4 descreve os resultados de onze instruções e o valor das flags da ULA após o término de cada operação. As colunas O, N e Z se referem respectivamente às flags Overflow, Negative e Zero. Os experimentos também estão descritos no formato de um $Test\ Bench$ implementado no arquivo "ULA.v".

Referências

[1] John L. Hennessy I. and David A. Patterson. Computer Architecture: a Quantitative Approach (Fifth Edition). 2012.