Universidade Federal de Minas Gerais Instituto de Ciências Exatas Departamento de Ciência da Computação

DCC819 - Arquitetura de Computadores

Relat'orio~I - Unidade~L'ogica~Aritm'etica

Guilherme Batista Santos Iuri Silva Castro João Mateus de Freitas Veneroso Ricardo Pagoto Marinho

> Belo Horizonte - MG 11 de outubro de 2017

1 Introdução

O presente trabalho foca na descrição da implementação de uma Unidade Lógica e Aritmética (ULA) em Verilog HDL, uma Linguagem de descrição de hardware, Hardware Description Language - HDL - em inglês. A ULA é um circuito digital responsável por realizar operações lógicas e aritméticas no caminho de dados de uma CPU. É a ULA que realiza operações como adição, subtração e operações lógicas como and e or. Além disso, ela também é responsável por calcular o endereço de memória para escrita ou leitura quando as instruções requisitam. Para implementar a ALU, utilizamos a IDE Quartus II 13 junto com ModelSim para simular uma FPGA e fazer os testes necessários. Os testes em dispositivo físico foi feito no módulo de prototipação DE2.

2 ULA

A Figura 1 mostra o desenho esquemático de uma ULA.




Figura 1: Desenho esquemático de uma ULA.

Nela, é possível ver que a ULA possui duas entradas e uma saída de dados, A, B e R respectivamente, além de uma entrada e uma saída de sinais de controle, F e D. As entradas A e B são os valores que a ULA recebe para fazer os cálculos necessários. Esses valores podem vir de registradores ou podem ser imediatos: números absolutos, como nas instruções a seguir:

```
Addi R1,R2,10
Sub R3,R4,R5
```

A instrução 1 soma o valor imediato 10 ao valor armazenado no registrador R2 e armazena no registrador R1. No caso dessa instrução, a entrada A na Figura 1 recebe o valor do registrador R2, a entrada B o valor do imediato (10) e a saída R terá o valor da soma, sendo que este valor será armazenado no registrador R1. Já a instrução 2 subtrai o valor armazenado no registrador R5 do valor armazenado em R4 e armazena em R3, fazendo a operação

$$R3 = R4 - R5 \tag{1}$$

A entrada de sinais F é a entrada de controles da ALU. Dentre esses sinais de controle está o que sinaliza se o valor na entrada de dados B é o valor vindo de um registrador ou um imediato. Esse

sinal controla um multiplexador para seleciona qual entrada irá passar para a ALU, a entrada vinda do banco de registradores ou a entrada vinda direto da instrução no caso de um imediato.

Já a saída de sinais D, são os sinais que a ALU indica, sendo eles se o resultado é zero, negativo e se houve overflow na operação.

3 Descrição

3.1 Código

O problema atacado neste trabalho foi implementar uma ULA em *Verilog HDL*. Para isso foi especificado que a ULA deve possuir entradas para dois operandos de 16 bits e um entrada para o código da operação a ser executada, que possui 4 bits. Para este trabalho, utilizamos apenas 16 registradores, ou seja, apenas 4 bits são necessários para fazer o endereçamento no banco de registradores.

A ULA	desenvolvida é	capaz de realiz	ar as operações	descritas na	Tabela 1.
-------	----------------	-----------------	-----------------	--------------	-----------

Código	Instrução	Operação	Descrição
0	ADD \$s4,\$s3,\$s2	\$s4=\$s2+\$s3	Adição entre registros
1	SUB \$s4,\$s3,\$s2	\$s4=\$s2-\$s3	Subtração entre registros
2	SLTI \$s4,imm,\$s2	\$s2>imm?\$s4=1:\$s4=0	Comparação entre registro e imediato
3	AND \$s4,\$s3,\$s2	\$s4=\$s2&\$s3	AND lógico com dois registros
4	OR $\$s4,\$s3,\$s2$	\$s4=\$s2 \$s3	OR lógico com dois registros
5	XOR \$s4,\$s3,\$s2	\$s4=\$s2\$s3	XOR lógico com dois registros
6	ANDI \$s4,imm,\$s2	\$s4=\$s2&imm	AND lógico com um registro e um imediato
7	ORI \$s4,imm,\$s2	\$s4=\$s2 imm	OR lógico com um registro e um imediato
8	XORI \$s4,imm,\$s2	\$s4=\$s2îmm	XOR lógico com um registro e um imediato
9	ADDI \$s4,imm,\$s2	\$s4=\$s2+imm	Adição entre registro e um imediato
10	SUBI \$s4,imm,\$s2	\$s4=\$s2+imm	Subtração entre registro e um imediato

Tabela 1: Descrição das operações requisitadas.

Ou seja, a ULA implementada deve ser capaz de realizar 11 operações diferentes. Observe que é possível, além de fazer operações com registradores, realizar operações com imediatos, *i.e.*, números absolutos. Esses números devem possuir 4 bits de largura.

Como saída, a ULA deve entregar o resultado da operação solicitada e um conjunto de sinais relativos ao resultado da operação. O resultado possui 16 bits para que seja armazenado em um registrador de destino e o conjunto de sinais são 3, como mostrado na Tabela 2.

Índice	Sinal
0	Overflow
1	Negativo
2	Zero

Tabela 2. Sinais de saída da ULA.

3.2 Prototipação

A FPGA utilizada para a prototipação possui 4 botões para que possamos inserir dados e realizar as operações, 16 switches para informar o valor dos dados inseridos e 8 displays que mostram o valor

dos dados. Cada *switche* possui dois estados: *cima* e *baixo*. Quando um *switch* está no estado *cima*, ele possui valor 1, e quando está no estado *baixo*, ele possui valor 0. Desta forma, cada *switch* se comporta com 1 bit do dado.

Quando o botão de nome KEY0 for apertado, os displays HEX7 e HEX6 mostram o valor no conjunto de switches SW8 a SW11 (4 bits) e os displays HEX5 e HEX4 mostram o valor no conjunto de switches SW4 a SW7 (4 bits). Desta forma, é possível visualizar os valores passados para a placa.

Se apertarmos o botão KEY3, os switches serão interpretados como uma instrução completa, ou seja, com código da operação e operandos de entrada e saída, sendo que o switch~SW0 é o menos significativo enquanto o SW15 o mais significativo. Assim, cada instrução possui 16 bits, como especificado no documento. O conjunto de switches~SW0 a SW3 indicam a entrada A e do sitch~SW4 ao SW7, a entrada B da Figura 1. Lembrando que a entrada B pode ser um imediato. Já o conjunto de switches~SW8 a SW11 indicam a saída do resultado (saída R na Figura 1), enquanto que do switch~SW12 ao SW15 indica a operação a ser realizada, i.e., o código da operação.

A Figura 2 mostra a divisão na placa.




Figura 2. FPGA.

4 Implementação

Esta seção fala da implementação da ULA em *Verilog*. Nela, mostramos como cada parte da ULA foi implementada além de decisões de projeto tomadas.

O módulo desenvolvido possui 5 entradas e duas saídas: *OpA*, *OpB*, *Op*, *RST*, *CLK*, *Res* e *FlagReg* respectivamente. O Apêndice 4 mostra o código.

As entradas OpA e OpB representam as entradas A e B da Figura 1. A entrada Op indica qual operação a ALU vai fazer (Add, Sub, etc.) e faz parte da entrada F na Figura 1. As saídas Res e FlagReg indicam, respectivamente o resultado da operação e o sinal de saída da ALU, na Figura 1, as saídas R e D respectivamente.

Na implementação, as entradas OpA e OpB são de $16\ bits$, que, de acordo com a especificação do trabalho, é o tamanho dos registradores. Aqui, apenas o OpB pode ser um imediato. Neste caso, o imediato possui apenas $4\ bits$, sendo necessário estender mais $12\ bits$. Mais a frente será mostrado como e onde essa operação é feita. A entrada Op indica a operação a ser realizada e possui $4\ bits$, ou seja, a ALU implementada possui um máximo de $16\ operações$ diferentes.

A saída Res possui 16 bits, assim como as entradas OpA e OpB já que é o resultado da operação e a saída FlagReg possui 3 bits, um para cada sinal de saída.

Decidimos fazer uma ULA genérica, ou seja, não diferenciamos instruções para imediatos, deixando para outra unidade o trabalho de identificar se a instrução utilizada é com um imediato ou não. Assim, criou-se uma ULA com as operações mostradas na Tabela 3.

Código	Operação
0000	Adição
0001	Subtração
0010	Comparação
0011	AND lógico
0100	OR lógico
0101	XOR lógico

Tabela 3. Descrição das operações implementadas.

Apêndices

Módulo ULA

```
module ULA (OpA, OpB, Res, Op, FlagReg, CLK, RST);
2
            input CLK, RST;
3
            input [3:0] Op;
4
            input [15:0] OpA,
                               OpB;
5
            output reg [15:0] Res;
6
            output reg [2:0] FlagReg;
                                                       // [Z N C]: Z=Zero; N=Neg;
               C=Carry/Overflow
8
            wire [15:0] invOpB;
            assign invOpB = ~OpB + 16'd1;
10
11
            parameter InsADD = 4'b0000;
                                               // ADD
                                                        Res = OpA + OpB
12
                                               // SUB
            parameter InsSUB = 4'b0001;
                                                        Res = OpA - OpB
13
            parameter
                      InsSLT = 4'b0010;
                                                  SLTI
                                                       Res =
                                                              (OpA > OpB) ? 1 : 0
14
                                4'b0011;
                                                        Res =
            parameter
                      InsAND =
                                                  AND
                                                              OpA & OpB
15
                                               // OR
                      InsOR = 4'b0100;
                                                        Res = OpA |
16
            parameter
                                               // XOR
            parameter InsXOR = 4'b0101;
                                                        Res = OpA
17
18
            parameter OverflowFlag
19
            parameter NegFlag
                                               = 1;
20
            parameter ZeroFlag
21
22
            always @(posedge CLK) begin
23
             if (RST) begin
24
              FlagReg = 3'b000;
25
26
```

```
else begin
27
28
                                                                              case (Op)
 29
                                                                                    InsADD: begin
 30
                                                                                          Res = OpA + OpB;
31
                                                                                          /* Zero check */
32
                                                                                          if (Res == 0)
33
                                                                                                                        FlagReg[ZeroFlag] = 1'b1;
34
                                                                                          else
35
                                                                                               FlagReg[ZeroFlag] = 1'b0;
36
37
                                                                                           /* Overflow check */
                                                                                          FlagReg[0verflowFlag] = (0pA[15] & 0pB[15] & ^Res[15]) | (^OpA[15] & ^Res[15] & ^Res[15]) | (^OpA[15] & ^Res[15] & ^Res[15]) | (^OpA[15] & ^Res[15] & ^Res
38
                                                                                                             15] & ~OpB[15] & Res[15]);
                                                                                            /* Negative check */
39
                                                                                          FlagReg[NegFlag] = Res[15];
 40
                                                                                     end
 41
                                                                                    InsSUB: begin
 42
                                                                                          Res = OpA + invOpB;
43
                                                                                          /* Zero check */
44
                                                                                          if (Res == 0)
45
                                                                                               FlagReg[ZeroFlag] = 1'b1;
46
47
                                                                                          else
                                                                                              FlagReg[ZeroFlag] = 1'b0;
48
                                                                                            /* Overflow check */
49
                                                                                          FlagReg[OverflowFlag] = (OpA[15] & invOpB[15] & "Res[15]) | ("
50
                                                                                                             OpA[15] & ~invOpB[15] & Res[15]);
                                                                                           /* Negative check *
51
                                                                                          FlagReg[NegFlag] = Res[15];
52
53
                                                                                    end
                                                                                    InsSLT: begin
54
                                                                                           if (OpA > OpB)
55
                                                                                               Res = 16'd1;
56
                                                                                          else
57
                                                                                               Res = 16'd0;
58
59
                                                                                           /* Zero check */
                                                                                          if (Res == 0)
60
                                                                                               FlagReg[ZeroFlag] = 1'b1;
61
                                                                                           else
62
                                                                                                FlagReg[ZeroFlag] = 1'b0;
63
                                                                                           /* Overflow check */
64
                                                                                          FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & Res[15]) | (OpA[15] & FlagReg[OverflowFlag] | (OpA[15] & FlagReg[OverflowFlag] | (OpA[15] & FlagReg[OverflowFlag] | (OpA[15] & OpB[15] & Op
65
                                                                                                             15] & ~OpB[15] & Res[15]);
                                                                                           /* Negative check */
66
                                                                                         FlagReg[NegFlag] = Res[15];
67
                                                                                     end
68
                                                                                    InsAND: begin
 69
                                                                                        Res = OpA & OpB;
70
                                                                                           /* Zero check */
71
                                                                                          if (Res == 0)
72
                                                                                               FlagReg[ZeroFlag] = 1'b1;
73
74
                                                                                               FlagReg[ZeroFlag] = 1'b0;
75
                                                                                           /* Overflow check */
76
                                                                                          FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & Res[15]) | (OpA[15] & FlagReg[OverflowFlag] | (OpA[15] & FlagReg[OverflowFlag] | (OpA[15] & FlagReg[OverflowFlag] | (OpA[15] & OpB[15] & OpB[15] & FlagReg[OverflowFlag] | (OpA[15] & OpB[15] & Op
77
                                                                                                             15] & ~OpB[15] & Res[15]);
                                                                                           /* Negative check */
78
79
                                                                                          FlagReg[NegFlag] = Res[15];
```

```
InsOR: begin
  81
  82
                                                                    Res = OpA | OpB;
                                                                     /* Zero check
  83
                                                                    if (Res == 0)
  84
                                                                       FlagReg[ZeroFlag] = 1'b1;
  85
                                                                    else
  86
                                                                        FlagReg[ZeroFlag] = 1'b0;
  87
                                                                     /* Overflow check */
  88
                                                                    FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & ^Res[15]) | (^OpA[15] & ^Res[15] & ^Res[15]) | (^OpA[15] & ^Res[15] & ^Re
  89
                                                                                 15] & ~OpB[15] & Res[15]);
                                                                     /* Negative check */
  90
                                                                    FlagReg[NegFlag] = Res[15];
  91
                                                                end
  92
                                                                InsXOR: begin
Res = OpA ^ OpB;
  93
  94
                                                                     /* Zero check */
  95
                                                                    if (Res == 0)
  96
                                                                        FlagReg[ZeroFlag] = 1'b1;
  97
                                                                    else
  98
                                                                        FlagReg[ZeroFlag] = 1'b0;
  99
                                                                     /* Overflow check */
100
                                                                    FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & ~Res[15]) | (~OpA[
101
                                                                                 15] & ~OpB[15] & Res[15]);
                                                                     /* Negative check */
102
                                                                    FlagReg[NegFlag] = Res[15];
103
                                                                end
104
105
                                                            endcase
106
                                                       end
                                                   end
107
              endmodule
108
```

Referências