

Universidade Federal de Minas Gerais  
Instituto de Ciências Exatas  
Departamento de Ciência da Computação

DCC819 - Arquitetura de Computadores

*Relatório I - Unidade Lógica Aritmética*

Guilherme Batista Santos  
Iuri Silva Castro  
João Mateus de Freitas Veneroso  
Ricardo Pagoto Marinho

BELO HORIZONTE - MG  
11 DE OUTUBRO DE 2017

## 1 Introdução

O presente trabalho foca na descrição da implementação de uma Unidade Lógica e Aritmética (ULA) em Verilog HDL, uma Linguagem de descrição de hardware, *Hardware Description Language* - HDL - em inglês. A ULA é um circuito digital responsável por realizar operações lógicas e aritméticas no caminho de dados de uma CPU. É a ULA que realiza operações como adição, subtração e operações lógicas como *and* e *or*. Além disso, ela também é responsável por calcular o endereço de memória para escrita ou leitura quando as instruções requisitam. Para implementar a ALU, utilizamos a IDE *Quartus II 13* junto com *ModelSim* para simular uma FPGA e fazer os testes necessários. Os testes em dispositivo físico foi feito no módulo de prototipação DE2.

## 2 ULA

A Figura 1 mostra o desenho esquemático de uma ULA.




Figura 1: Desenho esquemático de uma ULA.

Nela, é possível ver que a ULA possui duas entradas e uma saída de dados, *A*, *B* e *R* respectivamente, além de uma entrada e uma saída de sinais de controle, *F* e *D*. As entradas *A* e *B* são os valores que a ULA recebe para fazer os cálculos necessários. Esses valores podem vir de registradores ou podem ser imediatos: números absolutos, como nas instruções a seguir:

1	Addi R1,R2,10
2	Sub R3,R4,R5

A instrução 1 soma o valor imediato 10 ao valor armazenado no registrador *R2* e armazena no registrador *R1*. No caso dessa instrução, a entrada *A* na Figura 1 recebe o valor do registrador *R2*, a entrada *B* o valor do imediato (10) e a saída *R* terá o valor da soma, sendo que este valor será armazenado no registrador *R1*. Já a instrução 2 subtrai o valor armazenado no registrador *R5* do valor armazenado em *R4* e armazena em *R3*, fazendo a operação

$$R3 = R4 - R5 \quad (1)$$

A entrada de sinais *F* é a entrada de controles da ALU. Dentre esses sinais de controle está o que sinaliza se o valor na entrada de dados *B* é o valor vindo de um registrador ou um imediato. Esse

seu sinal controla um multiplexador para selecionar qual entrada irá passar para a ALU, a entrada vinda do banco de registradores ou a entrada vinda direto da instrução no caso de um imediato.

Já a saída de sinais  $D$ , são os sinais que a ALU indica, sendo eles se o resultado é zero, negativo e se houve *overflow* na operação.

### 3 Descrição

#### 3.1 Código

O problema atacado neste trabalho foi implementar uma ULA em *Verilog* HDL. Para isso foi especificado que a ULA deve possuir entradas para dois operandos de 16 bits e uma entrada para o código da operação a ser executada, que possui 4 bits. Para este trabalho, utilizamos apenas 16 registradores, ou seja, apenas 4 bits são necessários para fazer o endereçamento no banco de registradores.

A ULA desenvolvida é capaz de realizar as operações descritas na Tabela 1.

Código	Instrução	Operação	Descrição
0	ADD \$s4,\$s3,\$s2	$\$s4 = \$s2 + \$s3$	Adição entre registros
1	SUB \$s4,\$s3,\$s2	$\$s4 = \$s2 - \$s3$	Subtração entre registros
2	SLTI \$s4,imm,\$s2	$\$s2 > imm ? \$s4 = 1 : \$s4 = 0$	Comparação entre registro e imediato
3	AND \$s4,\$s3,\$s2	$\$s4 = \$s2 \& \$s3$	AND lógico com dois registros
4	OR \$s4,\$s3,\$s2	$\$s4 = \$s2   \$s3$	OR lógico com dois registros
5	XOR \$s4,\$s3,\$s2	$\$s4 = \$s2 \hat{\& } \$s3$	XOR lógico com dois registros
6	ANDI \$s4,imm,\$s2	$\$s4 = \$s2 \& imm$	AND lógico com um registro e um imediato
7	ORI \$s4,imm,\$s2	$\$s4 = \$s2   imm$	OR lógico com um registro e um imediato
8	XORI \$s4,imm,\$s2	$\$s4 = \$s2 \hat{\& } imm$	XOR lógico com um registro e um imediato
9	ADDI \$s4,imm,\$s2	$\$s4 = \$s2 + imm$	Adição entre registro e um imediato
10	SUBI \$s4,imm,\$s2	$\$s4 = \$s2 - imm$	Subtração entre registro e um imediato

Tabela 1: Descrição das operações requisitadas.

Ou seja, a ULA implementada deve ser capaz de realizar 11 operações diferentes. Observe que é possível, além de fazer operações com registradores, realizar operações com imediatos, *i.e.*, números absolutos. Esses números devem possuir 4 bits de largura.

Como saída, a ULA deve entregar o resultado da operação solicitada e um conjunto de sinais relativos ao resultado da operação. O resultado possui 16 bits para que seja armazenado em um registrador de destino e o conjunto de sinais são 3, como mostrado na Tabela 2.

Índice	Sinal
0	<i>Overflow</i>
1	Negativo
2	Zero

Tabela 2. Sinais de saída da ULA.

#### 3.2 Prototipação

A FPGA utilizada para a prototipação possui 4 botões para que possamos inserir dados e realizar as operações, 16 *switches* para informar o valor dos dados inseridos e 8 *displays* que mostram o valor

dos dados. Cada *switch* possui dois estados: *cima* e *baixo*. Quando um *switch* está no estado *cima*, ele possui valor 1, e quando está no estado *baixo*, ele possui valor 0. Desta forma, cada *switch* se comporta com 1 bit do dado.

Quando o botão de nome *KEY0* for apertado, os *displays* *HEX7* e *HEX6* mostram o valor no conjunto de *switches* *SW8* a *SW11* (4 bits) e os *displays* *HEX5* e *HEX4* mostram o valor no conjunto de *switches* *SW4* a *SW7* (4 bits). Desta forma, é possível visualizar os valores passados para a placa.

Se apertarmos o botão *KEY3*, os *switches* serão interpretados como uma instrução completa, ou seja, com código da operação e operandos de entrada e saída, sendo que o *switch* *SW0* é o menos significativo enquanto o *SW15* o mais significativo. Assim, cada instrução possui 16 bits, como especificado no documento. O conjunto de *switches* *SW0* a *SW3* indicam a entrada *A* e do *switch* *SW4* ao *SW7*, a entrada *B* da Figura 1. Lembrando que a entrada *B* pode ser um imediato. Já o conjunto de *switches* *SW8* a *SW11* indicam a saída do resultado (saída *R* na Figura 1), enquanto que do *switch* *SW12* ao *SW15* indica a operação a ser realizada, *i.e.*, o código da operação.

A Figura 2 mostra a divisão na placa.




Figura 2. FPGA.

## 4 Implementação

Esta seção fala da implementação da ULA em *Verilog*. Nela, mostramos como cada parte da ULA foi implementada além de decisões de projeto tomadas.

O módulo desenvolvido possui 5 entradas e duas saídas: *OpA*, *OpB*, *Op*, *RST*, *CLK*, *Res* e *FlagReg* respectivamente. O Apêndice 4 mostra o código.

As entradas *OpA* e *OpB* representam as entradas *A* e *B* da Figura 1. A entrada *Op* indica qual operação a ALU vai fazer (Add, Sub, etc.) e faz parte da entrada *F* na Figura 1. As saídas *Res* e *FlagReg* indicam, respectivamente o resultado da operação e o sinal de saída da ALU, na Figura 1, as saídas *R* e *D* respectivamente.

Na implementação, as entradas *OpA* e *OpB* são de 16 bits, que, de acordo com a especificação do trabalho, é o tamanho dos registradores. Aqui, apenas o *OpB* pode ser um imediato. Neste caso, o imediato possui apenas 4 bits, sendo necessário estender mais 12 bits. Mais a frente será mostrado como e onde essa operação é feita. A entrada *Op* indica a operação a ser realizada e possui 4 bits, ou seja, a ALU implementada possui um máximo de 16 operações diferentes.

A saída *Res* possui 16 bits, assim como as entradas *OpA* e *OpB* já que é o resultado da operação e a saída *FlagReg* possui 3 bits, um para cada sinal de saída.

Decidimos fazer uma ULA genérica, ou seja, não diferenciamos instruções para imediatos, deixando para outra unidade o trabalho de identificar se a instrução utilizada é com um imediato ou não. Assim, criou-se uma ULA com as operações mostradas na Tabela 3.

Código	Operação
0000	Adição
0001	Subtração
0010	Comparação
0011	AND lógico
0100	OR lógico
0101	XOR lógico

Tabela 3. Descrição das operações implementadas.

## Apêndices

### Módulo ULA

```

1 module ULA (OpA, OpB, Res, Op, FlagReg, CLK, RST);
2
3     input CLK, RST;
4     input [3:0] Op;
5     input [15:0] OpA, OpB;
6     output reg [15:0] Res;
7     output reg [2:0] FlagReg;                                // [Z N C]: Z=Zero; N=Neg;
8     C=Carry/Overflow
9
10    wire [15:0] invOpB;
11    assign invOpB = ~OpB + 16'd1;
12
13    parameter InsADD = 4'b0000;    // ADD  Res = OpA + OpB
14    parameter InsSUB = 4'b0001;    // SUB  Res = OpA - OpB
15    parameter InsSLT = 4'b0010;    // SLTI Res = (OpA > OpB) ? 1 : 0
16    parameter InsAND = 4'b0011;    // AND  Res = OpA & OpB
17    parameter InsOR = 4'b0100;     // OR   Res = OpA | OpB
18    parameter InsXOR = 4'b0101;    // XOR  Res = OpA ^ OpB
19
20    parameter OverflowFlag = 0;
21    parameter NegFlag      = 1;
22    parameter ZeroFlag     = 2;
23
24    always @(posedge CLK) begin
25        if (RST) begin
26            FlagReg = 3'b000;
27        end
28    end

```

```

27 else begin
28     case (Op)
29     InsADD: begin
30         Res = OpA + OpB;
31
32         /* Zero check */
33         if (Res == 0)
34             FlagReg[ZeroFlag] = 1'b1;
35         else
36             FlagReg[ZeroFlag] = 1'b0;
37         /* Overflow check */
38         FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & ~Res[15]) | (~OpA[
39             15] & ~OpB[15] & Res[15]);
40         /* Negative check */
41         FlagReg[NegFlag] = Res[15];
42     end
43     InsSUB: begin
44         Res = OpA + invOpB;
45         /* Zero check */
46         if (Res == 0)
47             FlagReg[ZeroFlag] = 1'b1;
48         else
49             FlagReg[ZeroFlag] = 1'b0;
50         /* Overflow check */
51         FlagReg[OverflowFlag] = (OpA[15] & invOpB[15] & ~Res[15]) | (~
52             OpA[15] & ~invOpB[15] & Res[15]);
53         /* Negative check */
54         FlagReg[NegFlag] = Res[15];
55     end
56     InsSLT: begin
57         if (OpA > OpB)
58             Res = 16'd1;
59         else
60             Res = 16'd0;
61         /* Zero check */
62         if (Res == 0)
63             FlagReg[ZeroFlag] = 1'b1;
64         else
65             FlagReg[ZeroFlag] = 1'b0;
66         /* Overflow check */
67         FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & ~Res[15]) | (~OpA[
68             15] & ~OpB[15] & Res[15]);
69         /* Negative check */
70         FlagReg[NegFlag] = Res[15];
71     end
72     InsAND: begin
73         Res = OpA & OpB;
74         /* Zero check */
75         if (Res == 0)
76             FlagReg[ZeroFlag] = 1'b1;
77         else
78             FlagReg[ZeroFlag] = 1'b0;
79         /* Overflow check */
80         FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & ~Res[15]) | (~OpA[
81             15] & ~OpB[15] & Res[15]);
82         /* Negative check */
83         FlagReg[NegFlag] = Res[15];
84     end

```

```
81      InsOR: begin
82          Res = OpA | OpB;
83          /* Zero check */
84          if (Res == 0)
85              FlagReg[ZeroFlag] = 1'b1;
86          else
87              FlagReg[ZeroFlag] = 1'b0;
88          /* Overflow check */
89          FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & ~Res[15]) | (~OpA[
90              15] & ~OpB[15] & Res[15]);
91          /* Negative check */
92          FlagReg[NegFlag] = Res[15];
93      end
94      InsXOR: begin
95          Res = OpA ^ OpB;
96          /* Zero check */
97          if (Res == 0)
98              FlagReg[ZeroFlag] = 1'b1;
99          else
100              FlagReg[ZeroFlag] = 1'b0;
101          /* Overflow check */
102          FlagReg[OverflowFlag] = (OpA[15] & OpB[15] & ~Res[15]) | (~OpA[
103              15] & ~OpB[15] & Res[15]);
104          /* Negative check */
105          FlagReg[NegFlag] = Res[15];
106      end
107  endcase
108  end
109  endmodule
```

## Referências