
2. Pode usar sa pergunta. Pesposta incorreta sera de	- 11	The second
2. Pode usar aré um máximo de 4 respostas incorreta será descontada, à cotação global, 1/3 da consideradas respostas erradas. 3. Durante a realização do teste não é permitida a permanência insteada descuradas en acutadas	-	No. of Lot, Line o
consideradas es usar mais de 4 de de de la despessas duplas (por cado de la dela de la dela de la dela de la dela de	DOMANTO .	BISISTER
Consideradas respostas erradas. Durante a realização do teste não é permitida a permanência junto do aluno, mes imagem c/ou comunicação). A sua deteção do expressamente autorizado (ne anulação do mesmo.		SECTION AND ADDRESS OF THE PERSON AND ADDRES
desligado, de questo do teste não a primeiras e as resu	. I certe	HI PL
incluent-se calculate dispositivo elettrico a permanência	is serão	
imagem e/ou comunica, telemóveis, smereo não expressamento do aluno, me		
desligado, de qualquer dispositivo eletrónico não expressamente autorizado (ne anulação do mesmo. A sua deteção durante a realização de autorizado (ne anulação do mesmo.	ota lisa	
incluem-se calculadoras, telemóveis, smartwatches e qualquer outro dispositivo de calculação do mesmo. A sua deteção durante a realização do exame implica a	ptura de	OTT X
imagem e/ou comunicação). A sua deteção durante a realização do exame implica a anulação do mesmo.	mediata	BATT B
I. O models d. Grupo I	27 March 19 (19)	E I
	7350000	DT 19
a. a funcionalidade de um periférico especie		DIE
b. o sub-conjunto de periférico e o conjunto de esta		THE TAX
c. os sinais planis elementos assembly do Cpu		100 100
a. a funcionalidade do periférico especifica: b. o sub-conjunto de instruções assembly do CPU suportadas por esse periférico sensores e atuadores d. as arquiteturas e as ferramentas de desamelo.		
d. as armides dispositivos externos		14 X
usado, t	ars como	la X
de desenvolvimento com as quais o paries :		100 H
d. as arquiteturas e as ferramentas de desenvolvimento com as quais o periférico 2. Na arquiteturas e as ferramentas de desenvolvimento com as quais o periférico	pode ser	22
- Ad aliquitation do		22 🗙
a. identificar, na memoria computacional, o Data Bus permite:		24
CSPCCIIICAT O time d		25
b. especificar o tipo de operação efetuada sobre a memória transferir dados entre a memória externa/a como de		20 0 0
d transferie a memória externa/periféricos a como		27
c. transferir dados entre a memória externa/periféricos e os registos do CPU d. transferir o código máquina das instruções para o program counter		28 1
para o program counter		29
Quando é usada a técnica da anti-		30
 a. o periférico faz um pedido de interrupção ao CPU após a conclusão da transi 		31
dados de interrupção ao CPU após a conclusão da terror		32
h a negici i a	erencia de	33
 b. o periférico faz um pedido de interrupção ao CPU quando estiver pronto para todados 		34
dados dados dados estiver pronto para t	ransferir os	
c. o CPU interrompe a execução do		Street of the Paris
c. o CPU interrompe a execução do programa para configurar o controlador de DMA que fará a transferência		
propriamente dita	situa que i	ara a transferencia
d. o DMA verifica através de um ciclo de polling se o periférico esté pronte	and the same of the same of	
d. o DMA verifica através de um ciclo de polling se o periférico está pronto para se verifica gera um pedido de interrupção ao CPU	a transferir os	dados e quando tal
and pedido de interrupção ao CPU		
O diagrama temporal da figura do lado representa um ciclo de:	Address X	valid
. leitura de um dispositivo mapeado no espaço de endereçamento de memória		
rettara de um dispositivo mapeado no espaço de endereçamento de memória	IO/MI	_
escrita num dispositivo mapeado no espaço de endereçamento de I/O		
escrita num dispositivo mapeado no espaço de endereçamento de memória	WRI	
laitana da andi dispositivo inapeado no espaço de endereçamento de memoria		
leitura de um dispositivo mapeado no espaço de endereçamento de I/O	RD\	
1 11 1 6 6 2 1 1 6 6 7 1 1 7 1 1 1 1 1	Data	XvalidX
overhead da transferência de informação por interrupção é devido, no	Data	Valid
encial, a:		THE RESIDENCE
etorno ao programa interrompido		W. S.
alto para a rotina de serviço à interrupção		PSINIGHT SET
		CDU
alvaguarda e reposição do contexto do programa interrompido, i.e., registo	s internos do	CPU
onfiguração do controlador de interrupções		
annguração do controlador de interrupções		

THE OTHER PROPERTY OF THE PROP		
periferico gerador da interrupções designada a. por hardware através de interrupções designada	por "interrupções vesorizadas", o procesantos identifica o	
a. pur hardes da interrupções designada	por "interrupções vetorizadas", o processado o periféries barramento de endereços uma vez que quando o periféries sector que	
ntiva a linha de interrupção coloca simultaneamente periféricos do sistema	for interrupções veturizadas	
b. por sone de interrupción do valor presente no	have to endergon uma vez que cada um	
Date of the second seco	The second secon	
C. Dor son do sistema	a interrupção tendo o registo	
- d. por b. roting de	and um des permupção	
vote	nesse barramento o seu vetor à interrupção lendo o registo de estado de sistema à interrupção lendo o registo de periféricos do sistema o registo de estado de cada um dos periféricos do coloca o urante o qual o periférico gerador da interrupção coloca o	
vetor no barramento de dados	à interrupção lendo o registo de a interrupção coloca o o registo de estado de cada um dos periféricos do coloca o urante o qual o periférico gerador da interrupção coloca o urante o qual o periférico gerador da interrupção coloca o uma cande dar inicio a uma	
7. Numa	westende dar illi	
transferência por takta	antipolador de DMA Inch	
transferência: a. ativa o sinal busreq, iniciando a transferência logo qua b. ativa o sinal busreq durante um número fivo de ciclo	urante o qual o periférico gerato. urante o qual o periférico gerato. ndo o controlador de DMA pretende dar inicio a uma ndo o controlador de DMA pretende dar inicio a uma ndo a controlador de DMA pretende dar inicio a uma ndo a transferência	
a. ativa o sinal busreq, iniciando a transferência logo qua b. ativa o sinal busreq durante um número fixo de ciclo c. gera uma interrupção sinalizando desse modo o CPU	seconbeca a ativação do sinda a transferen	
o. ativa o sinal busrea durante un alcando a transferencia logo que	ue reconheça a ativação do seguida a transferência de relógio, e inicia de seguida a transferência de dados que vai iniciar uma transferência de imediato. O sinal busgrant sicio à transferência e inicia-a de imediato. O sinal busgrant DMA	
c. gera uma interrupcão signalizando dessa modo o CPL	que vai iniciar uma tradicia-a de imediato	
d. sinaliza o CPU, através da linha huseag que vai dar it	icio à transferência e	
é utilizado pelo CPU para suspender a atividade do I	OMA (k+1) em que k e uni	
para suspender a account	oma de entrada e de saída è dada por (k+1) em que k é um sinal cor quer for 20MHz e se se pretender obter à saída um sinal cor quer for 20MHz e se se pretender obter à saída um sinal cor	
8. Considere um timer em que a relação entre as frequênc	as de entrada e de	
constante configurável. Se a frequência de entrada do tin	ner for 20MHZ Care 1 = 5959	
um periodo de 2ms, o valor de k deve ser:	30 000 000	
a. $k = 10 \times 10^9$	1,000	
b. k = 1999		
→ c. k = 39999		
d. k = 9999		
	YY Sales YY	
9. A figura do lado corresponde ao diagrama temporal de:	INFO XXXX Valid Address XXXXXX Valid Data XXX	
a uma operação de escrita numa transferencia	INFO AMA Valid Albard	
síncrona com dados e endereços multiplexados	RD/WR\XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	
numa configuração micro-ciclo	RD/ WR\ JAMAMAMAMAMAMAMAMAMAMAMAMAMAMAMAMAMAMAM	
b uma operação de escrita numa transferencia		
síncrona com dados e endereços não multiplexados	STB1	
numa configuração merged		
e. uma operação de leitura numa transferência	STB2	
assíncrona com dados e endereços multiplexados		
d vers energia de escrita numa transferência assíno	crona com dados e endereços não multiplexados	
d. uma operação de escrita numa transferencia assist		
configuração merged		
10. Na interface RS-232 uma das fontes de erro do instante d	e amostragem dos vários bits no recetor e o "erro	
Esse erro diminui:		
a. com o aumento do número de stop bits		
b. com a diminuição do tamanho da trama		
c. com a diminuição do fator de sobreamostragem		
d. com o aumento do fator de sobreamostragem		
11. No barramento SPI:		
a. só é possível transmitir de de		
a. só é possível transmitir dados entre dois dispositivos e b. o slave e o master utilizam relógios independente.	m modo half dunley	
o. O stave e o master utilizam relógios independentes por	o cinquani-	
 b. o slave e o master utilizam relógios independentes para sincronizar as transferências de informação são sincronizadas pelo relógio do master d. o master usa o relógio do slave para sincronizadas pelo relógio do master 		
d. o master usa o relógio do el	relógio do master	
and o relogio do stave para sincronizar as tra	ocforôna: 1 :	
d. o master usa o relógio do slave para sincronizar as trai	isierencias de informação	
	and and	

16. No barramento CAN, cada trama de dados contém:

- a. a identificação do nó produtor da informação
- b. a identificação do nó destino da informação
- >> c. a identificação do conteúdo da informação
 - d. a identificação dos dois nós: o produtor e o destino da informação
- 17. No barramento CAN a codificação das tramas de dados utiliza a técnica de "bit stuffing". Essa técnica co
 - a. por cada 5 bits iguais é inserido um de polaridade oposta
 - b. por cada bit enviado é inserido um de polaridade oposta
 - c. por cada 5 bits diferentes é inserido um a '0'
 - d. por cada 5 bits iguais é inserido um a 'l'
- 18. Numa memória estática SRAM:
 - a. as células necessitam de refrescamento regular
 - b. cada célula de 1 bit é implementada com um mínimo de 6 transistores
 - c. o tempo de acesso aumenta com o valor do endereço
 - d. existe um único barramento para dados e endereços de modo a diminuir o número de pinos do CI
- Numa memória dinâmica DRAM de 256Mx1, implementada com uma matriz quadrada, o núm barramento de endereços é
 - a. 8
 - b. 1
 - C. 21
 - A 14



- - de 6d ferres e 256 limbas é

 - 0. 16.
 - d. 64
- a. "write-back" para indicar que a informação armazenada no respetivo bloco foi alterada
 - b. "write-back" para indicar que a informação afiliado está a ser usado
- e. "write-through" para indicar que o respetivo otoco não esta a ser de su para indicar que a informação armazenada no respetivo bloco foi alterada na memória principal d. "porto de su para indicar que a informação armazenada no respetivo bloco foi alterada na memória principal d. "write-through" para indicar que o respetivo bloco não está a ser usado
- 22. Na técnica normalmente designada por "memória virtual" o número de entradas da page table é;
 - a. igual ao número de entradas da memória TLB
 - b. igual ao número máximo de páginas físicas
 - c. igual ao número de páginas de memória física usadas pelo processo em execução
- d. igual ao número máximo de páginas virtuais
- 23. O valid bit de uma entrada da page table, quando ativo, indica que:
- a. a respetiva página foi acedida recentemente
 - b. a respetiva página está residente em memória física
 - c. a informação da respetiva página foi alterada
 - d. a respetiva página está residente em disco
- 24. A tradução de endereços virtuais em endereços físicos consiste:
 - a. na tradução do physical page number no virtual page number e sua concatenação com o page offset do endereço produzido pelo CPU
 - b. na tradução do virtual page offset no physical page offset e sua concatenação com o virtual page number do endereço produzido pelo CPU
 - na tradução do virtual page number no physical page number e sua concatenação com o page offset do endereç produzido pelo CPU
 - d. na tradução do physical page offset no virtual page offset e sua concatenação com o virtual page number endereço produzido pelo CPU
- Num sistema que suporte memória virtual e cache qual das seguintes situações pode ocorrer num acesso à memór
 - a. TLB miss, page table miss, cache hit
 - b. TLB miss, page table hit, cache miss
 - c. TLB hit, page table miss, cache miss
 - d. TLB hit, page table miss, cache hit

Grupo II


O sinal de seleção "Sel" (ativo alto) de um porto mapeado na gama de endereços 0x0000...0x03FF d processador com um espaço de endereçamento de 16 bits pode ser obtido através da expressão:

$$\rightarrow SeI = \prod_{i=1}^{15} A_i \setminus$$

b.
$$Sel = \prod_{j=1}^{9} A_{j}$$

c.
$$Sel = \prod_{i=1}^{9} A_i \setminus$$

d.
$$Sel = \prod_{i=1}^{15} A_i$$



Addres facile independent recorde num l'et l'a functione à tima frequencia eventus externos periodiscos. A rotma de escape à independent est independent est production de experimentalmente que a màxima frequência a que os conferme activités de matrimente est production de experimentalmente que a màxima frequência a que os confermes activités productions activités productions productions que la conferme fotal de aténdimente financial production profesion conferme des firsts. Productions productions que la conferme de la conferme del la conferme de la confe

h insufficient

- - b. 0x0010503C
 - C. 0xA87E003C
- d. 0x0320703C
- 34. O processo em execução pode aceder ao endereço virtual 0x00004014 para:
- - b, leitura e execução
 - c. spenas leitura
 - d. leitura e escrita
- 35. No caso de ser necessário substituir a página física que contém o endereço 0x00003A38 por uma nova pá
- haverá necessidade de a salvaguardar previamente?
 - a. sim, porque a respetiva dirty flag está ativa
 - b. sim, porque a respetiva write flag está ativa
 - c. não, porque a respetiva dirty flag não está ativa
 - d. não, porque a respetiva write flag não está ativa

Questão extra:

Considere um contador de 4 bits em que a frequência de relógio é 1 MHz. Calcule a frequência dos sinais uma das 4 saídas do contador.