## El Flujo de Diseño Analógico Back-End

#### Dr.-Ing. Juan José Montero-Rodríguez

Instituto Tecnológico de Costa Rica Escuela de Ingeniería Electrónica Elementos Activos

Semestre I-2019



### Objetivos


#### Principios de fabricación de circuitos integrados (2.5 semanas)

- El proceso de fabricación CMOS: materiales, técnicas y flujo de fabricación, prevención de efecto de enganche
- Integración de elementos pasivos, capacitores conmutados para integración de resistencias.
- Principios de layout e introducción al flujo de back-end


#### Objetivos

- Conocer los principios de fabricación de circuitos integrados CMOS
- Aplicar técnicas básicas de layout y principios básicos del flujo backend

### El Flujo de Diseño Analógico



### El Flujo de Diseño Analógico




### Flujo de Back-End

- Back-end: diseño físico y verificación del diseño después del diseño físico
- Incluye una serie de verificaciones para asegurar fabricación exitosa:
  - Verificación de reglas de diseño (DRC)
  - Verificación de layout contra esquemático (LVS)
  - Extracción de elementos parásitos
  - Simulación de postlayout
  - Puede incluir también verificación de reglas eléctricas (ERC) y de errores de antena

### Layout

- Layout: representación geométrica de los componentes a integrar y sus interconexiones
- Los componentes se representan con diferentes colores y polígonos
  - Colores representan materiales y propiedades
  - Polígonos representan la forma en la que se debe moldear una capa durante la fabricación = forma final que debe tener la capa
- El layout se utiliza para obtener la información para fabricar las máscaras
- Debe cumplir las reglas de diseño del fabricante



### Reglas de Diseño

Define geometría permitida y relaciones geométricas permitidas en el proceso de fabricación

#### Reglas definidas por las características del proceso de fabricación

 Deben respetarse para asegurar que el chip sea fabricado correctamente




Verificación de reglas de diseño (DRC, design rules check)

#### Geometric Relations

A width := distance inside\_A - inside\_B (different polygons)
A notch := distance outside\_A - outside\_B (different polygons)
A enclosure of B := distance outside\_A - outside\_B (A contains B)
A extension of B := distance inside\_A - outside\_B (A may intersect B)

A overlap of B := distance inside A - inside B



### Reglas de Diseño

Reglas de diseño incluyen restricciones de 4 tipos:

- Ancho: precisión de litografía y de otros pasos de fabricación define el ancho (y largo) mínimo de un polígono
- Espaciamiento: fabricación impone restricciones de espaciamiento entre estructuras. Ej: evita corto circuitos y efectos de enganche
- Encapsulamiento: distancia mínima de traslape entre una estructura interna y otra que debe rodearla: Ej: contactos deben estar rodeados de metal para asegurar contacto eléctrico entre las capas por conectar
- Extensión: algunas estructuras deben extenderse más allá del borde de otras estructuras. Ej: compuerta de polisilicio debe extenderse más allá de las regiones de difusión a su lado

#### Extracción

- Extracción:
  - Los polígonos del layout deben interpretarse para verificar que los componentes y conexiones fueron representados correctamente
  - Permite conocer el impacto de elementos parásitos: resistencias y capacitancias parásitas, diodos parásitos
  - Información requerida para creación de máscaras
- Existen herramientas de software para la extracción
  - Requieren dibujo de capas físicas
  - Requieren dibujo de capas auxiliares para la interpretación de los componentes representados = capas lógicas
- Dos tipos de capas:
  - De máscara
  - Lógicas (de definición)

### Capas de Máscara

Capas con las cuales se fabrican las máscaras para fabricar el circuito integrado

### Mask Layers

```
CONT := contact layer (connects MET1 to DIFF, POLY1, POLY2)
DIFF
       := diffusion layer
FIMP := n-field implant laver
MET1 := metal1 layer
MET2 := metal2 laver
NPLUS := n+implant laver (physical n+implant = NOT NPLUS)
NTUB := n-tub layer
PAD := pad layer
POLY1 := polv1 laver
POLY2 := poly2 layer
PPLUS := p+implant laver
VIA
       := via layer (connects MET2 to MET1)
```

### Capas de Definición

Capas lógicas, es decir, son una ayuda para la herramienta de extracción y verificación; no se utilizan en durante el proceso de fabricación del chip

#### Definition Layers

These layers are not used in chip production.

They are necessary for our design tools, e.g. design rule check.

PO1CUT := excludes dummy POLY1 from checks
PO2CUT := excludes dummy POLY2 from checks
DIFCUT := excludes DIFF from device extraction

ZENER := excludes Zener diodes from checks and automatic layer generation

DIODE := marks protection diodes for device extraction

RESDEF := resistor definition layer RESTRM := resistor terminal layer

SFCDEF := excludes SFC from checks and automatic layer generation

#### Definición de Estructuras

#### Ejemplo de definición de estructuras para la extracción

#### **Structures**

```
DIFFCON
               := diffusion contact (CONT & DIFF)
GATE
               := CMOS gate (DIFF & POLY1)
NDIFF
               := n+diffusion (DIFF & (NOT NPLUS))
NDIFFCON
               := n+diffusion contact (CONT & NDIFF)
PADCON
               := CONT underneath PAD (CONT & PAD)
PA DVIA
               := VIA underneath PAD (VIA & PAD)
               := p+diffusion (DIFF & PPLUS)
PDIFF
PDIFFCON
               := p+diffusion contact (CONT & PDIFF)
POLY1CON
               := polv1 contact (CONT & POLY1)
POLY2CON
               := poly2 contact (CONT & POLY2)
SCRIBE
               := scribe line border (Peripheral bus + scribe edge, example in SFC)
SCRIBECUT
               := scribe line border cut (example in SFC)
SEC
               := standard family cells
WIDE MET1
               := MET1 width and length > 10 um
WIDE MET2
               := MET2 width and length > 10 µm
```

### Definición de Componentes

La definición de estructuras depende de los componentes que pueden fabricarse en el proceso

#### <u>Elements</u>

CPOLY := poly1-poly2 capacitor (POLY1 & POLY2)

LAT3 := lateral PNP transistor (3.6 μm x 3.6 μm emitter)

ND := parasitic n+p- diode

NMOS := n-channel MOSEET

NMOSH := high voltage n-channel MOSFET

NWD := parasitic n-p- diode
PD := parasitic p+n- diode
PMOS := p-channel MOSFET

RDIFFN3 := n+diffusion resistor in periphery cells
RDIFFP3 := p+diffusion resistor in periphery cells

RNWELL := n-tub resistor
RPOLY1 := poly1 resistor
RPOLY2 := poly2 resistor

VERT15 := vertical PNP transistor (15 μm x 15 μm emitter)

ZD2SM24 := Zener diode for programmable elements

### Reglas de Extracción


La extracción se basa en la intersección de polígonos de diferentes capas


Las intersecciones requeridas para cada componente se definen por medio de reglas de extracción dadas por el fabricante

```
(trans = (geomAndNot (geomAnd DIFF POLY1) DIFFCUT))
(NTUB = qeomOr("NTUB"))
                                 (ngate = (geomAndNot trans NTUB))
(PPLUS = (geomOr "PPLUS"))
                                 (pgate = (geomAnd trans NTUB))
(NPLUS = (geomOr "NPLUS"))
                                 (ndev = (geomAnd ngate NPLUS))
(CONT = (geomOr "CONT"))
                                (pdev = (geomAnd pgate PPLUS))
(RESDEF = (geomOr "RESDEF"))
                                (diff = (geomAndNot DIFF POLY1))
(RESTRM = (geomOr "RESTRM"))
                                 (ndiff = (geomAnd diff NPLUS))
(POLY2 = (geomOr "POLY2"))
                                (pdiff = (geomAnd diff PPLUS))
(POLYCUT = (geomOr "PO1CUT"))
                                (nfet = (geomAndNot (geomAnd trans NPLUS) NTUB))
(POLY2CUT = (geomOr "PO2CUT"))
                                 (ncap = (geomAndNot pgate pdev))
(MET1 = (geomOr "MET1"))
                                 (gate hyn = (geomAndNot (geomCoincident ncap NTUB) CAPDEF))
(VIA = (geomOr "VIA"))
                                 (capaw = (geomAnd ncap CAPDEF))
(MET2 = (geomOr "MET2"))
                                 (capsw = (geomAndNot (geomAnd (geomAnd (geomAnd POLY1 MET1) MET2) CAPDEF) cap
(VIA2 = (geomOr "VIA2"))
                                (ncap = (geomAndNot (geomAndNot ncap gate hvn) CAPDEF))
(MET3 = (geomOr "MET3"))
                                nfet hv=geomButting( ndev NTUB)
(DIODE = (geomOr "DIODE"))
                                (nfet = (geomAndNot nfet nfet hv))
(ZENER = (geomOr "ZENER"))
                                nfetm = geomAnd(nfet MIDOX)
(MIDOX = (geomOr "MIDOX"))
                                nfet = geomAndNot(nfet nfetm)
                                 (pfet = (geomAnd (geomAnd trans PPLUS) NTUB))
                                 (pnp mos1 = (geomAnd ndiff (geomInside NTUB (geomHoles pdiff))))
                                 (pnp mos2 = (qeomInside pdiff (qeomHoles pnp mos1)))
                                 (pnp mos e = (geomGetLength pnp mos2 39.99 (length < 40.01 contiquous fig) )
                                 (vert10 = (geomAndNot (geomOr pnp mos e) DIODE))
                                 (pdiff = (geomAndNot pdiff pnp mos e))
                                 (pmp lat = (qeomHoles pfet))
```

### Layout vs Esquemático

- Una vez interpretado el layout (extraído), debe verificarse que los componentes y conexiones presentes representan el circuito que se diseñó en el esquemático
- Esta verificación se conoce como LVS (layout versus esquemático)
- Se revisa cada componente, así como sus interconexiones







### Simulación de Postlayout

- Los elementos parásitos presentes y su magnitud sólo pueden saberse después de finalizar el layout
- En las primeras simulaciones, no se tomaron en cuenta estos elementos
- Simulación de postlayout:
  - Verificación de características y funcionalidad del circuito tomando en cuenta los elementos parásitos
- Elementos parásitos pueden afectar el funcionamiento del circuito ⇒ puede requerir rediseño completo


### Sección Transversal de un Inversor CMOS





### Layout vs Sección Transversal




### Layout vs Sección Transversal








### Layout vs Sección Transversal




### Layout de Inversor




### Ejemplo de Layout con Proceso Comercial



Nombre del contacto	Descripción
VIA_C	Contacto entre MET1 y MET2
VIA1_C	Contacto entre MET2 y MET3
VIA2_C	Contacto entre MET3 y MET4
P1_C	Contacto entre MET1 y POLY1
P2_C	Contacto entre MET1 y POLY2
ND_C	Contacto entre MET1 y N-tub
PD_C	Contacto entre MET1 y substrato P



### Errores de Antena




### Integración de Resistencias

Métodos:

Interconexión de silicio policristalino dopado Regiones de difusión

L: longitud de interconexión t: espesor de interconexión

W: ancho de interconexión




Espesor de conductor es definida por el proceso

Resistencias integradas presentan una tolerancia de ±20% (precisión de la litografía, decapado y difusión, además de variaciones en el espesor la interconexión)


### Integración de Resistencias

"Serpentinas" se usan para obtener resistencias de mayor valor en una estructura compacta




### Capacitores Conmutados

Permiten emular resistencias de gran valor ocupando un área de fabricación menor (ej: 1 MΩ)




### Capacitores Conmutados




### Integración de Capacitores

- Rango de capacitancia posible en fabricación: < 100 pF</li>
- Técnicas
  - Transistor MOS: B,S y D al mismo potencial para formar una placa, G es la otra placa. Polarizado en inversión
  - Óxido delgado sobre área de difusión fuertemente dopada y silicio policristalino o metal como placa superior
  - Pila de primer nivel de polisilicio, óxido y segundo nivel de polisilicio






### Ejemplo 1



### Proceso CMOS con Componentes Pasivos

# ASIC Mixed-Signal and Analog Macros **FUJITSU**



Cross-Section of Triple-Well (0.18µm CMOS Technology) with Analog Resistor and Capacitor