Trabajo Practico 1: Unidad Aritmética Lógica

Perez, Federico perezfederico@unc.edu.ar

Sardoy, Juan Manuel jmsardoy@gmail.com

24 de agosto de 2018



Universidad Nacional de Córdoba

1. Descripción del trabajo

Se trata de la implementación de una unidad aritmética lógica (ALU) en FPGA utilizando el lenguaje de descripción de hardware verilog.

La ALU deberá poder realizar las operaciones listadas a continuación, y deberá reconocer cada una de ella según el código que se ingrese:

Operación	Código
ADD	100000
SUB	100010
AND	100100
OR	100101
XOR	100110
SRA	000011
SRL	000010
NOR	100111

La ALU recibirña dos valores como entradas (A y B) y un tercer valor que será el opcode de la operación a realizar. Estos valores ingresarán por medio de los switchs de la placa Basys 2, y sus pulsadores, uno por cada input. El resultado luego se verá en binario en los LEDs de la placa.

La ALU deberá ser parametrizable respecto del ancho de bus (por defecto resuelve operaciones con valores de 8 bits).

2. Implementación

El trabajo se divide en dos modulos: ALU y Top_level.

El módulo ALU es la unidad aritmética lógica, y solo se encarga de resolver cual es la operación dada por el opcode mediante una sentencia case, y luego resolverla combinacionalmente.

El módulo Top-level se encarga de instanciar el módulo ALU y recibir los valores A, B y el opcode desde los pulsadores correspondientes.

3. Simulación

Para corroborar el buen funcionamiento del módulo ALU, se realizo una simulación por software del mismo.

El resultado de la simulación fue:



Se probaron todas las operaciones comprobando sus resultados.