

UFSC - UNIVERSIDADE FEDERAL DE SANTA CATARINA CTC - CENTRO TECNOLÓGICO INE - DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

Relatório de trabalho prático 1 do Grupo 7: Algoritmo de Booth

Alunos: Estevão Felzke da Rosa

Gabriela de Moura V. Pereira

Jonas Batista

Professor: Mateus Grellert

Sumário

1. Introdução	3
Algoritmo de Booth;	3
Proposta do trabalho;	3
2. Conceitos fundamentais	3
ULAs;	3
FSMs;	4
3. Arquitetura proposta	4
4. Resultados	8
5. Conclusão	9

1. Introdução

O escopo da atividade procura entregar um multiplicador de dois números com sinal. A multiplicação de números binários é uma das operações mais básicas e fundamentais da computação. A partir dela se originam funções mais complexas, a versão mais básica de todas começa pela multiplicação de dois números naturais e não envolve muita complexidade. É uma sequência de somas, onde cada bit do multiplicador define se o valor da respectiva linha vai ser nulo ou igual ao multiplicando. A cada iteração do multiplicador, a cada dígito, a linha inferior se posiciona uma casa à direita, como uma multiplicação decimal. Existem muitos outros algoritmos para essa operação, todos derivados desse primeiro.

Para essa atividade o grupo optou pelo algoritmo de booth.

a. Algoritmo de Booth;

Começa-se armazenando o número de bits que o multiplicador/multiplicando possui na variável "N", esse número de bits será a quantidade de deslocamentos que a operação irá realizar. Ainda usaremos um número "A" (nulo por default) com essa mesma quantidade de bits para contabilizar as operações, bem como efetuar os deslocamentos. O multiplicador ainda receberá um bit a mais do lado direito (parcela menos significativa) que recebe o nome de "Q-1" e recebe 0 por default.

O algoritmo inicia-se comparando os dois bits menos significativos do multiplicador, se "Q0" e "Q-1" forem iguais, sejam 00 ou 11 então só ocorrerão os deslocamentos. No caso da variável "A" e "Q" são deslocados um bit para a direita, sem nenhuma operação e decremento da variável N. Se "Q0" e "Q-1" forem iguais a 01 então antes do decremento e dos deslocamentos a variável A tem subtraído o valor do multiplicando, caso sejam iguais a 10 então A tem somado o valor do multiplicando. O loop se encerra quando a variável N é verificada como sendo igual a um no final do laço.

O algoritmo possui um grau de complexidade maior pois o mesmo gera produtos parciais e aplica adição e subtração ao longo do processo de multiplicação.

b. Proposta do trabalho;

A questão pesquisa que esse trabalho visa responder é: como circuitos de multiplicação comparam-se entre si em termos de área, frequência e taxa de processamento? Seguindo essa lógica tentaremos implementar o circuito da maneira mais otimizada possível. Tanto em matéria de tempo, quanto de área, consumo de energia, etc.

2. Conceitos fundamentais

a. ULAs;


A Unidade Lógica Aritmética é um circuito digital que realiza operações de adição e operações booleanas AND. Seu funcionamento varia bastante. Há ULAs que realizam adição, subtração, divisão, determinam se um número é positivo, negativo ou nulo. Bem como ULAs só para operações booleanas. Sendo parte fundamental da unidade central de processamento surgiu ainda na época dos relés, posteriormente adotou as válvulas para ser

3

implementada e mais recentemente os transistores, sendo um dos componentes mais antigos da computação.

b. FSMs;

Uma Finite State Machine (Máquina de Estados Finita) é uma ferramenta para modelagem de sistemas. É concebida uma máquina abstrata que possui um estado por vez, este chamado estado atual. Ela muda de estado, faz uma transição se, e somente se, uma condição for atendida. O estado atual contém informações a respeito dos estados anteriores, que juntos formam o caminho de estados que a execução do sistema percorreu até o estado atual. Essa ferramenta é muito simples, mas muito prática para projetar sistemas.




3. Arquitetura proposta

A seguir está anexado o código main da estrutura implementada pelo grupo.

```
1
      library ieee;
 2
      use ieee std logic 1164.all;
 3
     use ieee.std logic unsigned.all;
    mentity multiplicador binario is
 6
    \Box
       port(
 7
            -- sinais de entrada de um bit
 8
           clk, in multiplicando, rst,
 9
           init, in multiplicador: in std logic;
            -- entrada do valor de multiplicador/ multiplicado
10
11
           mult in: in std logic vector(3 downto 0);
12
            -- Saida do resultado
13
            mult out: out std logic vector(7 downto 0);
14
            -- flag de pronto
            finished: out std logic );
15
     end multiplicador binario;
16
17
18
    architecture comportamento of multiplicador binario is
19
         -- Declaração dos estados
        type tipo estado is (m0, m1, stop, end op);
20
21
         signal estado, prox estado: tipo estado;
22
         -- Declaração dos registradores
23
         signal A, B, Q, M: std_logic_vector(3 downto 0);
         --sinal para o contador
24
         signal P: std logic vector(1 downto 0);
25
26
         -- sinais de flag
         signal C, zero: std_logic;
27
                  Figura 2 - Primeira parte do código;
28
     □begin
 29
          zero \leftarrow P(1) NOR P(0);
 30
          -- Process de ckock/reset com alteração de estados
 31
         registra estado: process (clk, rst)
     32
         begin
 33
     if (rst = '1') then
 34
                estado <= stop;
 35
             elsif (clk'event and clk = '1') then
     36
                estado <= prox estado;
 37
             end if;
 38
         end process registra estado;
 39
          -- Logica de estados
 40
         prox estado f: process (init, zero, estado)
     41
          begin
 42
     case estado is
 43
                when stop =>
                   if init = '1' then
 44
     45
                      prox estado <= m0;
 46
     else
 47
                       prox estado <= stop;
 48
                    end if;
 49
                when m0 =>
 50
                   prox estado <= m1;
 51
                when m1 =>
 52
     if zero = '1' then
 53
                       prox_estado <= end_op;
 54
     Figura 3 - Segunda parte do Código;
```


```
55
                      prox_estado <= m0;
                   end if;
56
57
                when end op =>
58
                   if init = '1' then
    59
                      prox estado <= end op;
60
     else
61
                      prox estado <= stop;
62
                   end if;
63
             end case;
64
         end process prox estado f;
65
          -- Logica de fluxo de dados
66
         fluxo dados f: process (clk)
         variable reg ca: std logic vector(4 downto 0);
67
68
         begin
69
             if (clk'event and clk = '1') then
    if in multiplicando = '1' then
70
     71
                   B <= mult in;
72
                end if;
     \dot{\Box}
73
                if in multiplicador = '1' then
74
                   M <= mult in;
75
                end if;
76
     case estado is
77
                   when stop =>
                      finished <= '0';
78
79
     if init = '1' then
                          C <='0';
80
81
                          A <= "00000";
                 Figura 4 - Terceira parte do código;
  82
                            Q \ll M;
                            P <= "11";
  83
  84
                         end if;
  85
                     when m0 =>
                        if Q(0) = '1' then
  86
       87
                            reg ca := ('0' & A) + ('0' & B);
  88
       89
                            reg ca := C & A;
  90
                        end if;
  91
                        C \ll reg ca(4);
  92
                        A <= reg_ca(3 downto 0);
 93
                     when m1 =>
                        C <= '0';
  94
  95
                        A <= C & A(3 downto 1);
  96
                        Q \leftarrow A(0) & Q(3 \text{ downto 1});
  97
                        P <= P - "01";
                     when end op =>
 98
 99
                        finished <= '1';
100
                  end case;
101
               end if;
102
           end process fluxo dados f;
103
           mult_out <= A & Q;
104
        end comportamento;
                  Figura 5 - Quarta parte do código;
                     O código main do projeto;
```

A seguir a NetList da arquitetura implementada pelo grupo.




4. Resultados

Utilizando de ferramentas dispostas pelo próprio Quartus, sintetiza-se algumas plataformas de dados que ajudam a compreender e analisar o circuito sintetizado.



A simulação RTL mostra como os sinais de entrada e saída dos componentes se comportam conforme o sistema executa suas funções.



O relatório de área nos ajuda a compreender o custo de sintetização da arquitetura do multiplicador de Booth, bem como, compreender sua complexidade, dando informações como número de registradores, quantidade de memória utilizada, elementos lógicos, etc.

	Data Port	Clock Port	Rise	Fall	Clock Edge	Clock Reference
1	finished	clk	3.746	3.746	Rise	clk
2	✓ mult_out[*]	clk	3.628	3.628	Rise	clk
1	mult_out[4]	clk	3.876	3.876	Rise	clk
2	mult_out[6]	clk	3.779	3.779	Rise	clk
3	mult_out[0]	clk	3.754	3.754	Rise	clk
4	mult_out[1]	clk	3.745	3.745	Rise	clk
5	mult_out[3]	clk	3.742	3.742	Rise	clk
6	mult_out[2]	clk	3.646	3.646	Rise	clk
7	mult_out[7]	clk	3.631	3.631	Rise	clk
8	mult_out[5]	clk	3.628	3.628	Rise	clk

Figura 9 - Relatório de atraso

Através dele conseguimos aferir a eficiência do algoritmo implementado.

Quanto a comparações, o nosso grupo esteve defasado na proposta de comparar com um algoritmo implementado em sala, justamente por não possuir todos os membros presentes. Isso inviabilizou a proposta original, visando superar essa adversidade nos propomos a comparar os resultados da nossa arquitetura implementada com a de outros colegas (grupo 4) e chegamos a resultados satisfatórios tanto em relação à eficiência, os valores de atraso foram quase metade dos valores apresentados pelo outro algoritmo, quanto a valores de custo, essa otimização se torna ainda mais evidente chegando a ter menos de 40% do valor apresentado pelo grupo 4 em alguns quesitos. Isso mostra como o algoritmo é muito eficiente, tanto em questões de custo quanto de performance. Sendo uma arquitetura muito otimizada e que cumpre a função do desafio proposto.

5. Conclusão

O projeto foi um desafio para o grupo. A princípio tivemos grandes problemas de cronograma pois tivemos poucos encontros pessoais, e dada a complexidade do algoritmo isso tornava o desenvolvimento muito complicado, muito ruído na comunicação. Mas superamos essa adversidade e conseguimos implementar uma arquitetura muito otimizada. Sinceramente os resultados foram bem surpreendentes. O algoritmo de Booth é muito rápido e barato, chegando a ter metade do custo e o dobro de eficiência que outros algoritmos analisados. O real custo de implementação está no recurso intelectual empregado, que é usado para superar dificuldade de implementação, isso exigiu muita paciência, comunicação, persistência e estudo. Dado isso fomos bem sucedidos no desafio proposto, que era fazer o algoritmo mais otimizado possível.